像素驱动电路及其驱动方法、显示面板

摘要

本申请公开了一种像素驱动电路及其驱动方法、显示面板；包括发光元件、电源线及串接在电源线的高电位电源和发光元件的阳极之间的脉冲幅度调制单元和脉冲宽度调制单元；脉冲幅度调制单元向发光元件提供具有不同幅度的驱动电流；脉冲宽度调制单元包括第二驱动晶体管，与第二驱动晶体管的控制端连接的第一晶体管和第二晶体管，与第一晶体管和第二晶体管的控制端连接的脉冲宽度调制电路，其中，脉冲宽度调制电路基于连接的第一数据线在发光阶段输出不同电压等级的第一数据电压产生相应的驱动信号控制第一晶体管或第二晶体管导通，进而控制第二驱动晶体管导通来控制发光元件的驱动电流的持续时间，保持发光元件始终工作在高效率区间，实现灰阶切割。

权利要求

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：

电源线，包括高电位电源和低电位电源；

发光元件，连接在所述高电位电源与所述低电位电源之间；

脉冲幅度调制单元，包括串联在所述发光元件的阳极和所述高电位电源之间的第一驱动晶体管，以及连接所述第一驱动晶体管的控制端的脉冲幅度调制电路，所述第一驱动晶体管根据所述脉冲幅度调制电路施加在其控制端的电压向所述发光元件提供具有不同幅度的驱动电流；

脉冲宽度调制单元，包括与所述发光元件的阳极和所述脉冲幅度调制单元串联的第二驱动晶体管，与所述第二驱动晶体管的控制端连接的第一晶体管和第二晶体管，以及与所述第一晶体管的控制端和所述第二晶体管的控制端连接的脉冲宽度调制电路，所述第一晶体管的第一端连接高电位电源，第二端连接所述第二晶体管的第一端，控制端连接所述脉冲宽度调制电路；所述第二晶体管的第二端连接低电位电源，控制端连接所述脉冲宽度调制电路；

其中，所述脉冲宽度调制电路还包括第三晶体管、第四晶体管和第一电容；所述第三晶体管的第一端连接第一数据线以接收所述第一数据线输出的不同电压等级的第一数据电压，所述第三晶体管的第二端连接第一节点；所述第四晶体管的第一端连接第二数据线以接收所述第二数据线输出的第二数据电压，所述第四晶体管的第二端连接所述第三晶体管的控制端，所述第四晶体管的控制端连接第一扫描控制线；所述第一电容的第一极板连接低电位电源，所述第一电容的第二极板连接所述第三晶体管的控制端；

其中，所述第二驱动晶体管与所述第一晶体管的类型相同，所述第一晶体管和所述第二晶体管中的一个为P型晶体管，另一个为N型晶体管；所述脉冲宽度调制电路基于所述第一数据线在发光阶段输出不同电压等级的所述第一数据电压，从而产生相应的驱动信号控制所述第一晶体管或所述第二晶体管导通，进而控制所述第二驱动晶体管的导通来控制所述发光元件的驱动电流的持续时间。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲宽度调制单元还包括复位晶体管，所述复位晶体管的第一端连接第一节点，所述复位晶体管的第二端连接低电位电源，所述复位晶体管的控制端连接复位控制线；其中，所述第一节点为所述脉冲宽度调制电路与所述第一晶体管的控制端和所述第二晶体管的控制端连接的连接点。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述第三晶体管为P型晶体管；不同电压等级的所述第一数据电压中，与所述第三晶体管的阈值电压的电压和小于所述第二数据电压，所述第三晶体管不导通；与所述第三晶体管的阈值电压的电压和大于所述第二数据电压，所述第三晶体管导通；

其中，所述第二驱动晶体管的导通时间与所述第二数据电压以及不同等级的所述第一数据电压的大小相关联。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲宽度调制电路还包括第二电容，所述第二电容的第一极板连接高电位电源，所述第二电容的第二极板连接第一节点。

5.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲幅度调制电路包括第五晶体管和第三电容；

所述第五晶体管的第一端连接第三数据线，所述第五晶体管的第二端连接所述第一驱动晶体管的控制端，所述第五晶体管的控制端连接第二扫描控制线；

所述第三电容的第一极板连接高电位电源，所述第三电容的第二极板连接所述第一驱动晶体管的控制端。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲幅度调制电路还包括第五晶体管，所述第五晶体管的第一端连接第三数据线，所述第五晶体管的第二端连接所述第一驱动晶体管的控制端，所述第五晶体管的控制端连接第二扫描控制线；

其中，所述第一数据线、所述第二数据线及所述第三数据线复用。

7.一种像素驱动电路的驱动方法，应用于上述权利要求1‑6任一项所述的像素驱动电路，其特征在于，包括：在数据写入阶段，第一驱动晶体管根据脉冲幅度调制电路施加在其控制端的电压向发光元件提供具有不同幅度的驱动电流；

在发光阶段，脉冲宽度调制电路基于第一数据线输出不同电压等级的第一数据电压，从而产生相应的驱动信号控制第一晶体管或第二晶体管导通，进而控制第二驱动晶体管的导通来控制所述发光元件的驱动电流的持续时间。

8.根据权利要求7所述的驱动方法，其特征在于，所述第二驱动晶体管的导通时间与不同等级的所述第一数据电压的大小相关联。

9.一种显示面板，其特征在于，所述显示面板包括多个呈阵列排布的像素单元，每个所述像素单元设置有如权利要求1 6任一项所述的像素驱动电路。

~

说明书

像素驱动电路及其驱动方法、显示面板

技术领域

[0001] 本申请涉及显示面板领域，特别是涉及像素驱动电路及其驱动方法、显示面板。

背景技术

[0002] 无机微发光二极管(Micro Light Emitting Diode, Micro LED）显示器是当今显示器研究领域的热点之一。

[0003] 与OLED显示器相比，Micro LED具有信赖性高、功耗低、亮度高及响应速度快等优点。其中，用于控制LED发光的驱动电路是Micro LED显示器的核心技术内容，具有重要的研究意义。

[0004] 然而，由于LED在不同驱动电流下的发光效率存在很大差异，为了降低Micro LED显示器的功耗，需要始终让LED工作在相对较高的电流下，才能保持LED始终工作在效率较高的区间，实现灰阶切割。

发明内容

[0005] 本申请主要解决的技术问题是提供一种像素驱动电路及其驱动方法、显示面板，以实现发光元件始终工作在效率较高的区间，实现灰阶切割。

[0006] 为解决上述问题，本申请提供了一种像素驱动电路，所述像素驱动电路包括：电源线，包括高电位电源和低电位电源；发光元件，连接在所述高电位电源与所述低电位电源之间；脉冲幅度调制单元，包括串联在所述发光元件的阳极和所述高电位电源之间的第一驱动晶体管，以及连接所述第一驱动晶体管的控制端的脉冲幅度调制电路，所述第一驱动晶体管根据所述脉冲幅度调制电路施加在其控制端的电压向所述发光元件提供具有不同幅度的驱动电流；脉冲宽度调制单元，包括与所述发光元件的阳极和所述脉冲幅度调制单元串联的第二驱动晶体管，与所述第二驱动晶体管的控制端连接的第一晶体管和第二晶体管，以及与所述第一晶体管的控制端和所述第二晶体管的控制端连接的脉冲宽度调制电路，所述第一晶体管的第一端连接高电位电源，第二端连接所述第二晶体管的第一端，控制端连接所述脉冲宽度调制电路；所述第二晶体管的第二端连接低电位电源，控制端连接所述脉冲宽度调制电路；其中，所述第二驱动晶体管与所述第一晶体管的类型相同，所述第一晶体管和所述第二晶体管中的一个为P型晶体管，另一个为N型晶体管；所述脉冲宽度调制电路连接第一数据线，并基于所述第一数据线在发光阶段输出不同电压等级的第一数据电压，从而产生相应的驱动信号控制所述第一晶体管或所述第二晶体管导通，进而控制所述第二驱动晶体管的导通来控制所述发光元件的驱动电流的持续时间。

[0007] 在一实施例中，所述脉冲宽度调制单元还包括复位晶体管，所述复位晶体管的第一端连接第一节点，所述复位晶体管的第二端连接低电位电源，所述复位晶体管的控制端连接复位控制线；其中，所述第一节点为所述脉冲宽度调制电路与所述第一晶体管的控制端和所述第二晶体管的控制端连接的连接点。

[0008] 在一实施例中，所述脉冲宽度调制电路包括第三晶体管、第四晶体管和第一电容；所述第三晶体管的第一端连接所述第一数据线以接收所述第一数据线输出的不同电压等级的所述第一数据电压，所述第三晶体管的第二端连接第一节点；所述第四晶体管的第一端连接第二数据线以接收所述第二数据线输出的第二数据电压，所述第四晶体管的第二端连接所述第三晶体管的控制端，所述第四晶体管的控制端连接第一扫描控制线；所述第一电容的第一极板连接低电位电源，所述第一电容的第二极板连接所述第三晶体管的控制端。

[0009] 在一实施例中，所述第三晶体管为P型晶体管；不同电压等级的所述第一数据电压中，与所述第三晶体管的阈值电压的电压和小于所述第二数据电压，所述第三晶体管不导通；与所述第三晶体管的阈值电压的电压和大于所述第二数据电压，所述第三晶体管导通；其中，所述第二驱动晶体管的导通时间与所述第二数据电压以及不同等级的所述第一数据电压的大小相关联。

[0010] 在一实施例中，所述脉冲宽度调制电路还包括第二电容，所述第二电容的第一极板连接高电位电源，所述第二电容的第二极板连接第一节点。

[0011] 在一实施例中，所述脉冲幅度调制电路包括第五晶体管和第三电容；所述第五晶体管的第一端连接第三数据线，所述第五晶体管的第二端连接所述第一驱动晶体管的控制端，所述第五晶体管的控制端连接第二扫描控制线；所述第三电容的第一极板连接高电位电源，所述第三电容的第二极板连接所述第一驱动晶体管的控制端。

[0012] 在一实施例中，所述脉冲幅度调制电路包括第五晶体管，所述第五晶体管的第一端连接第三数据线，所述第五晶体管的第二端连接所述第一驱动晶体管的控制端，所述第五晶体管的控制端连接第二扫描控制线；其中，所述第一数据线、所述第二数据线及所述第三数据线复用。

[0013] 为解决上述问题，本申请还提供一种像素驱动电路的驱动方法，应用于上述任一项所述的像素驱动电路，包括：在复位阶段，第N行的所述复位控制线输出复位信号控制所述复位晶体管导通，所述低电位电源输出的低电位电压通过所述复位晶体管传输至所述第一晶体管的控制端，以使所述第一晶体管处于导通状态；在数据写入阶段，第N行的第一扫描控制线控制所述第四晶体管导通，所述第二数据线的第二数据电压通过所述第四晶体管传输至所述第三晶体管的控制端；第N行的所述第二扫描控制线控制所述第五晶体管导通，所述第三数据线的第三数据电压通过所述第五晶体管传输至所述第一驱动晶体管的控制端；在发光阶段，所述第一数据线输出不同电压等级的第一数据电压，不同电压等级的所述第一数据电压通过所述第三晶体管选择性的传输至所述第一晶体管的控制端和所述第二晶体管的控制端，控制所述第一晶体管或所述第二晶体管导通，进而控制所述第二驱动晶体管的导通来控制所述发光元件的驱动电流的持续时间。

[0014] 在一实施例中，所述第二驱动晶体管的导通时间与所述第二数据电压以及不同等级的所述第一数据电压的大小相关联。

[0015] 为解决上述问题，本申请提供了一种显示面板，所述显示面板包括多个呈阵列排布的像素单元，每个所述像素单元设置有上述任一项所述的像素驱动电路。

[0016] 本申请的有益效果是，区别于现有技术，通过控制脉冲幅度调制单元的第一驱动晶体管的控制端的电压来调制发光元件的驱动电流；且本申请中的脉冲宽度调制单元包括与发光元件的阳极和脉冲幅度调制单元串联的第二驱动晶体管，与第二驱动晶体管的控制端连接的第一晶体管和第二晶体管，以及与第一晶体管的控制端和第二晶体管的控制端连接的脉冲宽度调制电路，第一晶体管的第一端连接高电位电源，第二端连接第二晶体管的第一端，控制端连接脉冲宽度调制电路；第二晶体管的第二端连接低电位电源，控制端连接脉冲宽度调制电路；其中，第二驱动晶体管与第一晶体管的类型相同，第一晶体管和第二晶体管中的一个为P型晶体管，另一个为N型晶体管；脉冲宽度调制电路连接第一数据线，并基于第一数据线在发光阶段输出不同电压等级的第一数据电压，从而产生相应的驱动信号控制第一晶体管或第二晶体管导通，进而控制第二驱动晶体管的导通来控制发光元件的驱动电流的持续时间。使得发光元件能总是在高效率的工作区间，方便实现灰阶的切割。

附图说明

[0017] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

[0018] 图1为本申请提供的像素驱动电路的一实施例的结构框图；

[0019] 图2为本申请提供的像素驱动电路的第一实施例的结构示意图；

[0020] 图3为本申请提供的像素驱动电路的一实施例的驱动信号时序图；

[0021] 图4为本申请提供的第一数据电压、第三数据电压以及灰阶的一实施例的对应关系图；

[0022] 图5为本申请提供的第一数据电压、第三数据电压以及灰阶的另一实施例的对应关系图；

[0023] 图6为本申请提供的像素驱动电路的第二实施例的结构示意图；

[0024] 图7为本申请提供的像素驱动电路的驱动方法的流程示意图；

[0025] 图8为本申请提供的像素驱动电路的驱动方法在复位阶段的等效电路图；

[0026] 图9为本申请提供的像素驱动电路的驱动方法在数据写入阶段的等效电路图；

[0027] 图10为本申请提供的像素驱动电路的驱动方法在发光阶段的第一阶段的等效电路图；

[0028] 图11为本申请提供的像素驱动电路的驱动方法在发光阶段的第二阶段的等效电路图；

[0029] 图12为本申请提供的显示面板一实施例的结构示意图。

[0030] 附图标号说明：

[0031] LED、发光元件；

[0032] L、电源线；VDD、高电位电源；VSS、低电位电源；

[0033] PAM、脉冲幅度调制单元；T8、第五晶体管；C1、第三电容

[0034] PWM、脉冲宽度调制单元；T1、第一驱动晶体管；T2、第二驱动晶体管；T3、第一晶体管；T4、第二晶体管；T5、复位晶体管；T6、第三晶体管；T7、第四晶体管；T8、第五晶体管；C1、第一电容；C2、第二电容；

[0035] L_Reset、复位控制线；Reset、复位信号；L1、第一数据线；Vdata_1、第一数据电压；L2、第二数据线；Vdata_2、第二数据电压；L3、第三数据线；Vdata_3、第三数据电压；L_Scan1、第一扫描控制线；PWM_Scan、第一扫描信号；L_Scan2、第二扫描控制线；PAM_Scan、第二扫描信号；Vth、阈值电压；A、第一节点；B、第二节点；C、第三节点；110、像素单元。

具体实施方式

[0036] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0037] 在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。

[0038] 应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

[0039] 应当理解，本文中使用的术语“包括”、“包含”或者其他任何变化意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

[0040] 需要说明，若本申请实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

[0041] 在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的每一个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

[0042] 本申请提供一种像素驱动电路，具体请参阅图1，图1为本申请提供的像素驱动电路的一实施例的结构框图。如图1所示，像素驱动电路包括：发光元件LED、电源线L、脉冲幅度调制单元PAM以及脉冲宽度调制单元PWM。

[0043] 其中，发光元件LED为发光二极管或有机发光二极管。

[0044] 其中，电源线L包括高电位电源VDD和低电位电源VSS，高电位电源VDD用于输出高电位电压，低电位电源VSS用于输出低电位电压，发光元件LED串接于高电位电源VDD和低电位电源VSS之间，发光元件LED的两端具有电压差时导通而发光。其中，低电位电源VSS可以接地，在此不作限定。

[0045] 在本实施例中，电源线L中的高电位电源VDD依次串联脉冲幅度调制单元PAM、脉冲宽度调制单元PWM、发光元件LED以及低电位电源VSS。也就是说，电流由高电位电源VDD流经脉冲幅度调制单元PAM、脉冲宽度调制单元PWM以及发光元件LED的阳极，再由发光元件LED的阴极流向低电位电源VSS。

[0046] 当然，在其它实施例中，脉冲幅度调制单元PAM和脉冲宽度调制单元PWM的顺序可以调换，在此不作限定。

[0047] 在本实施例中，脉冲幅度调制单元PAM包括连接发光元件LED的阳极和高电位电源VDD的第一驱动晶体管T1，以及连接第一驱动晶体管T1的控制端的脉冲幅度调制电路，第一驱动晶体管T1根据脉冲幅度调制电路施加在其控制端的电压向发光元件LED提供具有不同幅度的驱动电流I。

[0048] 脉冲宽度调制单元PWM包括连接发光元件LED的阳极与脉冲幅度调制单元PAM的第二驱动晶体管T2，与第二驱动晶体管T2的控制端连接的第一晶体管T3和第二晶体管T4，以及与第一晶体管T3的控制端和第二晶体管T4的控制端连接的脉冲宽度调制电路。

[0049] 具体的，第一晶体管T3的第一端连接高电位电源VDD，第一晶体管T3的第二端连接第二晶体管T4的第一端，第一晶体管T3的控制端连接脉冲宽度调制电路；第二晶体管T4的第二端连接低电位电源VSS，第二晶体管T4的控制端连接脉冲宽度调制电路。其中，脉冲宽度调制电路与第一晶体管T3的控制端和第二晶体管T4的控制端连接点被定义为第一节点A，第一晶体管T3的第二端与第二晶体管T4的第一端的连接点被定义为第二节点B。

[0050] 其中，第二驱动晶体管T2与第一晶体管T3的类型相同，第一晶体管T3和第二晶体管T4中的一个为P型晶体管，另一个为N型晶体管；脉冲宽度调制电路连接第一数据线L1，并基于第一数据线L1在发光阶段输出不同电压等级的第一数据电压Vdata_1，从而产生相应的驱动信号控制第一晶体管T3或第二晶体管T4导通，进而控制第二驱动晶体管T2的导通来控制发光元件LED的驱动电流I的持续时间，也就是发光元件LED的发光时间和时长。

[0051] 本实施例中，第一驱动晶体管T1、第二驱动晶体管T2、第一晶体管T3为P型晶体管，第二晶体管T4为N型晶体管。其中，第一驱动晶体管的源极（第一端）连接高电位电源VDD，漏极（第二端）连接第二驱动晶体管T2的源极（第一端），栅极（控制端）脉冲幅度调制电路；第二驱动晶体管T2的漏极（第二端）连接发光元件LED的阳极，栅极（控制端）连接第一晶体管T3的漏极（第二端）和第二晶体管T4的漏极（第一端）；第一晶体管T3的源极（第一端）连接高电位电源VDD；栅极（控制端）连接脉冲宽度调制电路；第二晶体管T4的源极（第二端）连接低电位电源VSS，第二晶体管T4的栅极（控制端）连接脉冲宽度调制电路；发光元件LED的阴极连接低电位电源VSS。

[0052] 在其他实施例中，第一晶体管T3为N型晶体管时，第二驱动晶体管T2也为N型晶体管，而第二晶体管T4为P型晶体管，第一驱动晶体管可以为P型晶体管或N型晶体管。在此不做限制，且具体连接关系根据各晶体管的类型确定。

[0053] 本实施例的有益效果是，第一晶体管T3和第二晶体管T4设置为不同类型的晶体管，从而可以根据脉冲宽度调制电路产生的不同的驱动信号而分别导通或者关闭，进而通过第一晶体管T3或第二晶体管T4在导通时控制第二驱动晶体管T2导通，实现脉冲宽度的调控，使得发光元件LED能总是在高效率的工作区间，方便实现灰阶的切割。

[0054] 请结合图2，图2为本申请提供的像素驱动电路的第一实施例的结构示意图。

[0055] 本实施例中，脉冲宽度调制单元PWM还包括复位晶体管T5，复位晶体管T5的第一端连接第一节点A，复位晶体管T5的第二端连接低电位电源VSS，复位晶体管T5的控制端连接复位控制线L_Reset。其中，复位控制线L_Reset用于在复位阶段输出复位信号Reset控制复位晶体管T5导通，为第一节点A写入低电位电压。通过在每次发光阶段之前对第一节点A进行复位，使得第一晶体管T3和第二晶体管T4的控制端具有相同的准位电压，以利于实现脉冲宽度的调控，避免导致发光元件LED每次发光的时长不受控制。

[0056] 其中，本实施例中，复位晶体管T5为P型晶体管，复位晶体管T5的源极（第二端）连接低电位电源VSS，复位晶体管T5的漏极（第一端）连接第一节点A，复位晶体管T5的栅极（控制端）连接复位控制线L_Reset。当然，在其他实施例中，复位晶体管T5也可以为N型晶体管，在此不做限制。

[0057] 当然，在其它实施例中，也可不设置复位晶体管T5，在此不作限定。

[0058] 本实施例中，脉冲宽度调制电路包括第三晶体管T6、第四晶体管T7和第一电容C1。

[0059] 其中，第三晶体管T6的第一端连接第一数据线L1以在发光阶段接收第一数据线L1输出的不同电压等级的第一数据电压Vdata_1，第三晶体管T6的第二端连接第一节点A。

[0060] 第四晶体管T7的第一端连接第二数据线L2以在数据写入阶段接收第二数据线L2输出的第二数据电压Vdata_2，第四晶体管T7的第二端连接第三晶体管T6的控制端，以为第三晶体管T6的控制端写入第二数据电压Vdata_2，第四晶体管T7的控制端连接第一扫描控制线L_Scan1。其中，第一扫描控制线L_Scan1用于在数据写入阶段输出第一扫描信号PWM_Scan控制第四晶体管T7导通，为第三晶体管T6的控制端写入第二数据电压Vdata_2。其中，第四晶体管T7的第二端与第三晶体管T6的控制端的连接点被定义为第三节点C。

[0061] 第一电容C1的第一极板连接低电位电源VSS，第一电容C1的第二极板连接第三晶体管T6的控制端。第一电容C1用于保持第四晶体管T7向第三晶体管T6的控制端充入的电压。

[0062] 本实施例中，第三晶体管T6和第四晶体管T7为P型晶体管，第三晶体管T6的源极（第一端）连接第一数据线L1，第三晶体管T6的漏极（第二端）连接第一节点A，第三晶体管T6的栅极（控制端）连接第四晶体管T7的漏极（第二端）；第四晶体管T7的源极（第一端）连接第二数据线L2，第三晶体管T6的栅极（控制端）连接第一扫描控制线L_Scan1。

[0063] 当然，在其他实施例中，第三晶体管T6和第四晶体管T7也可以为N型晶体管，在此不做限制。

[0064] 本实施例中，脉冲宽度调制电路还包括第二电容C2，第二电容C2的第一极板连接高电位电源VDD，第二电容C2的第二极板连接第一节点A。第二电容C2用于在复位阶段和数据写入阶段保持第三晶体管T6向第一晶体管T3的控制端或第二晶体管T4的控制端充入的电压。

[0065] 本实施例中，脉冲幅度调制电路包括第五晶体管T8和第三电容C3。

[0066] 其中，第五晶体管T8的第一端连接第三数据线L3，用于在数据写入阶段接收第三数据线L3输出的第三数据电压Vdata_3，第五晶体管T8的第二端连接第一驱动晶体管T1的控制端，第五晶体管T8的控制端连接第二扫描控制线L_Scan2。具体的，第二扫描控制线L_Scan2用于在数据写入阶段输出第二扫描信号PAM_Scan控制第五晶体管T8导通，为第一驱动晶体管T1的控制端写入第三数据电压Vdata_3。

[0067] 第三电容C3的第一极板连接高电位电源VDD，第三电容C3的第二极板连接第一驱动晶体管T1的控制端。

[0068] 本实施例中，第五晶体管T8为P型晶体管，第五晶体管T8的源极（第一端）连接第三数据线L3，第五晶体管T8的漏极（第二端）连接第一驱动晶体管T1的栅极，第五晶体管T8的栅极（控制端）连接第二扫描控制线L_Scan2。当然，在其他实施例中，第五晶体管T8也可以为N型晶体管，在此不做限制。

[0069] 其中，在脉冲幅度调制单元PAM的其他实施例中，也可以不采用第五晶体管T8和第三电容C3的结构，例如可以采用增加一些晶体管、器件和走线，实现补偿等功能。

[0070] 请结合图2和图3，图3为本申请提供的像素驱动电路的一实施例的驱动信号时序图。为便于说明，以下以第一晶体管T3、第二驱动晶体管T2、第三晶体管T6、第四晶体管T7和第五晶体管T8为P型晶体管，第二晶体管T4为N型晶体管为例进行说明。

[0071] 在复位阶段，复位控制线L_Reset输出复位信号Reset控制复位晶体管T5导通，为第一节点A写入低电位电压，此时由于第一晶体管T3为P型晶体管，第二晶体管T4为N型晶体管，所以第一晶体管T3导通而第二晶体管T4不导通，为第二节点B写入高电位电压，而第二驱动晶体管T2为P型晶体管，所以第二驱动晶体管T2不导通。

[0072] 在数据写入阶段，第二扫描控制线L_Scan2控制第五晶体管T8导通，第三数据线L3通过第五晶体管T8为第一驱动晶体管T1的控制端写入第三数据电压Vdata_3，第三数据电压Vdata_3可使第一驱动晶体管T1受控制的电流幅度而打开。同时，第一扫描控制线L_Scan1控制第四晶体管T7导通，第二数据线L2通过第四晶体管T7为第三晶体管T6的控制端写入第二数据电压Vdata_2，且由于此时第二驱动晶体管T2的控制端（第二节点B）仍为高电位电压，所以第二驱动晶体管T2不导通。

[0073] 在发光阶段，第一数据线L1为第三晶体管T6的第一端输入不同电压等级的第一数据电压Vdata_1，由于第三晶体管T6的控制端的电压为第二数据电压Vdata_2，根据P型晶体管的导通原理，第一数据线L1输出的不同电压等级的第一数据电压Vdata_1中，与第三晶体管T6的阈值电压Vth的电压和小于第二数据电压Vdata_2时，第三晶体管T6不导通，即该部分电压等级的第一数据电压Vdata_1不写入第一节点A；第一数据线L1输出的不同电压等级的第一数据电压Vdata_1中，与第三晶体管T6的阈值电压Vth的电压和大于第二数据电压Vdata_2时，第三晶体管T6导通，即该部分电压等级的第一数据电压Vdata_1写入第一节点A，第一晶体管T3和第二晶体管T4基于写入第一节点A的不同电压等级的第一数据电压Vdata_1分别导通，且当第二晶体管T4基于写入第一节点A的第一数据电压Vdata_1导通时，低电位电源VSS中的低电位电压通过第二晶体管T4写入第二节点B，第二驱动晶体管T2导通，发光元件LED发光。

[0074] 其中，定义第一晶体管T3基于写入第一节点A的不同电压等级的第一数据电压Vdata_1导通时，为发光阶段的第一阶段；第二晶体管T4基于写入第一节点A的不同电压等级的第一数据电压Vdata_1导通时，为发光阶段的第二阶段。

[0075] 可以理解的，第二驱动晶体管T2的导通时间与第二数据电压Vdata_2以及不同等级的第一数据电压Vdata_1的大小相关联。

[0076] 具体的，参见图4，图4为本申请提供的第一数据电压、第三数据电压以及灰阶的一实施例的对应关系图。本申请中，对脉冲幅度调制单元PAM中第一驱动晶体管T1的控制端的控制分为n个等级，其对应的第三数据电压Vdata_3分别对应X1 Xn电压，这些不同的电压可~以实现第一驱动晶体管T1流经的电流幅度不同，从而实现驱动电流I的脉冲幅度控制。对脉冲宽度调制单元PWM中第二驱动晶体管T2的控制端的控制分为m个等级，其对应的第一数据电压Vdata_1分别对应Y1 Ym电压，这些不同的电压可以实现第二驱动晶体管T2流经的电流~
宽度不同，从而实现驱动电流I的脉冲宽度的控制，通过分别对高电位电源VDD到低电位电源VSS的驱动电流I的脉冲宽度和幅度的控制，从而实现0 255灰阶（图中Gray Level）的显~
示（本申请中以8bit为例），其中每个灰阶对应的驱动电流I的脉冲宽度和脉冲幅度可根据显示器参数需求，选择第一驱动晶体管T1和第二驱动晶体管T2分别对应的脉冲宽度和脉冲幅度电压。

[0077] 请结合图3和图5，图5为本申请提供的第一数据电压、第三数据电压以及灰阶的另一实施例的对应关系图。本申请将不同电压等级的第一数据电压Vdata_1分为3个电压等级（阶梯递增的Y1、Y2、Y3，且Y1、Y2、Y3的持续时间相同），第三数据电压Vdata_3分为n个电压进行说明，从而实现8bit灰阶的显示。

[0078] 具体的，在数据写入阶段，第二数据线L2通过第四晶体管T7为第三晶体管T6的控制端写入第二数据电压Vdata_2，其中，第二数据电压Vdata_2的电压为Vw，即，第三节点C的电压为Vw。

[0079] 在发光阶段，第一数据线L1为第三晶体管T6的第一端送入三个电压等级的第一数据电压Vdata_1，若设定Y1+Vth

[0080] 若设定Vw 

[0081] 若设定Y2+Vth

[0082] 当然，在其他具体实施方式中，不同电压等级的第一数据电压Vdata_1可分为更多个电压等级，在此不做限定，具体可根据实际需要设置。例如，不同电压等级的第一数据电压Vdata_1分为4个电压等级（阶梯递增的Y1、Y2、Y3、Y4，且Y1、Y2、Y3、Y4的持续时间相同）。

[0083] 在发光阶段，第一数据线L1为第三晶体管T6的第一端送入四个电压等级的第一数据电压Vdata_1，若设定Y1+Vth

[0084] 若设定Vw 

[0085] 若设定Y2+Vth

[0086] 若设定Y3+Vth

[0087] 在其他实施例中，第一数据电压Vdata_1中不同电压等级也可以呈阶梯下降，第一数据电压Vdata_1中不同电压等级的持续时间也可以不同，在此不做限定，具体可根据需要选择。

[0088] 具体的，本申请第一实施例提供的像素驱动电路的有益效果是，区别于现有技术，第三数据线L3输出的第三数据电压Vdata_3对脉冲幅度调制单元PAM中第一驱动晶体管T1的控制端的控制分为n个等级，这些不同的电压可以实现第一驱动晶体管T1流经的电流幅度不同，从而实现驱动电流I的脉冲幅度控制。第一数据线L1输出的第一数据电压Vdata_1对脉冲宽度调制单元PWM中第二驱动晶体管T2的控制端的控制分为m个等级，这些不同的电压可以实现第二驱动晶体管T2流经的电流宽度不同，从而实现驱动电流I的脉冲宽度的控制，通过分别对高电位电源VDD到低电位电源VSS的驱动电流I的脉冲宽度和幅度的控制，使得发光元件LED能总是在高效率的工作区间，方便实现灰阶的切割，从而实现0 255灰阶的~显示。

[0089] 请参见图6，图6为本申请提供的像素驱动电路的第二实施例的结构示意图。在本申请的第二实施例中，提供的像素驱动电路与第一实施例提供的像素驱动电路的结构相同，与第一实施例的区别在于，第一数据线L1、第二数据线L2及第三数据线L3为同一条数据线，具体的，第一数据线L1、第二数据线L2及第三数据线L3分时复用，以此可以减少布线面积，有利于显示面板的窄边框设计。

[0090] 请参见图7至图11，图7为本申请提供的像素驱动电路的驱动方法的流程示意图；图8为本申请提供的像素驱动电路的驱动方法在复位阶段的等效电路图；图9为本申请提供的像素驱动电路的驱动方法在数据写入阶段的等效电路图；图10为本申请提供的像素驱动电路的驱动方法在发光阶段的第一阶段的等效电路图；图11为本申请提供的像素驱动电路的驱动方法在发光阶段的第二阶段的等效电路图。

[0091] 本申请还提供一种像素驱动电路的驱动方法，应用于上述任一实施例提供的像素驱动电路，包括：

[0092] 步骤S1：在复位阶段，第N行的复位控制线输出复位信号控制复位晶体管导通，低电位电源输出的低电位电压通过复位晶体管传输至第一晶体管的控制端，以使第一晶体管处于导通状态。

[0093] 其中，为便于说明，以下以第一晶体管T3、第二驱动晶体管T2、第三晶体管T6、第四晶体管T7和第五晶体管T8为P型晶体管，第二晶体管T4为N型晶体管为例进行说明。

[0094] 参见图8，在复位阶段，复位控制线L_Reset输出复位信号Reset控制复位晶体管T5导通，为第一节点A写入低电位电压，此时由于第一晶体管T3为P型晶体管，第二晶体管T4为N型晶体管，所以第一晶体管T3导通而第二晶体管T4不导通，为第二节点B写入高电位电压，而第二驱动晶体管T2为P型晶体管，所以第二驱动晶体管T2不导通。

[0095] 步骤S2：在数据写入阶段，第N行的第一扫描控制线输出第一扫描信号控制第四晶体管导通，第二数据线的第二数据电压通过第四晶体管传输至第三晶体管的控制端；第N行的第二扫描控制线输出第二扫描信号控制第五晶体管导通，第三数据线的第三数据电压通过第五晶体管传输至第一驱动晶体管的控制端。

[0096] 参见图9，具体的，在数据写入阶段，第二扫描控制线L_Scan2控制第五晶体管T8导通，第三数据线L3通过第五晶体管T8为第一驱动晶体管T1的控制端写入第三数据电压Vdata_3，第三数据电压Vdata_3可使第一驱动晶体管T1受控制的电流幅度而打开。同时，第一扫描控制线L_Scan1控制第四晶体管T7导通，第二数据线L2通过第四晶体管T7为第三晶体管T6的控制端写入第二数据电压Vdata_2，且由于此时第二驱动晶体管T2的控制端（第二节点B）仍为高电位电压，所以第二驱动晶体管T2不导通。

[0097] 步骤S3：在发光阶段，第一数据线输出不同电压等级的第一数据电压，不同电压等级的第一数据电压通过第三晶体管选择性的传输至第一晶体管的控制端和第二晶体管的控制端，控制第一晶体管或第二晶体管导通，进而控制第二驱动晶体管的导通来控制发光元件的驱动电流的持续时间。

[0098] 参见图10和图11，具体的，在发光阶段，第一数据线L1为第三晶体管T6的第一端输入不同电压等级的第一数据电压Vdata_1，由于第三晶体管T6的控制端的电压为第二数据电压Vdata_2，根据P型晶体管的导通原理，第一数据线L1输出的不同电压等级的第一数据电压Vdata_1中，与第三晶体管T6的阈值电压Vth的电压和小于第二数据电压Vdata_2时，第三晶体管T6不导通，即该部分电压等级的第一数据电压Vdata_1不写入第一节点A；第一数据线L1输出的不同电压等级的第一数据电压Vdata_1中，与第三晶体管T6的阈值电压Vth的电压和大于第二数据电压Vdata_2时，第三晶体管T6导通，即该部分电压等级的第一数据电压Vdata_1写入第一节点A，第一晶体管T3和第二晶体管T4基于写入第一节点A的不同电压等级的第一数据电压Vdata_1分别导通，且当第二晶体管T4基于写入第一节点A的第一数据电压Vdata_1导通时，低电位电源VSS中的低电位电压通过第二晶体管T4写入第二节点B，第二驱动晶体管T2导通，发光元件LED接收驱动电流I而发光。可以理解的，脉冲宽度调制电路通过控制第一晶体管T3或第二晶体管T4导通，进而控制第二驱动晶体管T2的导通来控制发光元件LED的驱动电流I的持续时间，也就是发光元件LED的发光时间和时长。

[0099] 其中，定义第一晶体管T3基于写入第一节点A的不同电压等级的第一数据电压Vdata_1导通时，为发光阶段的第一阶段；第二晶体管T4基于写入第一节点A的不同电压等级的第一数据电压Vdata_1导通时，为发光阶段的第二阶段。

[0100] 具体的，本申请提供的像素驱动电路的驱动方法，脉冲宽度调制电路基于第一数据线L1在发光阶段输出的具有不同电压等级的第一数据电压Vdata_1而产生的不同的驱动信号，控制第一晶体管T3和第二晶体管T4导通或者关闭，进而通过第一晶体管T3或第二晶体管T4在导通时控制第二驱动晶体管T2导通，实现脉冲宽度的调控，使得发光元件LED能总是在高效率的工作区间，方便实现灰阶的切割。

[0101] 其中，在发光阶段，第一数据线L1为第三晶体管T6的第一端输入不同电压等级的第一数据电压Vdata_1，由于第三晶体管T6的控制端（栅极）的电压为第二数据电压Vdata_2，根据P型晶体管的导通原理，第一数据线L1输出的不同电压等级的第一数据电压Vdata_1中，与第三晶体管T6的阈值电压Vth的电压和小于第二数据电压Vdata_2时，第三晶体管T6不导通，即该部分电压等级的第一数据电压Vdata_1不写入第一节点A；第一数据线L1输出的不同电压等级的第一数据电压Vdata_1中，与第三晶体管T6的阈值电压Vth的电压和大于第二数据电压Vdata_2时，第三晶体管T6导通，即该部分电压等级的第一数据电压Vdata_1写入第一节点A，第一晶体管T3和第二晶体管T4基于写入第一节点A的不同电压等级的第一数据电压Vdata_1分别导通，且当第二晶体管T4基于写入第一节点A的第一数据电压Vdata_
1导通时，低电位电源VSS中的低电位电压通过第二晶体管T4写入第二节点B，第二驱动晶体管T2导通，发光元件LED发光。因此，可以理解的，第二驱动晶体管T2的导通时间与第二数据电压Vdata_2以及不同等级的第一数据电压Vdata_1的大小相关联。

[0102] 其中，在一些实施例中，不同电压等级的第一数据电压Vdata_1呈阶梯式上升或阶梯式下降，在此不做限定，也可以为只要能够实现上述脉宽调制效果即可。

[0103] 其中，在一些实施例中，第一数据电压Vdata_1中不同电压等级的持续时间相同，其目的是为了便于计算。当然，也可以设置第一数据电压Vdata_1中不同电压等级的持续时间不完全相同或者完全不同，在此不做限定。

[0104] 参见图12，图12为本申请提供的显示面板一实施例的结构示意图。具体的，本申请还提供一种显示面板，显示面板包括多个阵列排布的像素单元110，每个像素单元110均设置有上述任一实施例中的像素驱动电路。

[0105] 以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。