流水线型模数转换器校正电路、模数转换电路及方法

摘要

本发明公开了一种流水线型模数转换器校正电路、模数转换电路及方法，设置了M个修调寄存器单元，M个修调寄存器单元对应着流水线型模数转换器处于不同输出段的量化结果，再利用流水线型模数转换器自身根据量化结果生成数字编码的特性，可以实现从M个修调寄存器单元中自动选取出目标修调寄存器单元中修调参数，进而在此基础上利用加法电路完成对流水线型模数转换器直接输出的模数转换结果的自动修调。本发明实施例的流水线型模数转换器校正电路采用的是数字电路的修调方式，实现了自动修调，相较于传统的模拟电路修调方式而言，更加简洁，从而可以有效的降低成本。

权利要求

1.一种流水线型模数转换器校正电路，其特征在于，所述流水线型模数转换器具有用于输出数字编码的第一总线端口、用于输出模数转换结果的第二总线端口，所述数字编码用于表征所述流水线型模数转换器所处的输出段的当前段数，所述输出段的数量有M个，所述输出段的数量M根据所述流水线型模数转换器中每个子转换器的位数确定，所述流水线型模数转换器中子转换器的位数为Q，M=2^Q+1；

所述流水线型模数转换器校正电路，包括：

M个修调寄存器单元，每个所述修调寄存器单元皆用于存储预先设置的修调参数，M个所述修调参数与M个所述输出段一一对应；

选择电路，具有选择输入总线端口、修调参数输出总线端口、M个修调参数输入总线端口，M个所述修调参数输入总线端口分别与M个所述修调寄存器单元连接，所述选择输入总线端口与所述第一总线端口连接，所述选择电路用于根据所述第一总线端口输出的数字编码获取所述修调寄存器单元中的所述修调参数，并通过所述修调参数输出总线端口输出所述修调参数；

加法电路，其具有第一加法输入总线端口、第二加法输入总线端口和加法输出总线端口，所述第一加法输入总线端口与所述第二总线端口连接，所述第二加法输入总线端口与所述修调参数输出总线端口连接，所述加法电路用于对所述第二总线端口输出的模数转换结果与所述修调参数输出总线端口输出的所述修调参数进行加法运算得到校正转换结果，并通过所述加法输出总线端口输出所述校正转换结果。

2.根据权利要求1所述的流水线型模数转换器校正电路，其特征在于，所述流水线型模数转换器校正电路还包括：结果寄存器，与所述加法电路的加法输出总线端口连接。

3.根据权利要求1所述的流水线型模数转换器校正电路，其特征在于，所述选择电路包括：

译码电路，其具有译码信息输入总线、M根译码输出控制线；

M个选择总线开关，与 M个所述修调寄存器单元一一对应设置，每个所述选择总线开关的一端皆与对应的所述修调寄存器单元连接，另一端皆与所述第二加法输入总线端口，每个所述选择总线开关皆具有受控端，M个所述选择总线开关的受控端与M根所述译码输出控制线一一对应连接。

4.根据权利要求1所述的流水线型模数转换器校正电路，其特征在于，所述加法电路包括N个加法器，所述加法器的数量N根据所述流水线型模数转换器的位数确定，N个所述加法器对应所述输出模数转换结果的不同位,每个所述加法器皆具有第一加法输入端、第二加法输入端、进位值输入端、进位值输出端和加法输出端，N个所述第一加法输入端与所述第二总线端口连接，N个所述第二加法输入端与所述修调参数输出总线端口连接，N个所述加法输出端共同用于输出校正转换结果，其中，处于相邻位次的两个所述加法器中位次高的所述加法器的进位值输入端与位次低的所述加法器的进位值输出端连接。

5.根据权利要求1所述的流水线型模数转换器校正电路，其特征在于，所述流水线型模数转换器校正电路有S个，S个所述流水线型模数转换器校正电路对应所述流水线型模数转换器中不同的子转换器，S个所述流水线型模数转换器校正电路串联。

6.根据权利要求1所述的流水线型模数转换器校正电路，其特征在于，M个所述修调寄存器单元中存储的所述修调参数由小至大排序，处于中间位置的所述修调寄存器单元中存储的所述修调参数为零。

7.根据权利要求6所述的流水线型模数转换器校正电路，其特征在于，第P个所述修调寄存器单元中存储的所述修调参数与第M+1‑P个所述修调寄存器单元中存储的所述修调参数极性相反。

8.一种模数转换电路，其特征在于，包括流水线型模数转换器以及如权利要求1至7任一所述的流水线型模数转换器校正电路。

9.一种模数转换方法，其特征在于，所述模数转换方法包括以下步骤：

通过流水线型模数转换器获取待转换模拟数据，并转换得到模数转换结果和数字编码；其中，所述流水线型模数转换器具有用于输出所述数字编码的第一总线端口、用于输出所述模数转换结果的第二总线端口，所述数字编码用于表征所述流水线型模数转换器所处的输出段的当前段数，所述输出段的数量有M个，所述输出段的数量M根据所述流水线型模数转换器中每个子转换器的位数确定，所述流水线型模数转换器中子转换器的位数为Q，M=

2^Q+1；

根据所述数字编码从M个修调寄存器单元中选取一个目标修调寄存器单元，其中，每个所述修调寄存器单元皆用于存储修调参数，M个所述修调参数与M个所述输出段一一对应；

利用加法电路对所述目标修调寄存器单元内存储的所述修调参数与所述模数转换结果进行加法运算，得到校正转换结果。

10.根据权利要求9所述的模数转换方法，其特征在于，还包括以下步骤：

将所述校正转换结果输出至结果寄存器。

说明书

流水线型模数转换器校正电路、模数转换电路及方法

技术领域

[0001] 本发明涉及模数转换领域，尤其是涉及一种流水线型模数转换器校正电路、模数转换电路及方法。

背景技术

[0002] 模数转换器(ADC)是连接模拟世界与数字世界的桥梁，但是因为制作工艺以及企业降低设计成本的要求，导致设计的模数转换器必然存在诸如增益(gain)、失调(offset)以及非线性(Non‑linearity)方面的误差。

[0003] 流水线型模数转换器作为一种常用的模数转换器也同样面临这一问题，现有的解决方案主要是通过修改模拟电路的方式来解决这一问题，但是修改模拟电路的方式需要增加额外的校正模拟电路嵌入原设计电路，除了需要考虑本身设计的误差问题，还需要考虑额外电路新引入的误差问题，设计方法复杂且占用面积较大，导致整体的成本增加过多，背离了需要降低设计成本的初衷。

发明内容

[0004] 本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种流水线型模数转换器校正电路，能够在付出较小成本的前提下解决精度修调的问题。

[0005] 本发明还一种模数转换电路及模数转换方法。

[0006] 根据本发明的第一方面实施例的流水线型模数转换器校正电路，所述流水线型模数转换器具有用于输出数字编码的第一总线端口、用于输出模数转换结果的第二总线端口，所述数字编码用于表征所述流水线型模数转换器所处的输出段的当前段数，所述输出段的数量有M个，所述输出段的数量M根据所述流水线型模数转换器中每个子转换器的位数确定，

[0007] 所述流水线型模数转换器校正电路，包括：

[0008] M个修调寄存器单元，每个所述修调寄存器单元皆用于存储预先设置的修调参数，M个所述修调参数与M个所述输出段一一对应；

[0009] 选择电路，具有选择输入总线端口、修调参数输出总线端口、M个修调参数输入总线端口，M个所述修调参数输入总线端口分别与M个所述修调寄存器单元连接，所述选择输入总线端口与所述第一总线端口连接，所述选择电路用于根据所述第一总线端口输出的数字编码获取所述修调寄存器单元中的所述修调参数，并通过所述修调参数输出总线端口输出所述修调参数；

[0010] 加法电路，其具有第一加法输入总线端口、第二加法输入总线端口和加法输出总线端口，所述第一加法输入总线端口与所述第二总线端口连接，所述第二加法输入总线端口与所述修调参数输出总线端口连接，所述加法电路用于对所述第二总线端口输出的模数转换结果与所述修调参数输出总线端口输出的所述修调参数进行加法运算得到校正转换结果，并通过所述加法输出总线端口输出所述校正转换结果。

[0011] 根据本发明实施例的流水线型模数转换器校正电路，至少具有如下有益效果：

[0012] 本发明实施例的流水线型模数转换器校正电路设置了M个修调寄存器单元，M个修调寄存器单元对应着流水线型模数转换器处于不同输出段的量化结果，再利用流水线型模数转换器自身根据量化结果生成数字编码的特性，可以实现从M个修调寄存器单元中自动选取出目标修调寄存器单元中修调参数，进而在此基础上利用加法电路完成对流水线型模数转换器直接输出的模数转换结果的自动修调。本发明实施例的流水线型模数转换器校正电路采用的是数字电路的修调方式，相较于传统的模拟电路修调方式而言，更加简洁，从而可以有效的降低成本。此外，本发明实施例的流水线型模数转换器校正电路依据硬件电路实现了自动修调，无需控制器参与控制运算，进一步控制了修调成本、提高了修调效率。

[0013] 根据本发明的一些实施例，所述流水线型模数转换器校正电路还包括：

[0014] 结果寄存器，与所述加法电路的加法输出总线端口连接。

[0015] 根据本发明的一些实施例，所述选择电路包括：

[0016] 译码电路，其具有译码信息输入总线、M根译码输出控制线；

[0017] M个选择总线开关，与 M个所述修调寄存器单元一一对应设置，每个所述选择总线开关的一端皆与对应的所述修调寄存器单元连接，另一端皆与所述第二加法输入总线端口，每个所述选择总线开关皆具有受控端，M个所述选择总线开关的受控端与M根所述译码输出控制线一一对应连接。

[0018] 根据本发明的一些实施例，所述加法电路包括N个加法器，所述加法器的数量N根据所述流水线型模数转换器的位数确定，N个所述加法器对应所述输出模数转换结果的不同位,每个所述加法器皆具有第一加法输入端、第二加法输入端、进位值输入端、进位值输出端和加法输出端，N个所述第一加法输入端与所述第二总线端口连接，N个所述第二加法输入端与所述修调参数输出总线端口连接，N个所述加法输出端共同用于输出校正转换结果，其中，处于相邻位次的两个所述加法器中位次高的所述加法器的进位值输入端与位次低的所述加法器的进位值输出端连接。

[0019] 根据本发明的一些实施例，所述流水线型模数转换器校正电路有S个，S个所述流水线型模数转换器校正电路对应所述流水线型模数转换器中不同的子转换器，S个所述流水线型模数转换器校正电路串联。

[0020] 根据本发明的一些实施例，所述流水线型模数转换器中子转换器的位数为Q，M=2^Q+1；M个所述修调寄存器单元中存储的所述修调参数由小至大排序，处于中间位置的所述修调寄存器单元中存储的所述修调参数为零。

[0021] 根据本发明的一些实施例，第P个所述修调寄存器单元中存储的所述修调参数与第M+1‑P个所述修调寄存器单元中存储的所述修调参数极性相反。

[0022] 根据本发明的第二方面实施例的模数转换电路,包括流水线型模数转换器以及如上述的流水线型模数转换器校正电路。由于模数转换电路采用了上述实施例的流水线型模数转换器校正电路的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果。

[0023] 根据本发明的第三方面实施例的模数转换方法，所述模数转换方法包括以下步骤：

[0024] 通过流水线型模数转换器获取待转换模拟数据，并转换得到模数转换结果和数字编码；其中，所述流水线型模数转换器具有用于输出所述数字编码的第一总线端口、用于输出所述模数转换结果的第二总线端口，所述数字编码用于表征所述流水线型模数转换器所处的输出段的当前段数，所述输出段的数量有M个，所述输出段的数量M根据所述流水线型模数转换器中每个子转换器的位数确定；

[0025] 根据所述数字编码从M个修调寄存器单元中选取一个目标修调寄存器单元，其中，每个所述修调寄存器单元皆用于存储修调参数，M个所述修调参数与M个所述输出段一一对应；

[0026] 利用加法电路对所述目标修调寄存器单元内存储的所述修调参数与所述模数转换结果进行加法运算，得到校正转换结果。

[0027] 根据本发明实施例的模数转换方法，至少具有如下有益效果：

[0028] 本发明实施例的模数转换方法设置了M个修调寄存器单元，M个修调寄存器单元对应着流水线型模数转换器处于不同输出段的量化结果，再利用流水线型模数转换器自身根据量化结果生成数字编码的特性，可以实现从M个修调寄存器单元中自动选取出目标修调寄存器单元中修调参数，进而在此基础上利用加法电路完成对流水线型模数转换器直接输出的模数转换结果的自动修调。本发明实施例的模数转换方法基于数字电路实现修调，相较于传统的模拟电路修调方式而言，更加简洁，从而可以有效的降低成本。

[0029] 根据本发明的一些实施例，还包括以下步骤：

[0030] 将所述校正转换结果输出至结果寄存器。

[0031] 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

[0032] 本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

[0033] 图1是本发明一实施例的流水线型模数转换器校正电路的结构示意图；

[0034] 图2是本发明另一实施例的流水线型模数转换器校正电路的结构示意图；

[0035] 图3是本发明一实施例的流水线型模数转换器校正电路的校正效果示意图；

[0036] 图4是本发明一实施例的模数转换方法的流程图。

[0037] 附图标记：

[0038] 流水线型模数转换器100、

[0039] 修调寄存器单元210、选择电路220、译码电路221、选择总线开关222、加法电路230、加法器231、结果寄存器240。

具体实施方式

[0040] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

[0041] 在本发明的描述中，如果有描述到第一、第二等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

[0042] 在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

[0043] 本发明的描述中，需要说明的是，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

[0044] 下面将结合附图对本发明的技术方案进行清楚、完整的描述，显然，以下所描述的实施例是本发明一部分实施例，并非全部实施例。

[0045] 为了更好的描述本发明实施例的流水线型模数转换器校正电路，这里对流水线型模数转换器100的相关特性进行一个简单介绍。流水线型模数转换器100包括多个子转换器，多个子转换器依次连接，上一级子转换器的输出作为下一级子转换器的输入使用，例如，对于8位的流水线型模数转换器100而言，可以看作是两级4位子转换器组成。流水线型模数转换器100在完成对输入的模拟数据转换时，除了会输出模数转换结果外，会同步输出数字编码，数字编码是根据流水线型模数转换器100的量化结果得到，具体的，对于上述的8位流水线型模数转换器100而言，量化结果处于17个输出段中任意一段，数字编码也会具有0至16，这十七种输出的可能性。因此，可以利用流水线型模数转换器100输出的数字编码来确定流水线型模数转换器100的量化结果所处的输出段，进而实现对量化结果处于每一段中时的准确修调。

[0046] 基于上述流水线型模数转换器100，提出本发明实施例的流水线型模数转换器校正电路的各个实施例。下面结合附图，对本发明实施例作进一步阐述。

[0047] 如图1所示，图1是本发明一个实施例提供的流水线型模数转换器校正电路的结构示意图，流水线型模数转换器100具有用于输出数字编码的第一总线端口、用于输出模数转换结果的第二总线端口，数字编码用于表征流水线型模数转换器100所处的输出段的当前段数，输出段的数量有M个，输出段的数量M根据流水线型模数转换器100中每个子转换器的位数确定；

[0048] 该流水线型模数转换器校正电路包括M个修调寄存器单元210、选择电路220和加法电路230；

[0049] M个修调寄存器单元210，每个修调寄存器单元210皆用于存储预先设置的修调参数，M个修调参数与M个输出段一一对应；

[0050] 选择电路220，具有选择输入总线端口、修调参数输出总线端口、M个修调参数输入总线端口，M个修调参数输入总线端口分别与M个修调寄存器单元210连接，选择输入总线端口与第一总线端口连接，选择电路220用于根据第一总线端口输出的数字编码获取修调寄存器单元210中的修调参数，并通过修调参数输出总线端口输出修调参数；

[0051] 加法电路230，其具有第一加法输入总线端口、第二加法输入总线端口和加法输出总线端口，第一加法输入总线端口与第二总线端口连接，第二加法输入总线端口与修调参数输出总线端口连接，加法电路230用于对第二总线端口输出的模数转换结果与修调参数输出总线端口输出的修调参数进行加法运算得到校正转换结果，并通过加法输出总线端口输出校正转换结果。

[0052] 流水线型模数转换器100输出的模数转换结果和数字编码会通过不同的总线端口输出，即，如果是8位流水线型模数转换器100，则输出转换结果时有八根线同步输出，同理，当8位流水线型模数转换器100由两级4位子转换器组成时，数字编码输出时则包括了四根有效位的线以及一根符号位的线，总共5根，数字编码就是5位；此时，流水线型模数转换器100的输出段则为2^4+1，总共有17个输出段。

[0053] 选择电路220具有一个修调参数输出总线端口、M个修调参数输入总线端口，M个修调参数输入总线端口分别连接了M个修调寄存器单元210，因此，选择电路220每次可以选择M个修调寄存器单元210中任意一个存储的修调参数通过修调参数输出总线端口输出，而具体选择的依据则是要根据选择输入总线端口输入的数值编码来完成。因此，在流水线型模数转换器100的第一总线端口输出数字编码到选择电路220的选择输入总线端口后，选择电路220则会根据对数字编码的解码结果选取对应的修调寄存器单元210读取修调参数并输出。例如，在流水线型模数转换器100的输出段为17个输出段时，修调参数输入总线端口也会有17个，并连接17个修调寄存器单元210，选择电路220会根据数字编码对应的数值(0至16)从中选取修调寄存器单元210中的修调参数输出。

[0054] 选择电路220输出的修调参数会通过修调参数输出总线端口到达加法电路230，并与流水线型模数转换器100输出的模数转换结果进行加法运算，从而完成对模数转换结果的修正。需要说明的是，修调参数的位数与模数转换结果的位数一致，并且都是利用总线完成各位数据的同时输出，因此，可以利用加法电路230快速完成对修调参数和模数转换结果的加法运算，得到修调之后的校正转换结果。还需要说明的是，经过量化之后模数转换结果处于不同的输出段时，会利用对应输出段的修调参数进行修正，即利用硬件电路实现了对模数转换结果的分段校正。

[0055] 本发明实施例的流水线型模数转换器校正电路设置了M个修调寄存器单元210，M个修调寄存器单元210对应着流水线型模数转换器100处于不同输出段的量化结果，再利用流水线型模数转换器100自身根据量化结果生成数字编码的特性，可以实现从M个修调寄存器单元210中自动选取出目标修调寄存器单元中修调参数，进而在此基础上利用加法电路230完成对流水线型模数转换器100直接输出的模数转换结果的自动修调。本发明实施例的流水线型模数转换器校正电路采用的是数字电路的修调方式，相较于传统的模拟电路修调方式而言，更加简洁，从而可以有效的降低成本。此外，本发明实施例的流水线型模数转换器校正电路依据硬件电路实现了自动修调，无需控制器参与控制运算，进一步控制了修调成本、提高了修调效率。

[0056] 如图1、图2，在一些实施例中，流水线型模数转换器校正电路还包括结果寄存器240，结果寄存器240与加法电路230的加法输出总线端口连接。结果寄存器240可以实现对校正转换结果的缓存，便于后续设备进行读取使用。

[0057] 在一些实施例中，选择电路220包括：译码电路221和M个选择总线开关222，[0058] 译码电路221，其具有译码信息输入总线、M根译码输出控制线；

[0059] M个选择总线开关222，与 M个修调寄存器单元210一一对应设置，每个选择总线开关222的一端皆与对应的修调寄存器单元210连接，另一端皆与第二加法输入总线端口，每个选择总线开关222皆具有受控端，M个选择总线开关222的受控端与M根译码输出控制线一一对应连接。

[0060] 参考图2，M个选择总线开关222分别连接在加法电路230与M个修调寄存器单元210之间，因此，可以通过闭合任何一个选择总线开关222，将对应的修调寄存器单元210中的修调参数读取到加法电路230。而译码电路221可以实现对数字编码的译码，从而通过M根译码输出控制线输出与数字编码对应的译码控制信号，利用译码控制信号控制M个选择总线开关222中对应的一个选择总线开关222的闭合，从而可以将该选择总线开关222对应的修调寄存器单元210中的修调参数传输至加法电路230。

[0061] 如图2所示，在一些实施例中，加法电路230包括N个加法器231，加法器231的数量N根据流水线型模数转换器100的位数确定，N个加法器231对应输出模数转换结果的不同位,每个加法器231皆具有第一加法输入端、第二加法输入端、进位值输入端、进位值输出端和加法输出端，N个第一加法输入端与第二总线端口连接，N个第二加法输入端与修调参数输出总线端口连接，N个加法输出端共同用于输出校正转换结果，其中，处于相邻位次的两个加法器231中位次高的加法器231的进位值输入端与位次低的加法器231的进位值输出端连接。

[0062] N个加法器231可以完成对流水线型模数转换器100的模数转换结果与修调参数的加法运算。加法器231的数量需要与模数转换结果的位数一致(例如，对于8位ADC则需要选择8个加法器231)，每一个加法器231完成对模数转换结果与修调参数中一位的计算，并且低位的数据完成加法运算后会将进位结果再传输到高一位的加法器231，供高位加法器231完成加法运算，利用这种逐级相加的方式，从而可以利用硬件电路完成对数转换结果与修调参数的相加，并输出与模数转换结果的位数一致的校正转换结果。

[0063] 在一些实施例中，流水线型模数转换器校正电路有S个，S个流水线型模数转换器校正电路对应流水线型模数转换器100中不同的子转换器，S个流水线型模数转换器校正电路串联。

[0064] 在实际使用中，因为流水线型模数转换器100包括了多个子转换器，因此，每一个子转换器都存在出现误差的可能性，所以，在有两个或两个以上子转换器存在误差时，则需要针对每一个子转换器都设置一个流水线型模数转换器校正电路，即，每一个流水线型模数转换器校正电路只完成对一个子转换器的校正，存在多个需要矫正的子转换器，则需要利用对应的多个流水线型模数转换器校正电路逐个完成校正。具体的，对于上述的两级四位设置的8位ADC流水线型模数转换器100而言，如果第一级子转换器和第二级子转换器都存在误差，则针对两个子转换器分别设置一个流水线型模数转换器校正电路，并且依次串联在流水线型模数转换器100输出端，从而可以利用第一级子转换器对应的流水线型模数转换器校正电路完成对模数转换结果中的第一级子转换器引入误差的修正，修正后的转换结果会进一步输入到第二级子转换器对应的流水线型模数转换器校正电路，完成对第二级子转换器引入误差的修正，得到最终的校正转换结果。

[0065] 在一些实施例中，流水线型模数转换器100中子转换器的位数为Q，M=2^Q+1；M个修调寄存器单元210中存储的修调参数由小至大排序，处于中间位置的修调寄存器单元210中存储的修调参数为零。以处于中间位置的修调寄存器单元210中修调参数为零，则流水线型模数转换器100中前半段的极性和后半段的极性会相反，可以更好的完成对前后半段的调节。

[0066] 在一些实施例中，第P个修调寄存器单元210中存储的修调参数与第M+1‑P个修调寄存器单元210中存储的修调参数极性相反。通常，流水线型模数转换器100在各个输出段的偏差会关于中间输出端出现对称，因而，第P个修调寄存器单元210中存储的修调参数与第M+1‑P个修调寄存器单元210中存储的修调参数可以直接极性相反设置，并且保持大小相近即可。具体的，假设每一段的跳变值相等，相对于处于中间位置的第9段，第1段需要往上（或往下）平移8x的偏移值，第2段需要往上（或往下）平移7x的偏移值，…，第8段需要往上（或往下）平移1x的偏移值；第10段需要往下（或往上）平移1x的偏移值，第11段需要往下（或往上）平移2x的偏移值，…，第17段需要往下（或往上）平移8x的偏移值；由此可见，相比于以第1段或第17段为基准（最大需要平移16x的偏移值），以第9段（中间段）位基准，可以使修调参数的修调范围减半，可以减小修调寄存器单元210的位数，从而节省硬件资源。

[0067] 为了更好的描述本发明实施例的流水线型模数转换器校正电路，这里以一个具体实施例进行进一步描述。

[0068] 参考图2，本具体实施例中，流水线型模数转换器100采用8位模数转换器，分为两级子转换器，每一级皆为4位，且仅第一级子转换器需要进行修调。因此，该具体实施例中，数字编码为5位，输出段有17端。

[0069] 流水线型模数转换器100具有第一总线端口和第二总线端口，第一总线端口将5位数字编码并行输出至译码电路221，第二总线端口将流水线型模数转换器100的8位模数转换结果分别输出至8个加法器231的第一加法输入端A。

[0070] 译码电路221具有17根译码输出控制线CT0至CT16，对应流水线型模数转换器100的17个输出段，17根译码输出控制线分别控制17个选择总线开关222的通断；每个选择总线开关222的一端分别连接一个修调寄存器单元210，另一端通过总线方式输出到8个加法器231的第二加法输入端B。译码电路221可以根据对数字编码的译码结果完成对17根译码输出控制线控制，使得17个选择总线开关222中与译码结果对应的一个接通。

[0071] 8个加法器231采用逐位相加的方式，处于最低位的进位值输入端CI直接接地，加法输出端SUM输出本位次模数转换结果与修调参数相加的结果，进位值输出端CO输出进位结果至上一位的进位值输入端CI，根据此方式，最终会完成所有位次的模数转换结果和修调参数的加法运算，并且通过8个加法器231并行输出8位的校正转换结果至结果寄存器240，供后续模块进行读取使用。需要说明的是，最高位的加法器231的进位值输出端CO会将进位结果输出至仲裁电路。需要说明的是，仲裁电路主要用于防止加法运算之后的结果超出最高和最低量程时输出错误结果的情况出现,当运算结果超出最高量程最低量程，则会强制加法电路输出最高量程(即全1)和最低量程(即全0)。

[0072] 这里以一个具体的采集过程修正过程来描述上述具体实施例的流水线型模数转换器校正电路工作原理。假设流水线型模数转换器100采集电压范围为0 3.3V，本次采样的~电压值为0.825V，则0.825V处于0 3.3V的的第五输出段。
~

[0073] 流水线型模数转换器100采集到0.825V的电压后，会将0.825V转换为8位的模数转换结果，同时，输出与第五段对应的数字编码。需要说明的是，检测到ADC的模数转换结果处于第1段时，5位数字编码输出为00000，处于第2段时，5位数字编码输出为00001，…，处于第17段时，5位数字编码输出为10000；因此，本实施例中，数字编码输出为00100。

[0074] 译码电路221接收到数字编码00100后，会将依次排序的17根译码输出控制线中的第五根进行至高电平处理，使得数字编码00100对应的选择总线开关222接通，进而让对应第五段修调的修调寄存器单元210中的修调参数通过该选择总线开关222输出到8个加法器231的第二加法输入端B。同时，因为模数转换结果输入到了8个加法器231的第一加法输入端A，从而可以通过8个加法器231完成对8位的模数转换结果和8位的修调参数的加法运算，得到最终的校正输出结果。

[0075] 本具体实施例的流水线型模数转换器校正电路通过设置多个修调寄存器单元210，多个修调寄存器单元210对应着流水线型模数转换器100处于不同输出段的量化结果，再利用流水线型模数转换器100自身根据量化结果生成数字编码的特性，可以实现从多个修调寄存器单元210中自动选取出目标修调寄存器单元中修调参数，进而在此基础上利用加法器231完成对流水线型模数转换器100直接输出的模数转换结果的自动修调。本发明实施例的流水线型模数转换器校正电路采用的是数字电路的修调方式，相较于传统的模拟电路修调方式而言，更加简洁，从而可以有效的降低成本。此外，本发明实施例的流水线型模数转换器校正电路依据硬件电路实现了自动修调，无需控制器参与控制运算，进一步控制了修调成本、提高了修调效率。

[0076] 在一些实施例中，本发明实施例的修调参数是通过对流水线型模数转换器100的各个输出段的实际采样结果进行理论校正后得到的。因为修调参数是预设值，因此，本发明不对具体如何获取的修调参数进行具体的限制。

[0077] 在一些实施例中，修调参数通过以下步骤确定：

[0078] 对流水线型模数转换器100的增益(k)、失调(b)进行校正，将流水线型模数转换器100的拟合直线校正为理想直线；

[0079] 确定流水线型模数转换器100的多个跳变点的理想位置；

[0080] 根据每个跳变点的理想位置确定测试区间，并基于测试区间确定每个跳变点的实际位置以及对应的跳变值；

[0081] 根据多个跳变点的实际位置和跳变值完成对流水线型模数转换器100的量化结果的输出端的划分，并完成对每一个输出段对应的修调参数的设置。

[0082] 为了更好解释本实施例的修调参数确定方法，这里以跳变点有16个，输出端有17个作为示例，进行进一步描述，具体步骤如下：

[0083] 步骤1：先对流水线型模数转换器100进行整体的增益(k)、失调(b)的校正，使流水线型模数转换器100的线性拟合直线k=1，b=0，既可以理解为将流水线型模数转换器100的拟合直线校正为理想直线。

[0084] 步骤2：根据流水线型模数转换器100的结构特性，流水线型模数转换器100的16个跳变点的理想位 置(Wm)与流水线型模数转换器100的输入满幅度(VFS)关系为：

[0085]

[0086] 其中1≤m≤16，且m为整数，如第1个跳变点理想位置(W1)为1/32的VFS处，第2个跳变点理想位置(W2)为3/32的VFS处，…，第16个跳变点理想位置(W16)为31/32的VFS处。

[0087] 步骤3：基于步骤1的处理，流水线型模数转换器100的16个跳变点的实际位置与理想位置误差不会很大，因此只需将对应第m个跳变点的测试区间(ym)设置在理想跳变点位置前后一定范围内即可，然后根据实际ADC精度(n位)与16个跳变点对应的跳变值(xm)的关系，确定16个跳变点对应的16个测试区间以及测试输入电压的步进值(VSTEP)。具体约束公式如下：

[0088]

[0089]

[0090] 步骤4：由于步骤3中计算公式利用了xm，但是xm又是待测试值，因此可以先根据经验设置一个较小的初始xm值，然后进行迭代操作，即：设置完初始xm值后，基于步进值在测试区间内查找跳变点，如果在测试区间内没找到跳变点，则将初始xm值乘2后重新进行迭代操作，如果在测试区间内找到跳变点，则进入步骤5，结束迭代操作。

[0091] 步骤5：完成步骤4后即可通过测试找到流水线型模数转换器100的16个跳变点的实际位置以及每个跳变点对应的跳变值，本步骤基于步骤4的结论，以第9段流水线型模数转换器100输出为基准(即将第九段的修调参数设置为0)，令实际流水线型模数转换器100的每一段输出的斜率小于1(如图3所示效果)，则第八段对应的修调寄存器单元210中存储的修调参数x8转换为对应二进制后的原码；则第七段对应的修调寄存器单元210中存储的修调参数 x7 +x8 转换为对应二进制后的原码；…；则第一段对应的修调寄存器单元210中存储的修调参数x1+ x2 +…+ x8 转换为对应二进制后的原码；与前8段修调参数极性相反的后8段修调参数分别为：第十段对应的修调寄存器单元210中存储的修调参数x10转换为对应二进制后的补码；第十一段对应的修调寄存器单元210中存储的修调参数 x10 +x11 转换为对应二进制后的补码；…；第十六段对应的修调寄存器单元210中存储的修调参数x10+ x11 +…+ x16 转换为对应二进制后的补码。需要说明的是，由于加法电路230是由多个加法器231组成，因此需要利用原码实现加逻辑操作，利用补码实现减逻辑操作。此外，需要说明的是，如果实际流水线型模数转换器100的每一段输出的斜率大于1，则前8段修调参数为跳变值转换为对应二进制后的补码，后8段修调参数为跳变值转换为对应二进制后的原码。

[0092] 本实施例中确定修调参数的方法，不需要对整个流水线型模数转换器100的测试区间进行测试，仅需要对理想跳变点附近的测试区间进行测试，从而可以极大的减少确定实际跳变点的时间和算力。

[0093] 本发明实施例的还提出了一种模数转换电路,该模数转换电路包括如上述的流水线型模数转换器校正电路。由于模数转换电路采用了上述实施例的流水线型模数转换器校正电路的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果。

[0094] 参见图4所示，图4是本发明一个实施例提供的模数转换方法的流程图，该模数转换方法包括以下步骤：

[0095] 模数转换方法包括以下步骤：

[0096] 通过流水线型模数转换器100获取待转换模拟数据，并转换得到模数转换结果和数字编码；其中，流水线型模数转换器100具有用于输出数字编码的第一总线端口、用于输出模数转换结果的第二总线端口，数字编码用于表征流水线型模数转换器100所处的输出段的当前段数，输出段的数量有M个，输出段的数量M根据流水线型模数转换器100中每个子转换器的位数确定；

[0097] 根据数字编码从M个修调寄存器单元210中选取一个目标修调寄存器单元，其中，每个修调寄存器单元210皆用于存储修调参数，M个修调参数与M个输出段一一对应；

[0098] 利用加法电路230对目标修调寄存器单元内存储的修调参数与模数转换结果进行加法运算，得到校正转换结果。

[0099] 参考图1、图2，流水线型模数转换器100输出的模数转换结果和数字编码会通过不同的总线端口输出，即，如果8位ADC，则输出转换结果时有八根线同步输出，同理，当8位ADC由两级子转换器组成时，数字编码输出时则包括了四根有效位的线以及一根符号位的线，总共5根，数字编码就是5位；此时，流水线型模数转换器100的输出段则为2^4+1，总共有17个输出段。

[0100] 选择电路220具有一个修调参数输出总线端口、M个修调参数输入总线端口，M个修调参数输入总线端口分别连接了M个修调寄存器单元210，因此，选择电路220每次可以选择M个修调寄存器单元210中任意一个存储的修调参数通过修调参数输出总线端口输出，而具体选择的依据则是要根据选择输入总线端口输入的数据来完成。因此，在流水线型模数转换器100的第一总线端口输出数字编码到选择电路220的选择输入总线端口后，选择电路220则会根据对数字编码的解码结果选取对应的修调寄存器单元210读取修调参数并输出。
例如，在流水线型模数转换器100的输出段为17个输出段时，修调参数输入总线端口也会有
17个，并连接17个修调寄存器单元210，选择电路220会根据数字编码对应的数值(0至16)从中选取修调寄存器单元210中的修调参数输出。

[0101] 选择电路220输出的修调参数会通过修调参数输出总线端口到达加法电路230，并与流水线型模数转换器100输出的模数转换结果进行加法运算，从而完成对模数转换结果的修正。需要说明的是，修调参数的位数与模数转换结果的位数一致，并且都是利用总线完成各位数据的同时输出，因此，可以利用加法电路230快速完成对修调参数和模数转换结果的加法运算，得到修调之后的校正转换结果。还需要说明的是，经过量化之后模数转换结果处于不同的输出段时，会利用对应输出段的修调参数进行修正，即利用硬件电路实现了对模数转换结果的分段校正。

[0102] 本发明实施例的模数转换方法设置了M个修调寄存器单元210，M个修调寄存器单元210对应着流水线型模数转换器100处于不同输出段的量化结果，再利用流水线型模数转换器100自身根据量化结果生成数字编码的特性，可以实现从M个修调寄存器单元210中自动选取出目标修调寄存器单元中修调参数，进而在此基础上利用加法电路230完成对流水线型模数转换器100直接输出的模数转换结果的自动修调。本发明实施例的模数转换方法基于数字电路实现修调，相较于传统的模拟电路修调方式而言，更加简洁，从而可以有效的降低成本。

[0103] 在一些实施例中，该模数转换方法还包括以下步骤：

[0104] 将校正转换结果输出至结果寄存器240。

[0105] 结果寄存器240与加法电路230的加法输出总线端口连接。结果寄存器240可以实现对校正转换结果的缓存，便于后续设备进行读取使用。

[0106] 上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。