一种硅光子芯片的光学封装方法

摘要

本发明公开了一种硅光子芯片的光学封装方法，其特征在于，包括将硅光子芯片固定在基片上表面，硅光子芯片的光学端口为端面耦合器阵列；在固定硅光子芯片的基片上表面匀胶一层衬底，在衬底上沉积下包层，在下包层上沉积芯层材料，在芯层材料上分别刻蚀光波波导阵列和扇出端耦合器阵列，其中，光波波导阵列的一端与端面耦合器阵列相连，另一端与扇出端耦合器阵列相连；在硅光子芯片、光波波导阵列和扇出端耦合器阵列的表面上沉积上包层；将至少一个光纤阵列与扇出端耦合器阵列耦合后固定，完成光纤阵列封装。利用该方法能够降低光纤阵列封装的密度和封装难度，提升光纤阵列封装的灵活性。

权利要求

1.一种硅光子芯片的光学封装方法，其特征在于，包括：

(1)将硅光子芯片固定在基片上表面，所述硅光子芯片的光学端口为端面耦合器阵列；

(2)在固定硅光子芯片的基片上表面匀胶一层衬底，在所述衬底上沉积下包层，在所述下包层上沉积芯层材料，在所述芯层材料上分别刻蚀光波波导阵列和扇出端耦合器阵列，其中，所述光波波导阵列的一端与端面耦合器阵列相连，另一端与扇出端耦合器阵列相连；

(3)在所述硅光子芯片、光波波导阵列和扇出端耦合器阵列的表面上沉积上包层；

(4)将至少一个光纤阵列与扇出端耦合器阵列耦合后固定，完成光纤阵列封装。

2.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，步骤(1)中，所述固定方式为无胶分子键合或有胶键合。

3.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，所述基片上表面与硅光子芯片表面平行，所述基片表面积大于硅光子芯片表面积。

4.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，所述基片的材料为硅、二氧化硅、碳化硅、氮氧化硅或氮化硅。

5.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，在所述基片上表面匀胶一层衬底，包括：在所述基片上表面匀胶一层液态聚合物胶，然后固化使得基片上表面形成一层衬底，所述衬底的厚度小于端面耦合器阵列下表面到基片上表面的距离。

6.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，下包层材料为二氧化硅、碳化硅、氮氧化硅或氮化硅，上包层材料为二氧化硅、碳化硅、氮氧化硅或氮化硅，下包层材料与上包层材料保持一致。

7.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，芯层材料为硅或氮化硅，所述芯层材料的折射率大于下包层材料的折射率。

8.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，步骤(2)中，所述刻蚀包括掩膜光刻、电子束刻蚀或激光直写。

9.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，所述扇出端耦合器阵列包括扇出端端面耦合器阵列或扇出端光栅耦合器阵列。

10.根据权利要求1所述的硅光子芯片的光学封装方法，其特征在于，基于扇出端耦合器阵列的排列方式将至少一个光纤阵列与扇出端耦合器阵列进行耦合对准后点胶固定。

说明书

一种硅光子芯片的光学封装方法

技术领域

[0001] 本发明属于硅光子芯片封装领域，具体涉及一种硅光子芯片的光学封装方法。

背景技术

[0002] 硅光子技术是一种基于硅光子学的低成本、高速的光通信技术，用激光束代替电子信号传输数据，硅光子技术利用标准硅实现计算机和其它电子设备之间的光信息的发送和接收。与晶体管主要依赖于普通硅材料不同，硅光子技术采用的基础材料是玻璃。由于光对于玻璃来说是透明的，不会发生干扰现象，因此理论上可以通过在玻璃中集成光波导通路来传输信号，很适合于计算机内部和多核之间的大规模通信。硅光子技术最大的优势在于拥有相当高的传输速率，可使处理器内核之间的数据传输速度比目前快100倍甚至更高。

[0003] 硅光子芯片是光子芯片的一种。按材料划分，光子芯片使用的材料可以分为磷化铟(InP)、砷化镓(GaAs)等常见三五族材料，以及铌酸锂(LiNbO)、聚合物、硅材料。其中，使用硅材料制成的光子芯片也就是硅光子芯片，通过在同一硅晶圆上集成多个相同或不同功能的硅基光子器件，实现同一芯片上一种或多种光信号的传输处理。利用硅光子还可以研发光电集成，也就是将光芯片和电芯片在同一片上集成。通俗来讲，就是用电子做计算、状态控制和逻辑控制，用光做传输，实现电算光连。

[0004] 随着硅光子芯片在光通信、光计算等领域应用的不断深入，硅光子芯片正向着小尺寸、高集成密度发展。

[0005] 光学封装是硅光子芯片实用化的重要环节。传统的光学封装方法一般使用光纤阵列和芯片上光学端口直接耦合点胶固化以实现封装。

[0006] 公开号为CN114787675A的中国专利公开一种多芯片封装组件包括：衬底；第一半导体芯片，附着到衬底；以及第二半导体芯片，附着到衬底，使得第二半导体芯片的部分悬于衬底的边缘上。用于容纳多个光纤的第一V形槽阵列存在于第二半导体芯片的悬于衬底的边缘上的部分内。包括多个光纤的光纤组件定位并固定在第二半导体芯片的第一V形槽阵列内。光纤组件包括第二V形槽阵列，所述第二V形槽阵列被配置成将多个光纤与第二半导体芯片的第一V形槽阵列对准。多个光纤中的每一个的端部被暴露用于在位于光纤组件的远端处的光纤连接器内的光学耦合。

[0007] 随着片上光学端口数目、密度的不断提升，以及光纤阵列的制作工艺限制，传统的光纤阵列直接耦合封装已难以实施。

发明内容

[0008] 本发明提供了一种硅光子芯片的光学封装方法，在面对较多数目和密度的片上光学端口时，利用该方法能够降低光纤阵列封装的密度和封装难度，提升光纤阵列封装的灵活性。

[0009] 一种硅光子芯片的光学封装方法，包括：

[0010] (1)将硅光子芯片固定在基片上表面，所述硅光子芯片的光学端口为端面耦合器阵列；

[0011] (2)在固定硅光子芯片后的基片上表面匀胶一层衬底，在所述衬底上沉积下包层，在所述下包层上沉积芯层材料，在所述芯层材料上刻蚀光波波导阵列和扇出端耦合器阵列，其中，所述光波波导阵列的一端与端面耦合器阵列相连，另一端与扇出端耦合器阵列相连；

[0012] (3)在所述硅光子芯片、光波波导阵列和扇出端耦合器阵列的表面上沉积上包层；

[0013] (4)将至少一个光纤阵列与扇出端耦合器阵列耦合后固定，完成光纤阵列封装。

[0014] 本发明提供的所述硅光子芯片的光学端口为端面耦合器阵列，将所述端面耦合器阵列与光波波导阵列相连，所述光波波导阵列与扇出端耦合器阵列相连，从而将片上光学端口引出，通过扇出端耦合器阵列与至少一个光纤阵列耦合，实现了在面对较多数目和密度的片上光学端口时能够较为简单和灵活的封装光纤阵列。

[0015] 步骤(1)中：

[0016] 所述固定方式为无胶分子键合或有胶键合。

[0017] 所述基片上表面与硅光子芯片表面平行，所述基片表面积大于硅光子芯片表面积。

[0018] 所述基片的材料为易于和芯片进行键合的材料。所述基片的材料为硅、二氧化硅、碳化硅、氮氧化硅或氮化硅。

[0019] 步骤(2)中：

[0020] 在所述基片上表面匀胶一层衬底，包括：在所述基片上表面匀胶一层液态聚合物胶，然后固化使得基片上表面形成一层衬底，所述衬底的厚度小于端面耦合器阵列下表面到基片上表面的距离。

[0021] 所述衬底的厚度为672‑676μm，所述端面耦合器阵列下表面到基片上表面的距离为675‑680μm。

[0022] 在所述衬底上沉积下包层，所述沉积方法为化学气相沉积。在所述下包层上沉积芯层材料，所述沉积方法为化学气相沉积。下包层材料为二氧化硅、碳化硅、氮氧化硅或氮化硅，上包层材料为二氧化硅、碳化硅、氮氧化硅或氮化硅，下包层材料与上包层材料保持一致。

[0023] 芯层材料为硅或氮化硅，所述芯层材料的折射率大于下包层材料的折射率。

[0024] 所述刻蚀包括掩膜光刻、电子束刻蚀或激光直写。

[0025] 所述扇出端耦合器包括扇出端端面耦合器或扇出端光栅耦合器。

[0026] 所述光波波导阵列中各波导之间的间距沿着芯片上端面耦合器的排列方向由小逐渐变大。

[0027] 步骤(3)中，所述沉积方法为化学气相沉积。

[0028] 步骤(4)中，基于扇出端耦合器阵列的排列方式将至少一个光纤阵列与扇出端耦合器阵列耦合对准后点胶固定。

[0029] 与现有技术相比，本发明的有益效果为：

[0030] (1)本发明通过将硅光子芯片的光学端口与光波波导阵列相连，光波波导阵列与扇出端耦合器阵列相连，以完成硅光子芯片上端面耦合器的光学扇出，由于扇出端耦合器阵列的端口具有灵活的排列方式以及可控的排列密度，且通过扇出端耦合器阵列与光纤阵列耦合，从而在最终的光纤阵列固定封装环节中降低了封装密度和封装难度，提升了封装的灵活性。

[0031] (2)通过在基片上表面先匀胶一层衬底，然后沉积下包层，降低了下包层的沉积厚度，降低了对沉积工艺的要求，节省材料。

附图说明

[0032] 图1为具体实施例方式提供的硅光子芯片的光学封装方法流程框图；

[0033] 图2为实施例1提供的硅光子芯片的光学封装方法流程示意图；

[0034] 图3为实施例1制备得到的光波波导阵列与扇出端端面耦合器阵列结构图；

[0035] 图4为实施例2提供的硅光子芯片的光学封装方法流程示意图。

[0036] 其中，基片1，硅光子芯片2，端面耦合器阵列21，衬底3，下包层4，光波波导阵列5，扇出端端面耦合器阵列6，上包层7，光纤阵列8，单模光纤81，芯层材料9，扇出端光栅耦合器阵列10。

具体实施方式

[0037] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明的是，在不冲突的情况下，下述的实施例及实施方式中的特征可以相互组合。

[0038] 本发明提供了一种硅光子芯片的光学封装方法，如图1所示，包括：

[0039] (1)将硅光子芯片2固定在基片1上表面，硅光子芯片2的光学端口为端面耦合器阵列21；

[0040] (2)在固定硅光子芯片2的基片1上表面匀胶一层衬底3，在衬底3上沉积下包层4，在下包层4上沉积芯层材料，在芯层材料上刻蚀光波波导阵列5和扇出端耦合器阵列，其中，光波波导阵列5的一端与端面耦合器阵列21相连，另一端与扇出端耦合器阵列相连；

[0041] (3)在硅光子芯片2、光波波导阵列5和扇出端耦合器阵列的表面上沉积上包层7；

[0042] (4)将至少一个光纤阵列8与扇出端耦合器阵列耦合后固定，完成光纤阵列8封装。

[0043] 实施例1

[0044] 一种硅光子芯片的光学封装方法，如图2所示，包括：

[0045] S1：芯片键合：获得基片1，将硅光子芯片2与基片1使用环氧树脂实现粘合，硅光子芯2的光学端口为端面耦合器阵列21，端面耦合器阵列21下表面与基片1上表面的距离为677μm，固定完成后基片1上表面与硅光子芯片2表面平行。基片1的材料为硅，基片1的面积大于硅光子芯片2的面积。

[0046] S2：匀胶固化制作衬底3层：在固定硅光子芯片的基片1上表面使用一定量的环氧树脂进行匀胶，且胶层尺寸与基片尺寸一致，匀胶后对胶层进行固化以形成衬底层3，衬底层厚度为674μm。

[0047] S3：沉积制作下包层：在衬底3上通过化学气相沉积沉积下包层4，下包层4的材料为二氧化硅，厚度为3μm；在下包层4上化学气相沉积芯层材料9，芯层材料9为硅，厚度为220nm。在芯层材料9上分别刻蚀光波波导阵列5和扇出端端面耦合器阵列6，刻写技术为掩膜光刻，其中，光波波导阵列5的起始端与端面耦合器阵列21相连，末端与扇出端端面耦合器阵列6相连，光波波导阵列5起始端中各波导的宽度具有合适尺寸，使其与端面耦合器21具有低连接损耗。光波波导阵列5的末端与扇出端端面耦合器阵列6相连。光波波导阵列5末端中各波导的宽度具有合适尺寸，使其与扇出端端面耦合器阵列6具有低连接损耗。

[0048] S4：沉积制作上包层7：在硅光子芯片2、光波波导阵列5和扇出端端面耦合器阵列6的表面上通过化学气相沉积方法沉积上包层7，上包层7材料为二氧化硅，厚度为3μm，上包层沉积后的结构如图3所示。

[0049] S5：固定光纤阵列8：将扇出端端面耦合器阵列6的端口进行垂直抛光，然后将光纤阵列8与抛光后的端口水平耦合对准后点胶固定，其中，扇出端端面耦合器具有合适的设计，使其与单模光纤81连接后具有低耦合损耗。根据扇出端端面耦合器阵列6的排列方式，能够使用一个或者多个光纤阵列进行耦合固定。

[0050] 实施例2

[0051] 一种硅光子芯片的光学封装方法，如图4所示，包括：

[0052] S1：芯片键合：获得基片1，将硅光子芯片2与基片1使用环氧树脂实现粘合键合，硅光子芯2的光学端口为端面耦合器阵列21，端面耦合器阵列21下表面与基片1上表面的距离为677μm，固定完成后基片1上表面与硅光子芯片2表面平行。基片1的材料为硅，基片1的面积大于硅光子芯片2的面积。

[0053] S2：匀胶固化制作衬底3层：在固定硅光子芯片的基片1上表面使用一定量的液态环氧树脂进行匀胶，且胶层面积与基片面积一致，匀胶后对胶层进行固化以形成衬底层3，衬底层厚度为675μm。

[0054] S3：沉积制作下包层：在衬底3上通过化学气相沉积沉积下包层4，下包层4的材料为二氧化硅，厚度为2μm；在下包层4上化学气相沉积芯层材料，芯层材料9为硅，厚度为220nm。在芯层材料9上分别刻蚀光波波导阵列5和扇出端光栅耦合器阵列10，刻写技术为掩膜光刻，其中，光波波导阵列5的起始端与端面耦合器阵列21相连，末端与扇出端光栅耦合器阵列10相连，光波波导阵列5起始端中各波导的宽度具有合适尺寸，使其与片上端面耦合器具有低连接损耗。光波波导阵列5的末端与扇出端光栅耦合器阵列10相连。光波波导阵列
5末端中各波导的宽度具有合适尺寸，使其与扇出端光栅耦合器具有低连接损耗。

[0055] S4：沉积制作上包层7：在硅光子芯片2、光波波导阵列5和扇出端光栅耦合器阵列10的表面上通过化学气相沉积方法沉积上包层7，上包层7材料为二氧化硅，厚度为3μm。

[0056] S5：固定光纤阵列8：使用光纤阵列8与扇出端光栅耦合器阵列10垂直耦合对准后点胶固定，扇出端光栅耦合器具有合适的周期及占空比设计，使得其与单模光纤81连接后具有低耦合损耗。根据扇出端光栅耦合器阵列10的排列方式，可以使用一个或者多个光纤阵列8进行耦合固定。

[0057] 实施例3

[0058] 与实施例1不同的是，芯层材料为氮化硅。