半导体封装器件及其制造方法

摘要

氮化物半导体封装器件包括氮化物外延叠层、至少一电极、绝缘层、导电通孔、第一金属层、第二金属层以及重配置线路层。至少一电极设于所述氮化物外延叠层上。绝缘层包覆电极与氮化物外延叠层。导电通孔设于电极上且在绝缘层内延伸。第一金属层与第二金属层，设于绝缘层上。第一金属层位于导电通孔上方且通过导电通孔与电极电性连接，且第一金属层与第二金属层隔开。重配置线路层设于第一金属层与第二金属层之间且连接第一金属层与第二金属层，其中重配置线路层具有相对的第一端部与第二端部，第一端部覆盖第一金属层，第二端部覆盖第二金属层，其中重配置线路层的材料不同于第一金属层与第二金属层的材料。

权利要求

1.一种氮化物半导体封装器件，其特征在于，包括：

载体衬底；

第一重配置线路层，设于所述载体衬底的凹槽内；

高压氮化物半导体芯片及低压氮化物半导体芯片，设于所述凹槽内，其中所述高压氮化物半导体芯片及低压氮化物半导体芯片分别具有彼此相对的主动表面与背面，所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的所述主动表面背离所述第一重配置线路层，且所述高压氮化物半导体芯片及所述低压氮化物半导体芯片分别通过其对应的所述背面与所述第一重配置线路层接触，其中所述第一重配置线路层由高于所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的所述背面的位置沿着所述凹槽的表面延伸至所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的一侧；所述第一重配置线路层包括与所述高压氮化物半导体芯片接触的第一部分和与所述低压氮化物半导体芯片接触的第二部分；

封装材料，填入所述凹槽以将所述高压氮化物半导体芯片及所述低压氮化物半导体芯片封装；所述封装材料的至少一部分延伸入所述第一部分与所述第二部分之间，以使所述第一重配置线路层的所述第一、第二部分隔开；以及多个第一传导接垫以及多个第二传导接垫，其中所述多个第一传导接垫贯穿所述封装材料，以使所述多个第一传导接垫的一部分与所述高压氮化物半导体芯片的所述主动表面接触，且所述多个第一传导接垫的另一部分与所述低压氮化物半导体芯片的所述主动表面接触；所述多个第二传导接垫贯穿所述封装材料，以使所述多个第二传导接垫与所述第一重配置线路层接触。

2.如权利要求1所述的氮化物半导体封装器件，其特征在于，更包括介电层，其中所述介电层位于所述载体衬底与所述第一重配置线路层之间，且所述第一重配置线路层通过所述介电层与所述载体衬底隔离。

3.如权利要求2所述的氮化物半导体封装器件，其特征在于，其中所述载体衬底具有下表面，且所述凹槽由所述下表面的至少一部分所界定，其中所述介电层完整地覆盖所述载体衬底的所述下表面。

4.如权利要求1所述的氮化物半导体封装器件，其特征在于，其中所述高压氮化物半导体芯片及所述低压氮化物半导体芯片通过所述封装材料隔开。

5.如权利要求1所述的氮化物半导体封装器件，其特征在于，其中所述载体衬底具有第一部分与第二部分，其中所述第一部分设有所述凹槽而其平均厚度小于所述第二部分的平均厚度，所述第二部分连接所述第一部分且环绕所述第一部分。

6.如权利要求5所述的氮化物半导体封装器件，其特征在于，更包括第二重配置线路层，设于所述载体衬底的上表面且贯穿所述载体衬底的所述第一部分，且所述第二重配置线路层与所述高压、低压氮化物半导体芯片重叠。

7.如权利要求6所述的氮化物半导体封装器件，其特征在于，更包括绝缘层，与所述载体衬底的所述上表面接触并与所述第二重配置线路层共同贯穿所述载体衬底的所述第一部分，其中所述绝缘层位于所述第二重配置线路层与所述载体衬底之间。

8.如权利要求1所述的氮化物半导体封装器件，其特征在于，其中所述第一重配置线路层由高于所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的所述背面的高度沿着所述凹槽的表面延伸至低于所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的所述主动表面的高度。

9.如权利要求1所述的氮化物半导体封装器件，其特征在于，其中所述第一重配置线路层由高于所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的所述背面的高度沿着所述凹槽的表面延伸至实质上等于所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的所述主动表面的高度。

10.如权利要求1所述的氮化物半导体封装器件，其特征在于，其中所述凹槽具有相对的两内侧面且分别面对所述高压氮化物半导体芯片及所述低压氮化物半导体芯片。

11.如权利要求1所述的氮化物半导体封装器件，其特征在于，其中所述凹槽为梯型凹槽。

12.如权利要求1所述的氮化物半导体封装器件，其特征在于，其中所述高压氮化物半导体芯片的侧表面连接其所述主动表面与其所述背面，且所述低压氮化物半导体芯片的侧表面连接其所述主动表面与其所述背面。

13.一种制造氮化物半导体封装器件的制造方法，其特征在于，包括：

形成具有凹陷的载体衬底；

形成第一重配置线路层于所述凹陷内；以及

放置高压氮化物半导体芯片及低压氮化物半导体芯片于所述凹陷内，所述高压氮化物半导体芯片及低压氮化物半导体芯片分别具有彼此相对的主动表面与背面，以使所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的背面与所述第一重配置线路层接触，其中所述第一重配置线路层被形成，以使其由高于所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的所述背面的位置沿着所述凹陷的表面延伸至所述高压氮化物半导体芯片及所述低压氮化物半导体芯片的一侧；所述第一重配置线路层包括与所述高压氮化物半导体芯片接触的第一部分和与所述低压氮化物半导体芯片接触的第二部分；

将封装材料填入于所述凹陷中，以将所述高压氮化物半导体芯片及所述低压氮化物半导体芯片封装；所述封装材料的至少一部分延伸入所述第一部分与所述第二部分之间，以使所述第一重配置线路层的所述第一、第二部分隔开；以及形成多个第一传导接垫以及多个第二传导接垫，其中所述多个第一传导接垫贯穿所述封装材料，以使所述多个第一传导接垫的一部分与所述高压氮化物半导体芯片的所述主动表面接触，且所述多个第一传导接垫的另一部分与所述低压氮化物半导体芯片的所述主动表面接触；所述多个第二传导接垫贯穿所述封装材料，以使所述多个第二传导接垫与所述第一重配置线路层接触。

14. 如权利要求13所述的氮化物半导体封装器件的制造方法，其中形成具有所述凹陷的所述载体衬底的步骤更包括：提供中间载体衬底；以及

移除所述中间载体衬底的至少一部分，以形成具有所述凹陷的所述载体衬底。

15.如权利要求13所述的氮化物半导体封装器件的制造方法，在形成所述第一重配置线路层的步骤前，更包括：形成介电层于所述载体衬底具有凹陷的一表面。

16.如权利要求15所述的氮化物半导体封装器件的制造方法，在形成所述介电层的步骤后，更包括：形成第二重配置线路层于所述第一重配置线路层上并贯穿所述载体衬底，以使所述第二重配置线路层与所述介电层接触。

17.一种半导体封装器件，其特征在于，包括：

多个半导体芯片；各半导体芯片包含彼此相对的主动表面和背面；

载体衬底，其中所述多个半导体芯片设于所述载体衬底的凹陷内；

封装材料，填入所述凹陷内，以将所述半导体芯片封装；

多个热传导垫，贯穿所述封装材料，各半导体芯片的主动表面的电极通过所述热传导垫引出；以及第一热传导层，设置于所述载体衬底的具有所述凹陷的第一侧，所述第一热传导层包括多个热传导部分，其中所述热传导部分热耦接于对应的所述半导体芯片且从对应的所述半导体芯片的上方沿着所述凹陷的表面横跨所述半导体芯片的厚度，延伸至所述半导体芯片的背面；第一热传导层的各热传导部分分隔开，各所述半导体芯片的主动表面背离第一热传导层设置，且各半导体芯片分别通过其对应的背面与第一热传导层接触。

18.如权利要求17所述的半导体封装器件，其特征在于，其中所述半导体封装器件更包括第二热传导层，设置于所述载体衬底的相对于所述第一侧的第二侧并设置于所述第一热传导层的上方。

19.如权利要求18所述的半导体封装器件，其特征在于，更包括介电层，位于所述第一与所述第二热传导层之间。

20.如权利要求17所述的半导体封装器件，其特征在于，其中所述多个半导体芯片至少包括一对特性不同的芯片。

21.如权利要求17所述的半导体封装器件，其特征在于，其中所述载体衬底具有第一部分与第二部分，其中所述第一部分设有所述凹陷而其平均厚度小于所述第二部分的平均厚度，所述第二部分连接所述第一部分且环绕所述第一部分。

说明书

半导体封装器件及其制造方法

技术领域

[0001] 本发明一般涉及半导体封装器件。更具体地说，本发明涉及一种具有多层重配置线路层且用于封装多个半导体晶粒的半导体封装器件，其具有良好的散热能力。

背景技术

[0002] 近年来，对高电子迁移率晶体管(HEMT)的深入研究非常普遍，特别是在高功率开关以及高频应用。HEMT利用两种不同带隙材料间的异质结界面形成类量子阱结构，可容纳
二维电子气(2DEG)区域，满足高功率/频率器件的要求。除了HEMT之外，具有异质结构的器件的示例还包括异质结双极晶体管(heterojunction bipolar transistors,HBT)、异质结
场效应晶体管(heterojunction field effect transistor,HFET)以及调制掺杂FETs
(modulation‑doped FETs,MODFET)。

发明内容

[0003] 根据本发明的一个方面，提供了一种氮化物半导体封装器件。氮化物半导体封装器件包括载体衬底、第一重配置线路层以及高压氮化物半导体芯片及低压氮化物半导体芯
片。第一重配置线路层设于载体衬底的凹槽内。高压氮化物半导体芯片及低压氮化物半导
体芯片，设于凹槽内。高压氮化物半导体芯片及低压氮化物半导体芯片分别具有彼此相对
的主动表面与背面。高压氮化物半导体芯片及低压氮化物半导体芯片的主动表面背离第一
重配置线路层，且高压氮化物半导体芯片及低压氮化物半导体芯片分别通过其对应的背面
与第一重配置线路层接触。第一重配置线路层由高于高压氮化物半导体芯片及低压氮化物
半导体芯片的背面的位置沿着凹槽的表面延伸至高压氮化物半导体芯片及低压氮化物半
导体芯片的一侧。

[0004] 根据本发明的一个方面，提供了一种氮化物半导体封装器件的制造方法。所述方法包括以下步骤。形成具有凹陷的载体衬底。形成第一重配置线路层于凹陷内。放置高压氮化物半导体芯片及低压氮化物半导体芯片于凹陷内，以使高压氮化物半导体芯片及低压氮
化物半导体芯片的背面与第一重配置线路层接触，其中第一重配置线路层被形成，以使其
由低于高压氮化物半导体芯片及低压氮化物半导体芯片的背面的位置沿着凹槽的表面延
伸至高压氮化物半导体芯片及低压氮化物半导体芯片的一侧。

[0005] 根据本发明的一个方面，提供了一种半导体封装器件。半导体封装器件包括多个半导体芯片、载体衬底以及第一热传导层。多个半导体芯片设于载体衬底的凹陷内。第一热传导层设置于载体衬底的具有凹陷的第一侧。第一热传导层包括多个热传导部分，其中热
传导部分热耦接于对应的半导体芯片且从对应的半导体芯片的上方沿着凹陷的表面横跨
半导体芯片的厚度，并沿着背离对应的半导体芯片的方向延伸。

[0006] 根据上述配置，在本发明的实施例中，载体衬底内设有凹槽，其中凹槽可容置具有不同功能的氮化物半导体芯片(例如是低压氮化物半导体芯片与高压氮化物半导体芯片)。凹槽表面设有重配置线路层，且其具有多个部分分别与低压氮化物半导体芯片与高压氮化
物半导体芯片直接接触，从而具有良好的热耦接效果。并且，重配置线路层的一部分从高于低压氮化物半导体芯片的位置延伸到低压氮化物半导体芯片的一侧。重配置线路层的又一
部分从高于高压氮化物半导体芯片的位置延伸到高压氮化物半导体芯片的另一侧。通过上
述的配置，不同功能的氮化物半导体芯片可将其在运作期间中所产生的热传递至器件的不
同位置，故本发明实施例的半导体器件可具有良好的散热效果。

附图说明

[0007] 当结合附图阅读时，从以下具体实施方式能容易地理解本发明内容的各方面。应注意的是，各个特征可以不按比例绘制。实际上，为了便于论述，可任意增大或减小各种特征的尺寸。

[0008] 图1是根据本发明的一些实施例的半导体封装器件的横截面图；

[0009] 图2A为图1中低压氮化物半导体芯片的横截面图；

[0010] 图2B为图1中高压氮化物半导体芯片的横截面图；

[0011] 图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H描绘了用于制造半导体封装器件的方法的不同阶段图；以及

[0012] 图4是根据本发明的一些实施例的半导体封装器件的横截面图。

具体实施方式

[0013] 于全部的附图以及详细说明中，将使用相同的参考符号来表示相同或相似的部件。借由以下结合附图的详细描述，将可容易理解本发明内容的实施方式。

[0014] 于空间描述中，像是“上”、“下”、“上方”、“左侧”、“右侧”、“下方”、“顶部”、“底部”、“纵向”、“横向”、“一侧”、“较高”、“较低”、“较上”、“之上”、“之下”等的用语，是针对某个组件或是由组件所构成的群组的某个平面定义的，对于组件的定向可如其对应图所示。应当理解，这里使用的空间描述仅用于说明目的，并且在此所描述的结构于实务上的体现可以
是以任何方向或方式设置于空间中，对此的前提为，本发明内容的实施方式的优点不因如
此设置而偏离。

[0015] 此外，需注意的是，对于描绘为近似矩形的各种结构的实际形状，在实际器件中，其可能是弯曲的、具有圆形的边缘、或是具有一些不均匀的厚度等，这是由于器件的制造条件造成的。本发明内容中，使用直线以及直角绘示仅用于方便表示层体以及技术特征。

[0016] 于下面的描述中，半导体封装器件以及其制造方法等被列为优选实例。本领域技术人员将能理解到，可以在不脱离本发明的范围以及精神的情况下进行修改，包括添加以
及/或替换。特定细节可以省略，目的为避免使本发明模糊不清；然而，本发明内容是为了使本领域技术人员能够在不进行过度实验的情况下，实现本发明内容中的教示。

[0017] 在一般的半导体封装器件中，若要实现多种不同的功能，通常其内部会封装具有多种不同功能的半导体芯片。但因封装多芯片的因素，在半导体封装器件运作的过程中，这些半导体芯片产生的热也容易导致器件失效的问题。因此，如何实现高效率的散热便成了
待解决的问题之一。

[0018] 图1是根据本发明的一些实施例的半导体封装器件1A的横截面图。请参照图1，具体来说，半导体封装器件1A包括多个特性不同的半导体芯片LD、HD、载体衬底10、介电层12、重配置线路层14、封装材料30、传导接垫P1、P2、绝缘层40以及重配置线路层50。于以下段落中会详细介绍各组件与各组件之间的配置关系。

[0019] 为了在小体积内实现不同的功能，半导体封装器件1A内封装有多个不同功能的半导体芯片。故本发明实施例的半导体封装器件1A可应用于高集成的电子器件。于本实施例
中，半导体封装器件例如是封装有一对特性不同的半导体芯片的双芯片封装器件，芯片的
特性例如是操作电压范围，但不以此为限。两个半导体芯片例如分别是低压氮化物半导体
芯片LD与高压氮化物半导体芯片HD。于以下的段落中会先介绍两者架构。

[0020] 图2A是图1中的低压氮化物半导体芯片LD的横截面图。图2B为图1中高压氮化物半导体芯片HD的横截面图。

[0021] 请参照图2A，低压氮化物半导体芯片LD包括衬底1021、氮化物半导体层1022、氮化物半导体层1023、电极1024、1025、掺杂的氮化物半导体层1026和栅极1027。

[0022] 衬底1021可以是半导体衬底。衬底1021的示例性材料可包括，例如但不限于，硅(Si)、硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、p型掺杂硅、n型掺杂硅，蓝宝石、绝缘层上硅(silicon on insulator,SOI)或其他合适的衬底材料。在一些实施例中，衬底1021可包
括，例如但不限于，III族元素、IV族元素、V族元素或其组合(例如，III‑V族化合物)。在其他实施例中，衬底1021可包括，例如但不限于，一个或多个其他特征，例如，掺杂区、埋层、外延(epi)层或其组合。

[0023] 在一些实施例中，低压氮化物半导体芯片LD可包括缓冲层(未显示)。缓冲层(未示出)可设置在衬底1021上/上方/之上。缓冲层可设置在衬底1021和氮化物半导体层1022之
间。缓冲层可以配置为减少衬底1021与氮化物半导体层1022间的晶格和热失配，从而固化
因失配/差异导致的缺陷。缓冲层可以包括III‑V族化合物。III‑V族化合物可包括例如但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示例性材料可进一步包括，例如但不限于，氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铝铟镓(InAlGaN)或其组合。

[0024] 在一些实施例中，低压氮化物半导体芯片LD可进一步包括成核层(未显示)。成核层可以形成在衬底1021和缓冲层之间。成核层可以被配置为提供过渡以适应衬底1021和缓
冲层的III族氮化物层之间的失配/差异。成核层的示例性材料可以包括例如但不限于AlN
或其任何合金。

[0025] 氮化物半导体层1022设置在衬底1021上/上方/之上。氮化物半导体层1023设置在衬底1022上/上方/之上，InxAlyGa(1–x–y)N，其中x+y≤1，AlyGa(1–y)N，其中y≤1。氮化物半导体层1023的示例性材料可包括，例如但不限于，氮化物或III‑V族化合物，例如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铝铟镓(InxAlyGa(1‑x‑y)N)，其中x+y≤1，AlyGa(1–y)N，其中y≤1。

[0026] 可选择氮化物半导体层1022和1023的示例性材料，使得氮化物的半导体层1023的带隙(即，禁带宽度)大于氮化物半导体层1021的带隙，这导致其电子亲和力彼此不同并在
其间形成异质结。例如，当氮化物半导体层1022是带隙约为3.4eV的未掺杂氮化镓(GaN)层
时，氮化物半导体层1023可被选择为带隙约4.0eV的氮化铝镓(AlGaN)层。因此，氮化物半导体层1021和1023可分别用作沟道层(channel layer)和势垒层(barrier layer)。在沟道层
和势垒层之间的键合界面处产生三角形阱电势，使得电子在三角形阱中积聚，从而产生邻
近异质结的二维电子气(2DEG)区域。因此，低压氮化物半导体芯片LD可包括至少一个氮化
镓高电子迁移率晶体管(HEMT)。

[0027] 电极1024和1025设置在氮化物半导体层1023上/上方/之上。在一些实施例中，电极1025可以用作漏极(drain)，电极1024可以用作源极。在一些实施例中，电极1025可以用作源极，电极1024可以用作漏极。电极1024和1025的作用取决于器件设计。

[0028] 在一些实施例中，电极1024和1025可包括，例如但不限于，金属、合金、掺杂半导体材料(例如掺杂晶体硅)、化合物(例如硅化物和氮化物)、其他导体材料或其组合。电极1024和1025的示例性材料可包括，例如但不限于，钛(Ti)、铝硅(AlSi)、氮化钛(TiN)或其组合。电极1024和1025中的每一个可以是单层或具有相同或不同组成的多层。电极1024和1025与
氮化物半导体层1023形成欧姆接触。此外，欧姆接触可通过将钛(Ti)、铝(Al)或其他合适的材料施加到电极1024或1025来实现。

[0029] 在一些实施例中，每个电极1024和1025由至少一个共形层和导电填充物形成。共形层可以包裹导电填充物。共形层的示例性材料可包括，例如但不限于，钛(Ti)、铊(Ta)、氮化钛(TiN)、铝(Al)、金(Au)、铝硅(AlSi)、镍(Ni)、铂(Pt)或其组合。导电填料的示例性材料可包括，例如但不限于，铝硅(AlSi)、铝铜(AlCu)或其组合。

[0030] 掺杂的氮化物半导体层1026设置在氮化物半导体层1023上/上方/之上。栅极1027设置/堆叠在掺杂的氮化物半导体层1024上，栅极1027和2DEG区域可以用作低压氮化物半
导体芯片LD的部件。

[0031] 掺杂的氮化物半导体层1026的宽度大于栅极1027的宽度。在一些实施例中，掺杂的氮化物半导体层1026的宽度与栅极1027的宽度实质上相同。

[0032] 在图2A的示例性图示中，低压氮化物半导体芯片LD是增强型器件，当栅极1027处于近似零偏置时，低压氮化物半导体芯片LD处于常关状态。具体地说掺杂的氮化物半导体
层1026可以与氮化物半导体层1023形成至少一个p‑n结以耗尽2DEG区域，使得对应于对应
栅极1027下方的位置的2DEG区域的至少一个区块具有与2DEG区的剩余区块具有不同的特
性(例如不同的电子浓度)并且因此被阻挡。

[0033] 由于这种机制，低压氮化物半导体芯片LD具有常关(normally‑off)特性。换句话说，当没有电压施加到栅极1027或施加到栅极1027的电压小于阈值电压(即，在栅极1017下方形成反转层所需的最小电压)时，栅极1027下方的2DEG区域的区块持续被阻挡，因此没有电流流过此处。

[0034] 在一些实施例中，掺杂的氮化物半导体层1026可以省略，使得低压氮化物半导体芯片LD是耗尽型器件，这意味着低压氮化物半导体芯片LD在零栅源极电压下处于常开状
态。

[0035] 掺杂的氮化物半导体层1026可以是p型掺杂的III‑V族半导体层。掺杂的氮化物半导体层1026的示例性材料可包括，例如但不限于，p型掺杂的III‑V族氮化物半导体材料，例如，p型氮化镓(p‑GaN)、p型氮化铝镓(p‑AlGaN)、p型氮化铟(p‑InN)、p型氮化铝铟(p‑AlInN)、p型氮化铟镓(p‑InGaN)、p型氮化铝铟镓(p‑AlInGaN)或其组合。在一些实施例中，通过使用p型杂质(例如铍(Be)、锌(Zn)、镉(Cd)和镁(Mg))来实现p掺杂材料。在一些实施例中，氮化物半导体层1022包括未掺杂的氮化镓(GaN)，氮化物半导体层1023包括氮化铝镓
(AlGaN)，且掺杂的氮化物半导体层1027是p型氮化镓(p‑GaN)层，其可向上弯曲其下层的能带结构并耗尽2DEG区的对应区块，从而将低压氮化物半导体芯片LD置于关闭状态。

[0036] 栅极1027的示例性材料可以包括金属或金属化合物。栅极1027可以形成为单层或具有相同或不同组成的多层。金属或金属化合物的示例性材料可包括，例如但不限于，钨
(W)、金(Au)、铂(Pd)、钛(Ti)、铊(Ta)、钴(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化铊(TaN)、金属合金或其化合物或其他金属化合物。

[0037] 请参照图2B，高压氮化物半导体芯片HD包括衬底1221、氮化物半导体层1222、氮化物半导体层1223、电极1224、1225、掺杂的氮化物半导体层1226和栅极1227。

[0038] 电极1224和1225、栅极1227和2DEG区域可以用作高压氮化物半导体芯片HD的组件。高压氮化物半导体芯片HD的配置可以类似于低压氮化物半导体芯片LD的配置，于此不
在赘述，除了：电极1225和栅极1225之间的距离L2大于电极1025和栅极1027之间的距离L1。

[0039] 在一些实施例中，如图1所示的低压氮化物半导体芯片LD的主动表面AS1包含了如图2A中所示的氮化物半导体层1022、1023、电极1024、1025、掺杂的氮化物半导体层1026和栅极1027。类似的，如图1所示的高压氮化物半导体芯片HD的主动表面AS2包含了如图2B所
示的氮化物半导体层1222、氮化物半导体层1223、电极1224、1225、掺杂的氮化物半导体层
1226和栅极1227。在另一些实施例中，主动表面AS1、AS2可包含了模拟或数字电路，其被实现为主动器件、被动器件、导电层和在管芯内形成的电介质层，并根据芯片的电设计和功能电互连。例如，电路可包括一个或多个晶体管、二极管或形成在主动表面AS1、AS2内的其他电路组件，以实现模拟电路或数字电路。

[0040] 另一方面，如图1所示的低压氮化物半导体芯片LD的背面BS1例如是包含了如图2A中所示的衬底1021。如图1所示的高压氮化物半导体芯片HD的背面BS2例如是包含了如图2B
中所示的衬底1221。

[0041] 在一些实施例中，高压氮化物半导体芯片HD的电极1225和低压氮化物半导体芯片LD的电极1025可以是漏极，因此，距离L1或L2可以被称为漏极到栅极的边缘间距，其决定了低压氮化物半导体芯片LD的击穿电压或高压氮化物半导体芯片HD的击穿电压。由于高压氮
化物半导体芯片HD的距离L2大于低压氮化物半导体芯片LD的距离L1，高压氮化物半导体芯
片HD的击穿电压高于低压氮化物半导体芯片LD的击穿电压。由于上述配置，高压氮化物半
导体芯片HD可配置于高压应用，低压氮化物半导体芯片LD可配置于低压应用。因此，高压氮化物半导体芯片HD的操作电压可高于低压氮化物半导体芯片LD的操作电压。与低压氮化物
半导体芯片LD相比，高压氮化物半导体芯片HD由于其高工作电压而产生相对大量的热量。
因此，高压氮化物半导体芯片HD也可被称为高功率半导体芯片，低压氮化物半导体芯片LD
也可被称作低功率半导体芯片。低压氮化物半导体芯片LD的电压操作范围例如是落在约
15V至约200V的范围内。另一个半导体芯片HD例如是高压氮化物半导体芯片HD，高压氮化物半导体芯片HD的电压操作范围例如是大于约200V。具体来说，在一些实施例中，高压氮化物半导体芯片HD的电压操作范围例如是落在约200V至约650V的范围(中高压范围)内。在另一
些实施例中，高压氮化物半导体芯片HD的电压操作范围例如是大于约650V的范围(高压范
围)内。

[0042] 随着每单位体积晶体管密度和运行速度的增加，发热也会增加。过多的热量可能积聚在半导体封装器件中，导致半导体封装器件故障。此外，器件运作的热输出上升也会导致器件内封装材料的质量恶化，半导体封装器件的可靠度跟性能随着温度的增加而降低。
现有半导体封装器件的封装形式通常通过硅衬底或封装材料散热，散热效果差，无法满足
高散热的需求。因此，本领域需要改进的半导体器件封装。

[0043] 本发明的实施例中提出了一种新结构，以至少解决上述问题。

[0044] 载体衬底10具有中间部分102与侧面部分104。中间部分102连接侧面部分104且环绕中间部分102，且中间部分102的平均厚度小于侧面部分104的平均厚度。中间部分102具
有凹槽R，且凹槽R用于容置高压氮化物半导体芯片HD与低压氮化物半导体芯片LD。凹槽R的两内侧面分别面对高压氮化物半导体芯片HD与低压氮化物半导体芯片LD载体衬底10具有
相对的上、下表面US、DS，其中下表面DS的至少一部分界定出凹槽R。凹槽R例如是梯形凹槽。

[0045] 介电层12设于载体衬底10的下表面DS之下。介电层12完整地覆盖载体衬底10的下表面DS。介电层12与载体衬底10的下表面DS共型设置。介电层12的材料，可以但不限于，介电材料。举例来说，介电层12的材料可包括，例如但不限于氧化硅(SiOx)、氮化氧硅(SiON)、碳化硅(SiC)、氮化硼硅(SiBN)、氮化碳硼硅(SiCBN)、氧化物、氮化物、等离子体增强氧化物(plasma enhanced oxide(PEOX))或其组合，本发明并不以此为限。

[0046] 重配置线路层14设置于载体衬底10具有凹槽R的下侧。重配置线路层14设置于介电层12之下。重配置线路层14与介电层12接触。介电层12位于载体衬底10与重配置线路层
14之间，且重配置线路层14通过介电层12与载体衬底10隔离。重配置线路层14包括彼此分
离的部分142以及部分144。在一些实施例中，重配置线路层14的材料例如是包括导电材料，如金属或合金。由于重配置线路层14的材料例如是具有高热传导系数的材料，故其亦或可
被视为热传导层。

[0047] 低压氮化物半导体芯片LD具有彼此相对的主动表面AS1与背面BS1以及连接两者的侧表面SS1，其中主动表面AS1背离重配置线路层14的部分142，背面BS1朝向重配置线路
层14的部分142。低压氮化物半导体芯片LD通过其背面BS1与重配置线路层14的部分142直
接接触，并与其热耦接。重配置线路层14的部分142由高于背面BS1的位置沿着凹槽R表面延伸至低压氮化物半导体芯片LD的一侧(例如是左侧)。重配置线路层14的部分142由低压氮
化物半导体芯片LD的上方沿着凹陷R表面横跨低压氮化物半导体芯片LD的厚度，并沿着背
离对应的低压氮化物半导体芯片LD的方向延伸。重配置线路层14的部分142由高于背面BS1
的高度沿着凹槽R表面延伸至实质上等于主动表面AS1的高度。

[0048] 类似地，高压氮化物半导体芯片HD具有彼此相对的主动表面AS2与背面BS2以及连接两者的侧表面SS2，其中主动表面AS2背离重配置线路层14的部分144，背面BS2朝向重配
置线路层14的部分144。高压氮化物半导体芯片HD通过其背面BS2与重配置线路层14的部分
144直接接触，并与其热耦接。重配置线路层14的部分144由高于背面BS2的位置沿着凹槽R
表面延伸至高压氮化物半导体芯片HD的一侧(例如是右侧)。重配置线路层14的部分144由
高压氮化物半导体芯片HD的上方沿着凹陷R表面横跨高压氮化物半导体芯片HD的厚度，并
沿着背离对应的高压氮化物半导体芯片HD的方向延伸。重配置线路层14的部分144由高于
背面BS2的高度沿着凹槽R表面延伸至实质上等于主动表面AS2的高度。

[0049] 封装材料30填入凹槽R内以将高压氮化物半导体芯片HD及低压氮化物半导体芯片LD封装。封装材料30的一部分位于此二氮化物半导体芯片HD、LD之间，以使此二者隔开。封装材料30包覆低压氮化物半导体芯片LD的侧表面SS1与其主动表面AS1、高压氮化物半导体
芯片HD的侧表面SS2与其主动表面AS2，以及介电层12的下表面。封装材料30的至少一部分
延伸入重配置线路层14的两个分离的部分142、144之间，以将此二部分142、144隔开。在一些实施例中，封装材料30例如是聚酰亚胺(Polyimide,PI)或其他合适的封装材料，本发明
并不以此为限。

[0050] 多个传导接垫P1中的一部分贯穿封装材料30，以与低压氮化物半导体芯片LD主动表面AS1上的电极垫接触。传导接垫P1中的另一部分贯穿封装材料30，以与高压氮化物半导体芯片LD主动表面AS2上的电极垫接触。半导体封装器件1A可通过这些传导接垫P1与外部
的电子器件连接，并将低压氮化物半导体芯片LD、高压氮化物半导体芯片HD内部的电气讯
号通过这些传导接垫P1传递至外部的电子器件，反之亦然。在半导体封装器件1A的运作期
间内，低压氮化物半导体芯片LD、高压氮化物半导体芯片HD所产生的热也可通过传导接垫
P1传递至外界。

[0051] 多个传导接垫P2中的一部分贯穿封装材料30以与重配置线路层14的一部分142接触。多个传导接垫P2中的一部分贯穿封装材料30以与重配置线路层14的一部分144接触。

[0052] 在上述的实施例中，半导体芯片HD、LD例如是以氮化物半导体器件为主的高压氮化物半导体芯片HD以及低压氮化物半导体芯片LD，其主要透过主动表面AS1、AS2来传递电
子讯号，因此低压氮化物半导体芯片LD与高压氮化物半导体芯片HD可透过其背面BS1、BS2
将热通过重配置线路层14以及多个传导接垫P2传递至外界。故在此情况下重配置线路层14
主要是作为散热层或热传递层。

[0053] 于其他的实施例中，半导体芯片可以是垂直型的半导体芯片，其中所谓的垂直型半导体器件意思是芯片内的电讯号可在垂直方向上传递。换言之，半导体芯片相对的主动
表面与背面皆可传递电气讯号。半导体芯片除了可通过重配置线路层14以及多个传导接垫
P2散热之外，还可以将电讯号通过重配置线路层14以及多个传导接垫P2传递至外界，而使
半导体封装器件电路设计更具有弹性。在这些实施例中，半导体芯片可以是垂直型的硅基
金属氧化物半导体场效晶体管(Silicon‑based metal‑oxide‑semiconductor field‑
effect transistor,si MOSFET)，但不以此为限制。

[0054] 绝缘层40设置于载体衬底10的上表面US。载体衬底10的中间部分102具有多个通孔，其中一部分的通孔位于低压氮化物半导体芯片LD的正上方，而另一部分的通孔位于高
压氮化物半导体芯片HD的正上方。绝缘层40的至少一部分延伸入中间部分102的这些通孔
并覆盖这些通孔的侧壁。绝缘层40的材料例如是绝缘材料，其例如是氧化硅(SiOx)或氮化
硅(SiNx)，本发明并不以此为限。

[0055] 另一重配置线路层50设置于载体衬底10的上表面US上/上方/之上。重配置线路层50设置于载体衬底10的上侧。重配置线路层50与绝缘层40接触。绝缘层40位于载体衬底10
与重配置线路层50之间。重配置线路层50的至少一部分与绝缘层40的至少一部分共同延伸
入/贯穿中间部分102的这些通孔，以与介电层12接触。介电层12位于重配置线路层40、50之间。重配置线路层50与高压氮化物半导体芯片HD、低压氮化物半导体芯片LD重叠。重配置线路层50可通过介电层12与低压氮化物半导体芯片LD以及高压氮化物半导体芯片HD热耦接。
在一些实施例中，重配置线路层50的材料例如是包括导电材料，如金属或合金。由于重配置线路层50的材料例如是具有高热传导系数的材料，故其亦或可被视为热传导层。

[0056] 承上所述，在本发明实施例的半导体封装器件1A的操作期间中，低压氮化物半导体芯片LD所产的热可通过其背面BS经由重配置线路层14的部分142散热至半导体封装器件
1A的一侧(左侧)。高压氮化物半导体芯片HD所产的热可通过其背面BS经由重配置线路层14
的部分144散热至半导体封装器件1A的一侧(右侧)。通过上述的配置，两氮化物半导体芯片LD、HD可分别散热至半导体封装器件1A的相对两侧，而并非散热于同一处，故半导体封装器件1A可具有良好的散热效果。

[0057] 另一方面，高压氮化物半导体芯片HD、低压氮化物半导体芯片LD除了通过向相对两侧的重配置线路层40散热之外，亦可以通过位于其上方的重配置线路层50将一部分的热
散热至半导体封装器件1A的上方。因此，整个半导体封装器件1A的散热能力可以进一步地
被提升。

[0058] 图3A、图3B、图3C、图3D、图3E、图3F、图3G与图3H中示出了用于制造半导体封装器件1A的方法的不同阶段图，如下所述。在下文中，沉积技术例如可包括但不限于原子层沉积(atomic layer deposition,ALD)、物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、金属有机CVD(metal organic CVD,
MOCVD)、等离子体CVD(plasma enhanced CVD,PECVD)、低压CVD(low‑pressure CVD,
LPCVD)、等离子体辅助气相沉积(plasma‑assisted vapor deposition)、外延生长
(epitaxial growth)或其他合适工艺。

[0059] 请参照图3A，提供中间衬底1。

[0060] 请参照图3B，蚀刻/移除至少一部分的中间衬底1，以形成具有凹陷R的载体衬底10，其中凹陷R的形状例如是梯形凹陷。采用梯形凹陷的优势是可以有效地增加深度外，亦可避免后续于其上方沉积材料层步骤的难度。

[0061] 请参照图3C，形成介电层20于载体衬底10中形成具有凹陷R的表面S。

[0062] 请参照图3D，形成重分配线路层14于凹陷R内，其中重分配线路层14形成于介电层20上/上方/之上。放置高压氮化物半导体芯片HD及低压氮化物半导体芯片LD于凹陷R内，以使高压氮化物半导体芯片HD及低压氮化物半导体芯片LD的背面BS1、BS2与重配置线路层14
接触。重配置线路层14的一部分142被形成由低于高压氮化物半导体芯片HD背面BS1的位置
沿着凹槽R的表面延伸至低压氮化物半导体芯片LD的一侧。另一方面，重配置线路层14的一部分144被形成由低于高压氮化物半导体芯片HD背面BS2的位置沿着凹槽R的表面延伸至高
压氮化物半导体芯片HD的一侧。

[0063] 请参照图3E，将封装材料30填入于凹陷R中，以将高压氮化物半导体芯片HD及低压氮化物半导体芯片LD封装。并且，蚀刻封装材料30的一部分，以暴露出低压氮化物半导体芯片LD及高压氮化物半导体芯片HD的位于其主动表面AS1、AS2的电极垫。

[0064] 请参照图3F，形成多个传导接垫P1以及多个传导接垫P2。多个传导接垫P1被形成以贯穿封装材料30。这些传导接垫P1中的一部分与高压氮化物半导体芯片HD的主动表面
AS1上的电极垫接触，且这些传导接垫P1中的另一部分与低压氮化物半导体芯片LD的主动
表面AS2上的电极垫接触。另一方面，多个传导接垫P2被形成以贯穿封装材料30，其中多个传导接垫分别贯穿封装材料30以与重配置线路层的不同部分142、144接触。

[0065] 请参照图3G，倒置图3F的既成结构。移除载体衬底10的一部分，以于其中形成多个通孔而暴露出介电层12。形成绝缘层40以覆盖载体衬底10的另一表面S2以及通孔内的侧壁，其中绝缘层40暴露出在通孔内的介电层12的局部表面。

[0066] 请参照图3H，形成另一重配置线路层50于重配置线路层14上并通过载体衬底10的通孔贯穿载体衬底10，以使重配置线路层50与介电层12接触。至此，半导体封装器件1A大致上已制造完成。

[0067] 图4是根据本发明的一些实施例的半导体封装器件1B的横截面图。请参照图4，图4的半导体封装器件1B大致上类似于图1的半导体封装器件1A，其主要差异在于：重配置线路层14B的部分142B由高于低压氮化物半导体芯片LD的背面BS1的高度沿着凹槽R的表面延伸
至低于低压氮化物半导体芯片LD的AS1主动表面的高度。重配置线路层14B的部分142B由高
于高压氮化物半导体芯片HD的背面BS2的高度沿着凹槽R的表面延伸至低于高压氮化物半
导体芯片HD的主动表面AS2的高度。通过此配置可以满足特定的器件需求。

[0068] 综上所述，在本发明的实施例的半导体封装器件中，载体衬底的下侧设有凹槽以及重配置线路层。多个具有不同特性的半导体晶粒设于载体衬底的下侧的凹槽内，且透过
其背面与重配置线路层直接接触，而实现良好的热耦接。另一方面，载体衬底的上侧亦设有另一重配置线路层，而这些半导体晶粒亦与位于上侧的重配置线路层热耦接。故，半导体封装器件的散热能力佳。

[0069] 本发明的以上描述是为了达到说明以及描述目的而提供。本发明并非意图全面性地或是将本发明限制成上所公开的精确形式。意图详尽无遗或仅限于所公开的精确形式。
对于本领域技术人员来说，显着地，可存在许多修改以及变化。

[0070] 以上实施方式是经挑选并配上相应描述，以为了尽可能地解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解到，本发明的各种实施方式以及适合于
预期特定用途的各式修改。

[0071] 如本文所用且未另行定义的术语，像是“实质上地”、“实质的”、“近似地”以及“约”，其为用于描述以及解释小的变化。当与事件或状况一起使用时，术语可以包括事件或状况有精确发生的示例，以及事件或状况近似发生的示例。例如，当与数值一起使用时，术语可以包含小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％，小于
或等于±0.1％，或小于或等于±0.05％。对于术语“实质共面”，其可指在数微米(μm)内沿同一平面定位的两个表面，例如在40微米(μm)内、在30μm内、在20μm内、在10μm内，或1μm内沿着同一平面定位。

[0072] 如本文所使用的，除非上下文另有明确规定，否则单数术语“单个”、“一个”以及“所述单个”可包括复数参考词。在一些实施方式的描述中，所提供的在另一组件“上方”或“上面”的组件可以包括的状况有，前一组件直接在后一组件上(例如，与后一组件有物理接触)的状况，以及一个或多个中介组件位于前一组件以及后一组件之间的状况。虽然已经参考本发明内容的具体实施方式来描述以及说明本发明内容，但是这些描述以及说明并不受到限制。本领域技术人员应当理解，在不脱离所附权利要求所定义的本发明内容的真实精
神以及范围的情况下，可以进行各种修改以及替换为等效物。附图并非一定是按比例绘制
而成的。由于制造工艺以及公差的因素，本发明内容中所呈现的工艺与实际装置之间可能
存在区别。本发明内容的其他实施方式可能没有具体说明。说明书以及附图应当视为是说
明性的，而不是限制性的。可作出修改以使特定情况、材料、物质组成、方法或工艺能够适应本发明内容的目的、精神以及范围。所有这些修改都会落在本文所附权利要求的范围内。虽然本文所揭露的方法是通过参照特定顺序执行特定操作来描述的，但是应当理解，可以进
行组合、子划分或重新排序这些操作，以形成等效的方法，并且此并不会脱离本发明的教
示。因此，除非在此有特别指出，否则，此些操作的顺序以及分组是不受限制的。