半导体结构和半导体结构的制备方法

摘要

本发明提供了一种半导体结构和半导体结构的制备方法，涉及半导体技术领域，该半导体结构包括衬底、半导体外延层、场氧化层、阳极层和钝化层，阳极层被配置为从有源区上延伸设置在部分场氧化层上，阳极层的侧壁与顶壁之间通过一弧形的连接面连接，钝化层覆盖在阳极层的侧壁上并延伸覆盖至连接面上。通过将阳极层的侧壁上部拐角处设置成圆弧状，能够使得阳极层的侧壁与顶壁之间能够平滑过渡，避免了倾斜角度的急剧变化，从而避免了钝化层在侧壁上拐角处产生应力集中现象。本发明提供的半导体结构，其能够减小由于金属层陡直造成的拐角应力集中造成的裂痕问题，提升器件的抗湿气能力，并优化钝化层的爬坡问题，提升钝化层的成型质量。

权利要求

1.一种半导体结构，其特征在于，包括：

衬底；

设置在所述衬底上的半导体外延层；

设置于所述半导体外延层中的有源区和终端区；

设置在所述半导体外延层上的场氧化层，所述场氧化层被配置为从所述有源区边缘向所述终端区延伸；

被配置为从所述有源区上延伸设置在部分所述场氧化层上的阳极层；所述阳极层包括：背离所述有源区的顶壁，以及面向所述场氧化层且与所述场氧化层相接的侧壁；所述阳极层的侧壁与所述阳极层的顶壁之间通过一连接面连接，所述连接面为弧形，以使所述阳极层的侧壁与顶壁之间能够平滑过渡；

以及，被配置为覆盖在所述场氧化层和延伸覆盖在所述连接面上的钝化层；

其中，所述阳极层的侧壁呈斜面状，并向所述有源区倾斜，且所述阳极层的侧壁与所述场氧化层的表面之间的夹角在30°‑60°之间。

2.根据权利要求1所述的半导体结构，其特征在于，所述场氧化层包括：面向所述有源区的侧面和背离所述终端区的顶面，所述场氧化层的顶面平行于所述终端区的表面，所述场氧化层的侧面向所述终端区倾斜。

3.根据权利要求2所述的半导体结构，其特征在于，所述阳极层覆盖在所述场氧化层的顶面。

4.根据权利要求2所述的半导体结构，其特征在于，所述阳极层被配置为从所述有源区延伸设置在所述场氧化层的顶面上且在第一方向延伸长度为0‑50μm，所述第一方向为所述有源区到所述终端区的布置方向。

5.根据权利要求2所述的半导体结构，其特征在于，所述场氧化层的侧面与所述终端区的表面之间的夹角在30°‑60°之间。

6.根据权利要求1所述的半导体结构，其特征在于，所述阳极层的顶壁上设置有一凹部，所述凹部边缘与所述阳极层的侧壁通过接合处连接，所述接合处的一段为所述连接面。

7.根据权利要求6所述的半导体结构，其特征在于，所述接合处为所述连接面。

8.根据权利要求6所述的半导体结构，其特征在于，所述接合处为所述连接面与部分所述顶壁，所述钝化层覆盖在所述阳极层的侧壁上，并延伸覆盖至所述接合处上。

9.根据权利要求8所述的半导体结构，其特征在于，所述钝化层覆盖所述接合处的长度为2μm‑100μm之间。

10.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括保护层，所述保护层被配置为覆盖全部所述钝化层并延伸覆盖所述阳极层的部分顶壁上。

11.一种半导体结构的制备方法，其特征在于，所述制备方法包括：提供一基底结构，所述基底结构包括衬底，设置在衬底上的半导体外延层，设置于所述半导体外延层中的有源区和终端区，设置在所述半导体外延层上的场氧化层，所述场氧化层被配置为从所述有源区边缘向所述终端区延伸；

在所述有源区和所述场氧化层上形成阳极层，所述阳极层被配置为从所述有源区上延伸设置在部分所述场氧化层上；所述阳极层包括：背离所述有源区的顶壁，以及面向所述场氧化层且与所述场氧化层相接的侧壁；所述阳极层的侧壁与所述阳极层的顶壁之间通过一连接面连接，所述连接面为弧形，以使所述阳极层的侧壁与顶壁之间能够平滑过渡；

在所述场氧化层和所述阳极层上形成钝化层，所述钝化层被配置为覆盖在所述场氧化层和延伸覆盖在所述连接面上；

其中，所述阳极层的侧壁呈斜面状，并向所述有源区倾斜，且所述阳极层的侧壁与所述场氧化层的表面之间的夹角在30°‑60°之间。

12.根据权利要求11所述的半导体结构的制备方法，其特征在于，提供一基底结构的步骤，包括：在所述衬底上形成半导体外延层；

在所述半导体外延层中注入形成有源区和终端区，所述有源区和所述终端区从所述半导体外延层内向背离所述衬底的表面延伸；

在所述半导体外延层上形成场氧化层；

刻蚀所述场氧化层以形成外露所述有源区的第一窗口。

13.根据权利要求12所述的半导体结构的制备方法，其特征在于，刻蚀所述场氧化层以形成外露所述有源区的第一窗口的步骤，包括：通过湿法腐蚀工艺以偏移所述终端区30°‑60°的腐蚀角度对所述有源区上的所述场氧化层形成刻蚀，以形成由与所述终端区的表面呈30°‑60°的场氧化层的侧面围合而成的外露所述有源区的所述第一窗口。

14.根据权利要求11所述的半导体结构的制备方法，其特征在于，在所述有源区和所述场氧化层上形成阳极层的步骤，包括：在所述有源区和所述场氧化层上形成具有凹部的所述阳极层，所述凹部被配置在所述阳极层的顶壁上，所述凹部边缘与所述阳极层的侧壁通过接合处连接，所述接合处的一段为所述连接面。

15.根据权利要求11所述的半导体结构的制备方法，其特征在于，在所述有源区和所述场氧化层上形成阳极层的步骤，包括：在所述场氧化层和所述半导体外延层上形成金属层；

在所述金属层上涂布光阻材料；

向所述有源区倾斜预设角度曝光并显影所述光阻材料，以形成光阻层，所述光阻层向所述有源区倾斜所述预设角度；

干法刻蚀所述金属层，以形成所述阳极层。

16.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述预设角度为30°‑

60°之间。

17.根据权利要求15或16所述的半导体结构的制备方法，其特征在于，在干法刻蚀所述金属层，以形成所述阳极层的步骤，包括：沿着光阻层的边缘刻蚀，以形成与所述场氧化层的表面之间的夹角在30°‑60°之间的所述阳极层的侧壁。

18.根据权利要求15或16所述的半导体结构的制备方法，其特征在于，在干法刻蚀所述金属层，以形成所述阳极层的步骤，包括：沿着所述光阻层的边缘刻蚀，以形成从所述有源区延伸设置在所述场氧化层的顶面在第一方向的延伸长度为0‑50μm的所述阳极层，所述第一方向为所述有源区到所述终端区的布置方向。

19.根据权利要求11所述的半导体结构的制备方法，其特征在于，在所述场氧化层以及部分所述阳极层上覆盖所述连接面的步骤，包括：在所述场氧化层以及所述阳极层上沉积高阻材料层；

刻蚀所述高阻材料层，以形成覆盖在所述阳极层的侧壁上，并延伸覆盖至所述连接面的所述钝化层。

说明书

半导体结构和半导体结构的制备方法

技术领域

[0001] 本发明涉及半导体技术领域，具体而言，涉及一种半导体结构和半导体结构的制备方法。

背景技术

[0002] 碳化硅作为重要的第三代半导体材料具有高禁带宽度、高临界击穿电场、高热导率等优势。因此碳化硅功率器件相比于传统的硅基功率器件具有击穿电压更高，开关速度更快，工作温度更高等优势。随着碳化硅二极管技术越来越成熟，应用市场领域也越来越广泛，包括光伏逆变器，车载充电器到通信电源等方面。

[0003] 不同的应用领域对器件的可靠性要求不同，例如在沿海地区，高温，高盐，高湿的区域对器件的H3TRB有特殊要求，相比于传统的硅基AEC‑Q101标准会更加严格，需要按照80%的额定电压考核。

[0004] 目前功率器件会选择通过氧化硅氮化硅叠层结构或者氮氧化硅钝化层来防止湿气的侵蚀。但是由于器件在实际工作中经常处于高低温循环的过程，例如CN113451416A所公开的，钝化层或材料层在金属拐角处容易产生应力集中现象，会导致裂痕，湿气在高电场的作用下会加速从裂痕出进入，从而导致器件的失效。

发明内容

[0005] 本发明的目的包括，例如，提供了一种半导体结构和半导体结构的制备方法，其能够减小由于金属层拐角应力集中造成的裂痕问题，提升器件的抗湿气能力。

[0006] 本发明的实施例可以这样实现：

[0007] 第一方面，本发明提供一种半导体结构，包括：

[0008] 衬底；

[0009] 设置在所述衬底上的半导体外延层；

[0010] 设置于所述半导体外延层中的有源区和终端区；

[0011] 设置在所述半导体外延层上的场氧化层，所述场氧化层被配置为从所述有源区边缘向所述终端区延伸；

[0012] 被配置为从所述有源区上延伸设置在部分所述场氧化层上的阳极层；所述阳极层包括：背离所述有源区的顶壁，以及面向所述场氧化层且与所述场氧化层相接的侧壁；所述阳极层的侧壁与所述阳极层的顶壁之间通过一连接面连接，所述连接面为弧形；

[0013] 以及，被配置为覆盖在所述场氧化层和延伸覆盖在所述连接面上的钝化层。

[0014] 第二方面，本发明提供了一种半导体结构的制备方法，用于制备前述的半导体结构，所述制备方法包括：

[0015] 提供一基底结构，所述基底结构包括衬底，设置在衬底上的半导体外延层，设置于所述半导体外延层中的有源区和终端区，设置在所述半导体外延层上的场氧化层，所述场氧化层被配置为从所述有源区边缘向所述终端区延伸；

[0016] 在所述有源区和所述场氧化层上形成阳极层，所述阳极层被配置为从所述有源区上延伸设置在部分所述场氧化层上；所述阳极层包括：背离所述有源区的顶壁，以及面向所述场氧化层且与所述场氧化层相接的侧壁；所述阳极层的侧壁与所述阳极层的顶壁之间通过一连接面连接，所述连接面为弧形；

[0017] 在所述场氧化层和所述阳极层上形成钝化层，所述钝化层被配置为覆盖在所述场氧化层和延伸覆盖在所述连接面上。

[0018] 本发明实施例的有益效果包括，例如：

[0019] 本发明实施例提供的半导体结构及其制备方法，通过将阳极层的侧壁上部拐角处，即侧壁与顶壁的接合处设置成圆弧状，能够使得阳极层的侧壁与顶壁之间能够平滑过渡，避免了倾斜角度的急剧变化，从而避免了钝化层在侧壁上拐角处产生应力集中现象。并且侧壁与顶壁之间平滑过渡，在沉积钝化层时有利于钝化层向上延伸，很好地解决了钝化层的爬坡问题，使得钝化层的成型质量更好，极大地提升了器件的可靠性。相较于现有技术，本发明提供的半导体结构，其能够减小由于阳极层陡直造成的拐角应力集中造成的裂痕问题，提升器件的抗湿气能力，并优化钝化层的爬坡问题，提升钝化层的成型质量。

附图说明

[0020] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

[0021] 图1为本发明实施例提供的半导体结构的示意图；

[0022] 图2和图3为本发明一些实施例中的半导体结构的示意图；

[0023] 图4为本发明一些实施例中SBD型半导体结构的示意图；

[0024] 图5至图12为本发明实施例提供的半导体结构的制备方法的工艺流程图。

[0025] 图标：100‑半导体结构；110‑衬底；120‑半导体外延层；121‑有源区；123‑终端区；130‑场氧化层；131‑第一窗口；140‑阳极层；141‑凸起部；141a‑凹部；142‑顶壁；143‑侧壁；
144‑连接面；145‑金属层；146‑接合处；147‑光阻层；150‑钝化层；160‑保护层；161‑第二窗口。

具体实施方式

[0026] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

[0027] 因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0028] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

[0029] 在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

[0030] 此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

[0031] 本发明提供了一种新型的半导体结构及其制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

[0032] 参见图1或图2，本实施例提供了一种半导体结构100，其能够通过优化光刻和干法刻蚀的条件，来使得阳极层140上下拐角处更加平缓，减小由于阳极层140陡直造成的拐角应力集中造成的裂痕问题，提升器件的抗湿气能力。并且能够规范钝化层150的覆盖范围，减轻热膨胀导致的裂痕，进一步提升器件的抗湿气能力。

[0033] 本实施例提供了一种半导体结构100，包括衬底110、半导体外延层120、场氧化层130、阳极层140和钝化层150，半导体外延层120设置在衬底110上，且半导体外延层120中设置有有源区121和终端区123，有源区121和终端区123从半导体外延层120内向背离衬底110的表面延伸，场氧化层130设置在半导体外延层120上，且场氧化层130被配置为从有源区
121边缘向终端区123延伸；阳极层140被配置为从有源区121上延伸设置在部分场氧化层
130上，即阳极层140设置在场氧化层130上，阳极层140包括：背离有源区121的顶壁142以及面向场氧化层130且与场氧化层130相接的侧壁143，阳极层140的侧壁143与阳极层140的顶壁142之间通过一连接面144连接，该连接面144为弧形，钝化层150被配置为在场氧化层130和延伸覆盖在连接面144上。

[0034] 需要说明的是，由于器件在实际工作中经常处于高低温循环的过程，而钝化层、阳极层和保护层之间由于热膨胀系数的不一致，导致剪切力过大造成钝化层的断裂，特别是阳极层的拐角处的钝化层更容易集中应力而产生断裂，同时湿气在高电场的作用下会加速从裂痕处进入到器件内，从而导致器件失效。

[0035] 本公开实施例，通过将阳极层的侧壁与顶壁142之间的弧形的连接面144，可以使得阳极层的侧壁与顶壁142之间能够平滑过渡，减少了因阳极层的侧壁与顶壁142之间的角度的急剧变化而引起此位置处上方的钝化层的应力集中现象，从而减少湿气进入到器件内导致器件失效的现象。并且由于侧壁与顶壁142之间的平滑过渡，在沉积钝化层时有利于钝化层向上延伸，有利于解决阳极层上方的钝化层的爬坡问题，使得钝化层的成型质量更好，提升了器件的可靠性。故，本实施例，不仅能减少阳极层上的钝化层的应力集中造成的裂痕问题，提升器件的抗湿气能力，而且还优化了钝化层的爬坡问题，提升钝化层的成型质量，提升了器件的可靠性。

[0036] 此外，相比现有技术中的功率器件通过氧化硅和/或氮化硅叠层结构或者氮氧化硅钝化层来防止湿气的侵蚀而言，由于本公开实施例只是改变了阳极层的拐角结构，不需要通过增加缓冲材料层等方式，因此，本公开实施例在同样减少钝化层的应力集中的情况下还可以减少器件的层间结构，减少器件的封装高度，如此，更有利于器件的小型化设计。

[0037] 在一些实施例中，如图3所示，阳极层140的顶壁142上设置有一凹部141a，该凹部141a边缘与阳极层的侧壁143通过接合处146连接，该接合处146的一段为连接面144。

[0038] 需要补充的是，场氧化层130设置在半导体外延层120上，并形成有外露有源区121的第一窗口131。

[0039] 示例性地，阳极层140上与第一窗口131的边缘对应处形成有凸起部141，两侧凸起部141之间即形成了该凹部141a，阳极层140的侧壁143由凸起部141延伸至场氧化层130，且凸起部141的表面与阳极层140的侧壁143的接合之处即为上述的接合处146，钝化层150覆盖在侧壁143上，并延伸覆盖至凸起部141。

[0040] 在一些实施例中，请再参阅图1或图4，凹部141a边缘与阳极层140的侧壁143通过接合处146连接，该接合处146可以为呈弧面的连接面144。

[0041] 需要补充的是，在另一些实施例中，接合处146的一段为连接面144，另一段则为阳极层140的顶壁142的一部分；也就是说，阳极层140的顶壁142包括：凹部141a以及接合处146中除去连接面144之外的剩余一段。

[0042] 在另一些实施例中，请再参阅图1、图3、或图4，钝化层150覆盖在阳极层140的侧壁143上，并延伸覆盖至接合处146。

[0043] 在另一些实施例中，请再参阅图1或图3，钝化层150覆盖在接合处的长度在2μm‑100μm之间。即钝化层150在阳极层140的接合处146上的接合宽度范围在2μm‑100μm之间，此处钝化层150覆盖在阳极层140的接合处146的接合宽度，指的是钝化层150与阳极层140的接合处的表面宽度，即阳极层140上用于沉积钝化层150的部分表面的宽度，并通过对接合宽度限定该接合宽度。当然，接合宽度也可以理解为钝化层150从连接面144与侧壁143的连接处开始延伸到接合处与顶壁142之间的连接处的延伸长度。

[0044] 示例地，钝化层150覆盖在阳极层140的接合处146上的接合宽度为50μm。

[0045] 上述实施例中，通过设置钝化层150覆盖延伸至阳极层140接合处，且设定一定的覆盖接合宽度，能够减少钝化层150的覆盖范围过广，进而减缓了热膨胀系数不一致导致剪切力过大造成钝化层150有裂痕的问题。

[0046] 需要说明的是，本实施例中的凸起部141设置在阳极层140的顶壁142的边缘，并且阳极层140的顶壁142和侧壁143通过接合处连接，该接合处可以整体呈弧形，即如图1所示，连接面144呈弧形并直接连接至顶壁142和侧壁143。在另一些实施例中，如图3所示，接合处146也可以包括连接面144和过渡面，连接面144呈弧形，而过渡面呈平面形状，即钝化层150可以经过圆弧过渡后可以通过过渡面平缓一下，这里的过渡面即为接合处146中除去连接面144之外的剩余一段，或者说为阳极层140的顶壁142的一部分。

[0047] 这里，阳极层140的顶壁142具有凹部141a，从而使得阳极层140具有上拐角和下拐角，且因凹部141a边缘与阳极层的侧壁143连接的接合处146的一段为弧形的连接面144，从而使得阳极层140的上拐角和下拐角处均处于平缓过渡状态，即阳极层140的侧壁143与顶壁142之间圆弧过渡。从而使得钝化层150在平滑的拐角处不易产生裂痕问题，提升了器件的抗湿气能力，且平滑的拐角也有利于钝化层150的爬坡问题，提升钝化层150的成型质量。

[0048] 此外，钝化层150延伸覆盖至凸起部141的顶端，并与第一窗口131的边缘对应。具体地，钝化层150由场氧化层130向着阳极层140的侧壁143延伸，并继续向上爬升至凸起部141的顶端，能够起到良好的钝化效果，并且不会影响阳极层140的外部电连接，同时能够使得钝化层150完全覆盖阳极层140的侧壁143和上下拐角处。其中，钝化层150可以是氧化硅和氮化硅的双层介质，也可以是氮氧化硅介质，钝化层150的厚度范围在8000A‑15000A之间。当然，此处钝化层150的材料和厚度仅仅是举例说明，并不起到任何限定作用。

[0049] 在另一些实施例中，如图2所示，阳极层140的顶壁142也可以呈平面状，具体地，阳极层140位于有源区121上方的部分为平面状结构。

[0050] 在一些实施例中，请再参阅图1或图2，阳极层140的侧壁向有源区121倾斜，即阳极层140的侧壁143呈斜面状，并延伸至场氧化层130，且阳极层140的侧壁143与场氧化层130的表面之间的夹角在30°‑60°之间。

[0051] 本实施例中，通过优化光刻和干法刻蚀的条件，使得侧壁143与场氧化层130的表面之间的夹角在30°‑60°之间。由于阳极层140的侧壁143向有源区121倾斜，且与场氧化层130之间的夹角在示例性地30°‑60°之间，从而使得钝化层150能够更好地顺着阳极层140的侧壁143爬坡生长，进一步优化了钝化层150的成型，优化了器件的可靠性。

[0052] 示例性地，侧壁143与场氧化层130之间的夹角可以是45°。

[0053] 值得注意的是，侧壁143与场氧化层130的表面之间的夹角，指的是侧壁143与场氧化层130的上侧表面之间所夹的锐角，即侧壁143的倾角。

[0054] 需要说明的是，本实施例中的半导体结构100，其主要指的是碳化硅二极管结构，即本发明提供了一种高可靠性碳化硅二极管芯片结构，通过优化光刻胶的角度后的金属蚀刻方式，将正面金属的上拐角做成圆弧状，下拐角控制在30°到60°之间，平缓了钝化层的爬坡角度，很好的解决了钝化层150的爬坡问题，极大提升了器件的可靠性能力。

[0055] 在一些实施例中，请再参阅图1或图2，衬底110和半导体外延层120均可以是碳化3
硅，其中衬底110晶型为4H‑SiC，厚度范围250μm ‑350μm，掺杂浓度为1E19 ‑ 5E20/cm。碳
3
化硅外延厚度为5μm – 40μm，浓度范围为5E15 ‑5E16/cm。

[0056] 需要说明的是，衬底110也可以是硅(Si)、蓝宝石(Saphhire)等材料，其中衬底110用于异质外延生长形成半导体外延层120。衬底110的沉积方法可以包括CVD（Chemical Vapor Deposition，化学气相沉积）、VPE（Vapour Phase Epitaxy，气相外延）、MOCVD（Metal‑organic Chemical Vapor Deposition，金属有机化合物化学气相沉积）、LPCVD（Low Pressure Chemical Vapor Deposition，低压力化学气相沉积）、PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积）、PLD（Pulsed Laser Deposition，脉冲激光沉积）、原子层外延、MBE（Molecular Beam Epitaxy，分子束外延）、溅射、蒸发等。当然，此处对于衬底110的沉积方法并不作具体限定。

[0057] 此外，半导体外延层120也可以采用CVD（Chemical Vapor Deposition，化学气相沉积）、VPE（Vapour Phase Epitaxy，气相外延）、MOCVD（Metal‑organic Chemical Vapor Deposition，金属有机化合物化学气相沉积）、LPCVD（Low Pressure Chemical Vapor Deposition，低压力化学气相沉积）、PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积）、PLD（Pulsed Laser Deposition，脉冲激光沉积）、原子层外延、MBE（Molecular Beam Epitaxy，分子束外延）等工艺实现外延生长。有关于衬底110和半导体外延层120的具体结构和成型方法，可以参考现有的半导体结构100。

[0058] 在一些实施例中，请再参阅图1或图2，场氧化层130包括面向有源区121的侧面和背离终端区123的顶面，场氧化层130的顶面平行于终端区123的表面，场氧化层130的侧面向终端区123倾斜。

[0059] 在一些实施例中，请参阅图1或图2，场氧化层130的侧面与终端区123的表面之间的夹角在30°‑60°之间，即场氧化层130的侧面的倾角在30°‑60°之间。

[0060] 场氧化层130的侧面与终端区123的表面之间的夹角，指的是场氧化层130的侧面与终端区123的上侧表面之间所夹的锐角，即场氧化层130的侧面的倾角。

[0061] 在一些实施例中，请再参阅图1或图2，阳极层140覆盖在场氧化层130的顶面。具体地，阳极层140完全覆盖第一窗口131，并局部覆盖在场氧化层130的顶面。

[0062] 在一些实施例中，请再参阅图1或图2，有源区121内至少部分区域设置有注入区，注入区与阳极层140接触。具体地，在形成半导体外延层120后，需要通过高能离子注入同时3
形成源区和终端区123，注入区可以是p型掺杂结构，注入浓度范围为1E17–5E18/cm ，有源区121内注入区的形状包含但不限于条形，方形，六边形或者其他组合结构，此处对于注入区的形状并不作具体限定。

[0063] 需要说明的是，半导体器件，可以是阳极层140与有源区121的P+区进行欧姆接触，与N区进行肖特基接触的JBS器件（结势垒肖特基二极管）或MPS器件（混合式PIN‑肖特基二极管）。

[0064] 在另一些实施例中，如图4所示。半导体器件，可以是阳极层140与有源区121之间的金属接触方式为肖特基接触的SBD器件（肖特基势垒二极管）。

[0065] 有关JBS器件、MPS器件以及SBD器件的具体结构和原理可以参考现有技术中的相关描述。

[0066] 值得注意的是，此处阳极层140可以通过溅镀或蒸镀肖特基金属和正面电极加厚金属来形成，溅射温度范围在400℃‑500℃之间，溅射时间5‑10min，并且肖特基金属的具体材料包括但不限于Ti，TiN，TiW，W，Mo，Ta，Ni，Al等任意一种或者多种金属组合，且厚度范围在500A‑3000A之间。而正面电极加厚金属的具体材料包括但不限于Al，Ag，Cu等任意一种或者多种金属组合。

[0067] 需要说明的是，本实施例中阳极层140可以是多层结构，即包括肖特基金属和正面电极加厚金属。当然，在其他实施例中，阳极层140也可以采用单层金属，例如铜层。

[0068] 在一些实施例中，阳极层140被配置为从有源区121延伸设置在场氧化层130的顶面。

[0069] 在一些实施例中，阳极层140被配置为从有源区121延伸设置在场氧化层130的顶面上且在第一方向延伸长度L为0‑50μm，其中第一方向为有源区121到终端区123的布置方向。示例性地，阳极层140接合在场氧化层130上，钝化层150同时搭接在场氧化层130和阳极层140上。

[0070] 可以理解的是，此处阳极层140在第一方向上的延伸长度L，可以标定钝化层150搭接在场氧化层130的顶面的长度。如此，通过阳极层140覆盖一定面积的场氧化层130，从而减少有源区121直接暴露的风险，提高器件的可靠性。此外，过阳极层140覆盖一定面积的场氧化层130，使得阳极层140与场氧化层130的边缘能够相间隔，从而使得钝化层150能够搭接在场氧化层130的顶面，方便钝化层150同时覆盖在场氧化层130和阳极层140的侧壁143上，从而有利于钝化层150沉积时沿着阳极层140的侧壁143爬升，进而使得钝化层150的成型质量更好。

[0071] 示例性地，此处钝化层150搭接在场氧化层130的顶面的长度为30μm。

[0072] 值得注意的是，上述实施例中，场氧化层130的厚度在6000A‑12000A之间，在形成场氧化层130后，可以通过湿法腐蚀工艺形成第一窗口131，且腐蚀角度在30°‑60°之间，使得此处场氧化层130的侧面由下至上向终端区123倾斜，即第一窗口131呈倒置的梯形结构，且第一窗口131的边缘倾角在30°‑60°之间。

[0073] 在一些实施例中，半导体结构100还包括保护层160，保护层160被配置为覆盖在全部钝化层150并延伸覆盖阳极层140的部分顶壁142上。

[0074] 示例性地，保护层160上形成有贯通至阳极层140的第二窗口161。其中，阳极层140还可以被配置为具有从保护层160边缘延伸到有源区121的焊盘区。保护层160可以是聚酰亚胺，在形成阳极层140和钝化层150后，可以在钝化层150上旋涂聚酰亚胺，并通过曝光烘烤后形成第二窗口161，其中保护层160能够完全覆盖在全部钝化层150和部分阳极层140上，将钝化层150包覆在内。并且，第二窗口161的边缘也呈倾斜状，使得第二窗口161也呈倒置的梯形结构。保护层160的厚度范围在3.5μm‑12μm之间，能够起到良好的保护效果。

[0075] 本实施例还提供了一种半导体结构100的制备方法，用于制备前述的半导体结构100，该制备方法包括以下步骤：

[0076] S1：提供一基底结构。

[0077] 该基底结构包括衬底110，设置在衬底110上的半导体外延层120，设置于半导体外延层120中的有源区121和终端区123，有源区121和终端区123从半导体外延层120内向背离衬底110的表面延伸，设置在半导体外延层120上的场氧化层130，场氧化层130被配置为从有源区121边缘向终端区123延伸。

[0078] 示例性地，在执行步骤S1时，可以由以下步骤完成：

[0079] S11：衬底110。

[0080] 示例性地，结合参见图5，衬底110可以是碳化硅衬底110，用于异质外延生长形，其3
中衬底110晶型为4H‑SiC，厚度范围250μm ‑350μm，掺杂浓度为1E19 ‑ 5E20/cm 。衬底110的沉积方法可以包括CVD（Chemical Vapor Deposition，化学气相沉积）、VPE（Vapour Phase Epitaxy，气相外延）、MOCVD（Metal‑organic Chemical Vapor Deposition，金属有机化合物化学气相沉积）、LPCVD（Low Pressure Chemical Vapor Deposition，低压力化学气相沉积）、PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积）、PLD（Pulsed Laser Deposition，脉冲激光沉积）、原子层外延、MBE（Molecular Beam Epitaxy，分子束外延）、溅射、蒸发等。当然，此处对于衬底110的沉积方法并不作具体限定。当然，此处衬底110也可以是硅(Si)、蓝宝石(Saphhire)等材料，对于衬底110的材料也不做具体限定。

[0081] S12：在衬底110上形成半导体外延层120。

[0082] 示例性地，结合参见图6，半导体外延层120也可以是碳化硅，碳化硅外延厚度为5μ3
m – 40μm，浓度范围为5E15 ‑5E16/cm 。半导体外延层120可以在衬底110上通过CVD（Chemical Vapor Deposition，化学气相沉积）、VPE（Vapour Phase Epitaxy，气相外延）、MOCVD（Metal‑organic Chemical Vapor Deposition，金属有机化合物化学气相沉积）、LPCVD（Low Pressure Chemical Vapor Deposition，低压力化学气相沉积）、PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积）、PLD（Pulsed Laser Deposition，脉冲激光沉积）、原子层外延、MBE（Molecular Beam Epitaxy，分子束外延）等工艺实现外延生长。

[0083] 需要说明的是，此处定义碳化硅衬底110外延属于基本工艺，通过步骤S1和步骤S2能够得到碳化硅衬底110和碳化硅外延。在形成半导体外延层120结构后，还需要在半导体外延层120中注入形成有源区121和终端区123，有源区121和终端区123从半导体外延层120内向背离衬底110的表面延伸。具体可以通过高能离子注入同时形成有源区121和终端区3
123的p型掺杂注入区，注入浓度范围为1E17 – 5E18/cm ，有源区121内注入区的形状包含但不限于条形，方形，六边形或者其他组合结构。

[0084] S13：在半导体外延层120上形成场氧化层130。

[0085] 示例性地，结合参见图7，可以在半导体外延层120上用CVD生长形成场氧化层130，场氧化层130的厚度范围在6000A‑12000A。

[0086] S14：刻蚀场氧化层130以形成外露有源区121的第一窗口131。

[0087] 示例性地，结合参见图8，第一窗口131贯通至半导体外延层120，可以通过湿法腐蚀工艺形成第一窗口131，腐蚀角度在30°‑60°，从而使得此处第一窗口131呈倒置的梯形结构，且第一窗口131的边缘倾角在30°‑60°之间。在实际制备时，通过湿法腐蚀工艺以偏移终端区30°‑60°的腐蚀角度对有源区121上的所述场氧化层130形成刻蚀，以形成由与终端区123的表面呈30°‑60°的场氧化层130的侧面围合而成的外露有源区121的第一窗口131。

[0088] S2：在场氧化层130和有源区121上形成阳极层140。

[0089] 在一些实施例中，结合参见图9至图11，阳极层140被配置为从有源区121上延伸设置在部分场氧化层130上；阳极层140包括：背离有源区121的顶壁142，以及面向场氧化层130且与场氧化层130相接的侧壁143；阳极层140的侧壁143与阳极层的顶壁142之间通过一连接面144连接，该连接面144为弧形。

[0090] 一些实施例中，在制备阳极层140时，可以在有源区121和场氧化层130上形成具有凹部的阳极层140，凹部被配置在阳极层140的顶壁142上，凹部边缘与阳极层140的侧壁通过接合处连接，该接合处的至少一段为连接面144。

[0091] 在实际制备时，可以首先在场氧化层130和半导体外延层120上溅镀或蒸镀形成金属层145，如图8，然后在金属层145上涂布光阻材料，再向有源区121倾斜预设角度曝光并显影光阻材料，以形成光阻层147，其中预设角度在30°‑60°之间，以使光阻层147的边缘倾角在30°‑60°之间，如图9；最后以光阻层147为掩膜，再刻蚀金属层145，以形成具有弧形连接面144的阳极层140，如图10。其中，由于光阻层147的提前制备，能够将阳极层140刻蚀形成具有曲度的金属形貌，其中阳极层140的侧壁143的上拐角处为圆弧形，下拐角处的倾斜角度在30°‑60°之间，并且阳极层140的边缘需搭接在场氧化层130上，阳极层140的边缘与钝化层150的边缘之间的距离为0‑50μm。

[0092] 在干法刻蚀金属层145时，可以沿着光阻层147的边缘刻蚀，以形成与场氧化层130的表面之间的夹角在30°‑60°之间的阳极层的侧壁。具体地，可以沿着光阻层147的边缘刻蚀，以形成从有源区121延伸设置在场氧化层130的顶面在第一方向的延伸长度为0‑50μm的阳极层140，其中第一方向为有源区121到终端区123的布置方向。

[0093] 在一些实施例中，刻蚀形成阳极层140后，即可以去除光阻层147，并且阳极层140上与第一窗口131的边缘对应处形成有凸起部141，凸起部141能够围设形成凹部，阳极层140的侧壁143由凸起部141延伸至场氧化层130，且凸起部141的表面与阳极层140的侧壁
143的接合处呈圆弧状。

[0094] S3：在场氧化层130和阳极层140上形成钝化层150。

[0095] 示例性地，结合参见图12，钝化层150被配置为覆盖在场氧化层130和延伸覆盖在部分阳极层140的顶壁142上。制备时可以首先在场氧化层130以及阳极层140上沉积高阻材料层；然后刻蚀高阻材料层，以形成覆盖在所述阳极层140的侧壁上，并延伸覆盖至连接面144上。

[0096] 在实际制备时，通过CVD沉积钝化层150，钝化层150覆盖在侧壁143上，并延伸覆盖至凸起部141。钝化层150可以是氧化硅和氮化硅的双层介质，也可以是氮氧化硅介质，钝化层150的厚度范围在8000A‑15000A之间。

[0097] 需要说明的是，在沉积钝化层150时，钝化层150覆盖在阳极层140的连接面144上的宽度不应过大，例如，钝化层150覆盖在阳极层140的连接面上的接合宽度范围在2μm‑100μm之间，能够避免钝化层150的覆盖范围过广，进而减缓了热膨胀系数不一致导致剪切力过大造成钝化层150有裂痕的问题。当然，在一些实施例中，如上述实施例所述的接合处146包括连接面144以及过渡面的情况下，如图3所示，钝化层150覆盖在阳极层140的接合处146上的接合宽度的范围也不应过大，在2μm‑100μm之间。

[0098] S4：在钝化层150上形成保护层160。

[0099] 示例性地，请继续参见图1，保护层160覆盖在钝化层150和阳极层140上，其中保护层160可以通过在钝化层150上旋涂聚酰亚胺材料，曝光烘烤后成型，并在保护层160上形成第二窗口161，且保护层160的厚度在3.5μm‑12μm。

[0100] 综上，本实施例提供的半导体结构100，通过在场氧化层130上设置第一窗口131，并且在第一窗口131上覆盖形成阳极层140，从而在阳极层140上与第一窗口131的边缘对应处形成有凸起部141，并且阳极层140的侧壁143由凸起部141延伸至场氧化层130，其中凸起部141的表面与阳极层140的侧壁143的接合处呈圆弧状，钝化层150覆盖在阳极层140的侧壁143上，并延伸覆盖至凸起部141。通过将阳极层140的侧壁143上部拐角处，即侧壁143与凸起部141接合处设置成圆弧状，能够使得阳极层140的侧壁143与凸起部141之间能够平滑过渡，避免了倾斜角度的急剧变化，从而避免了钝化层150在侧壁143上拐角处产生应力集中现象。并且侧壁143与顶侧之间平滑过渡，在沉积钝化层150时有利于钝化层150向上延伸，很好地解决了钝化层150的爬坡问题，使得钝化层150的成型质量更好，极大地提升了器件的可靠性。相较于现有技术，本实施例的半导体结构100，其能够减小由于金属层145陡直造成的拐角应力集中造成的裂痕问题，提升器件的抗湿气能力，并优化钝化层150的爬坡问题，提升钝化层150的成型质量。同时，通过合理规范钝化层150的宽度，能够避免钝化层150的覆盖范围过广，进而减缓了热膨胀系数不一致导致剪切力过大造成钝化层150有裂痕的问题。

[0101] 以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。