一种碳化硅功率器件以及开关器件

摘要

本发明公开了一种碳化硅功率器件以及开关器件。该碳化硅功率器件包括至少一个元胞，元胞包括衬底，漏极位于衬底的第一表面；外延层位于衬底的第二表面；栅介质层位于外延层远离衬底的表面；栅极，栅极位于栅介质层远离外延层的表面；栅介质层包括第一绝缘区和第二绝缘区，碳化硅功率器件处于关断状态，且外加电压大于预设高压时，栅介质层的电场峰值位于第二绝缘区，第二绝缘区的安全电场强度与介电常数的乘积大于第一绝缘区的击穿电场强度与介电常数的乘积。本发明实施例提供的技术方案提高了碳化硅功率器件的击穿电压的基础上，还能通过使用更高掺杂浓度的外延层或者宽度更大的结型场效应晶体管区来降低碳化硅功率器件的导通电阻。

权利要求

1.一种碳化硅功率器件，所述碳化硅功率器件包括至少一个元胞，其特征在于，所述元胞包括衬底，所述衬底包括相对设置的第一表面和第二表面；

漏极，所述漏极位于所述衬底的第一表面；

外延层，所述外延层位于所述衬底的第二表面；

所述外延层设置有漂移区、第一体区、结型场效应晶体管区和第二体区，所述第一体区设置有第一源区，所述第二体区设置有第二源区；

栅介质层，所述栅介质层位于所述外延层远离所述衬底的表面；

栅极，所述栅极位于所述栅介质层远离所述外延层的表面；

所述栅介质层包括第一绝缘区和第二绝缘区，所述碳化硅功率器件处于关断状态，且外加电压大于预设高压时，所述栅介质层的电场峰值位于所述第二绝缘区，所述第二绝缘区的安全电场强度与介电常数的乘积大于所述第一绝缘区的击穿电场强度与介电常数的乘积；

所述第二绝缘区在所述外延层的正投影和所述第一体区在所述外延层的正投影无交叠；

所述第二绝缘区在所述外延层的正投影和所述第二体区在所述外延层的正投影无交叠；

所述结型场效应晶体管区位于所述第一体区和所述第二体区之间。

2.根据权利要求1所述的碳化硅功率器件，其特征在于，所述第二绝缘区的电场强度大于所述第一绝缘区的安全电场强度。

3.根据权利要求1所述的碳化硅功率器件，其特征在于，所述第一绝缘区包括第一子绝缘区和第二子绝缘区，在垂直于所述栅介质层指向所述外延层的方向上，所述第二绝缘区位于所述第一子绝缘区和所述第二子绝缘区之间。

4.根据权利要求1所述的碳化硅功率器件，其特征在于，所述第二绝缘区的介电常数大于所述第一绝缘区的介电常数。

5.根据权利要求1所述的碳化硅功率器件，其特征在于，所述第二绝缘区的厚度大于所述第一绝缘区的厚度。

6.根据权利要求1所述的碳化硅功率器件，其特征在于，所述第二绝缘区的厚度等于所述第一绝缘区的厚度。

7.根据权利要求1所述的碳化硅功率器件，其特征在于，所述第一绝缘区的材料为二氧化硅。

8.根据权利要求1所述的碳化硅功率器件，其特征在于，所述栅介质层覆盖所述第一体区的部分、所述第一源区的部分、所述结型场效应晶体管区、所述第二体区的部分和所述第二源区的部分。

9.一种开关器件，其特征在于，包括权利要求1‑8任一所述的碳化硅功率器件。

说明书

一种碳化硅功率器件以及开关器件

技术领域

[0001] 本发明涉及半导体技术领域，尤其涉及一种碳化硅功率器件以及开关器件。

背景技术

[0002] 与传统的硅器件相比，碳化硅(Silicon Carbide，SiC)功率器件由于拥有低导通电阻特性以及优异的高温、高频和高压性能，已经成为下一代功率半导体器件最可行的候选器件之一。此外，碳化硅功率器件可以让系统设计人员能够减少系统元件的使用，从而进一步降低了系统设计的复杂程度及成本。同时碳化硅功率器件有助于显著降低设备的能耗，从而有助于设计出能够减少碳排放的环保型产品和系统。

[0003] 对于碳化硅功率器件来说，击穿电压和导通电阻是两个最重要的静态参数指标，通常希望器件拥有更高的击穿电压及更低的导通电阻，但是这在设计上是一对矛盾。

[0004] 现有技术中无法在提高碳化硅功率器件的击穿电压的基础上，还能通过使用更高掺杂浓度的外延层或者宽度更大的结型场效应晶体管（Junction Field‑Effect Transistor，JFET）区来降低碳化硅功率器件的导通电阻。

发明内容

[0005] 本发明提供了一种碳化硅功率器件以及开关器件，以在提高碳化硅功率器件的击穿电压的基础上，还能通过使用更高掺杂浓度的外延层或者宽度更大的结型场效应晶体管区来降低碳化硅功率器件的导通电阻。

[0006] 根据本发明的一方面，提供了一种碳化硅功率器件，所述碳化硅功率器件包括至少一个元胞，

[0007] 所述元胞包括衬底，所述衬底包括相对设置的第一表面和第二表面；

[0008] 漏极，所述漏极位于所述衬底的第一表面；

[0009] 外延层，所述外延层位于所述衬底的第二表面；

[0010] 所述外延层设置有漂移区、第一体区、结型场效应晶体管区和第二体区，所述第一体区设置有第一源区，所述第二体区设置有第二源区；

[0011] 栅介质层，所述栅介质层位于所述外延层远离所述衬底的表面；

[0012] 栅极，所述栅极位于所述栅介质层远离所述外延层的表面；

[0013] 所述栅介质层包括第一绝缘区和第二绝缘区，所述碳化硅功率器件处于关断状态，且外加电压大于预设高压时，所述栅介质层的电场峰值位于所述第二绝缘区，所述第二绝缘区的安全电场强度与介电常数的乘积大于所述第一绝缘区的击穿电场强度与介电常数的乘积。

[0014] 可选地，所述第二绝缘区的电场强度大于所述第一绝缘区的安全电场强度。

[0015] 可选地，所述第一绝缘区包括第一子绝缘区和第二子绝缘区，在垂直于所述栅介质层指向所述外延层的方向上，所述第二绝缘区位于所述第一子绝缘区和所述第二子绝缘区之间。

[0016] 可选地，所述第二绝缘区在所述外延层的正投影和所述第一体区在所述外延层的正投影无交叠；

[0017] 所述第二绝缘区在所述外延层的正投影和所述第二体区在所述外延层的正投影无交叠。

[0018] 可选地，所述第二绝缘区的介电常数大于所述第一绝缘区的介电常数。

[0019] 可选地，所述第二绝缘区的厚度大于所述第一绝缘区的厚度。

[0020] 可选地，所述第二绝缘区的厚度等于所述第一绝缘区的厚度。

[0021] 可选地，所述第一绝缘区的材料为二氧化硅。

[0022] 可选地，所述栅介质层覆盖所述第一体区的部分、所述第一源区的部分、所述结型场效应晶体管区、所述第二体区的部分和所述第二源区的部分。

[0023] 根据本发明的另一方面，提供了一种开关器件，包括上述实施例任意所述的碳化硅功率器件。

[0024] 本实施例提供的技术方案，当碳化硅功率器件处于关断状态，且外加电压大于预设高压时，设置第二绝缘区（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区的击穿电场强度与介电常数的乘积，即提高了最容易被击穿的区域的耐压能力，进而提高了碳化硅功率器件的击穿电压，同时可以避免栅介质层出现可靠性问题。且在本实施例中，还可以通过使用更高掺杂浓度的外延层（包括更高掺杂浓度的漂移区、第一体区、结型场效应晶体管区、第二体区、第一源区和第二源区）或者宽度更大的结型场效应晶体管区来降低碳化硅功率器件的导通电阻。需要说明的是，通过设置第二绝缘区（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区的击穿电场强度与介电常数的乘积可以大大提高碳化硅功率器件的击穿电压，进而可以不考虑通过使用更高掺杂浓度的外延层或者宽度更大的结型场效应晶体管区来降低碳化硅功率器件的导通电阻带来的碳化硅功率器件的击穿电压降低的数值。且碳化硅功率器件相比传统Si‑绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor, IGBT)等器件，拥有更快的开关速度，这使得器件开关损耗更小。但是更高电压变化速率（dv/dt的数值比较大）和电流变化速率（di/dt的数值比较大）带来的问题是对寄生参数的更敏感。对于碳化硅功率器件动态参数指标，其寄生电容，特别是栅漏电容（Cgd），会对碳化硅功率器件误导通等产生不良影响。本实施例提供的技术方案设置第二绝缘区（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区的击穿电场强度与介电常数的乘积，将最容易被击穿的区域的耐压能力提高了，也可以在一定范围内降低碳化硅功率器件的栅漏电容（Cgd），进而降低碳化硅功率器件的寄生电容。

[0025] 应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

[0026] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0027] 图1是根据本发明实施例提供的一种碳化硅功率器件的结构示意图；

[0028] 图2是根据本发明实施例提供的另一种碳化硅功率器件的结构示意图；

[0029] 图3是根据本发明实施例提供的又一种碳化硅功率器件的结构示意图。

具体实施方式

[0030] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

[0031] 需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

[0032] 为了在提高碳化硅功率器件的击穿电压的基础上，还能通过使用更高掺杂浓度的外延层或者宽度更大的结型场效应晶体管区来降低碳化硅功率器件的导通电阻，本发明实施例提供了如下技术方案：

[0033] 参见图1，图1是根据本发明实施例提供的一种碳化硅功率器件的结构示意图，该碳化硅功率器件包括至少一个元胞，图中示例性的示出了两个元胞，每一个元胞包括衬底001，衬底001包括相对设置的第一表面1a和第二表面1b；漏极002，漏极002位于衬底001的第一表面1a；外延层003，外延层003位于衬底001的第二表面1b；外延层003设置有漂移区
30、第一体区31、结型场效应晶体管区32和第二体区33，第一体区31设置有第一源区34，第二体区33设置有第二源区35；栅介质层004，栅介质层004位于外延层003远离衬底001的表面；栅极005，栅极005位于栅介质层004远离外延层003的表面；栅介质层004包括第一绝缘区40和第二绝缘区41，碳化硅功率器件处于关断状态，且外加电压大于预设高压时，栅介质层004的电场峰值位于第二绝缘区41，第二绝缘区41的安全电场强度与介电常数的乘积大于第一绝缘区40的击穿电场强度与介电常数的乘积。

[0034] 对于碳化硅功率器件，击穿电压的限制因素为栅介质层004处的电场强度。示例性的，当栅介质层004为二氧化硅时，随着关断电压的升高，电场强度在栅介质层004中会提高至2.5倍的初始电场强度，最终栅介质层004的电场强度峰值甚至会超过二氧化硅保持长期可靠性的可承受完全电场强度（4MV/cm）,导致碳化硅功率器件的可靠性出现问题。

[0035] 在本实施例中，通过有限元分析，当碳化硅功率器件处于关断状态，且外加电压大于预设高压时，栅介质层004存在电场峰值所在的区域，电场峰值所在的区域是最容易被击穿的区域。在本实施例中，将电场峰值所在的区域称为第二绝缘区41，其余区域称为第一绝缘区40。

[0036] 本实施例提供的技术方案，当碳化硅功率器件处于关断状态，且外加电压大于预设高压时，设置第二绝缘区41（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区40的击穿电场强度与介电常数的乘积，即提高了最容易被击穿的区域的耐压能力，进而提高了碳化硅功率器件的击穿电压，同时可以避免栅介质层004出现可靠性问题。且在本实施例中，还可以通过使用更高掺杂浓度的外延层003（包括更高掺杂浓度的漂移区30、第一体区31、结型场效应晶体管区32、第二体区33、第一源区34和第二源区35）或者宽度更大的结型场效应晶体管区32来降低碳化硅功率器件的导通电阻。需要说明的是，通过设置第二绝缘区41（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区40的击穿电场强度与介电常数的乘积可以大大提高碳化硅功率器件的击穿电压，进而可以不考虑通过使用更高掺杂浓度的外延层003或者宽度更大的结型场效应晶体管区32来降低碳化硅功率器件的导通电阻带来的碳化硅功率器件的击穿电压降低的数值。且碳化硅功率器件相比传统Si‑IGBT等器件，拥有更快的开关速度，这使得器件开关损耗更小。但是更高电压变化速率（dv/dt的数值比较大）和电流变化速率（di/dt的数值比较大）带来的问题是对寄生参数的更敏感。对于碳化硅功率器件动态参数指标，其寄生电容，特别是栅漏电容（Cgd），会对碳化硅功率器件误导通等产生不良影响。本实施例提供的技术方案设置第二绝缘区41（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区40的击穿电场强度与介电常数的乘积，将最容易被击穿的区域的耐压能力提高了，也可以在一定范围内降低碳化硅功率器件的栅漏电容（Cgd），进而降低碳化硅功率器件的寄生电容。

[0037] 可选地，在上述技术方案的基础上，如图1所示，第二绝缘区41的电场强度大于第一绝缘区40的安全电场强度。

[0038] 随着关断电压的升高，在第二绝缘区41（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区40的击穿电场强度与介电常数的乘积的基础上，设置第二绝缘区41的电场强度大于第一绝缘区40的安全电场强度，可以进一步提高最容易被击穿的区域的耐压能力，进而提高了碳化硅功率器件的击穿电压，同时可以避免栅介质层004出现可靠性问题。还可以通过使用更高掺杂浓度的外延层003（包括更高掺杂浓度的漂移区30、第一体区31、结型场效应晶体管区32、第二体区33、第一源区34和第二源区35）或者宽度更大的结型场效应晶体管区32来降低碳化硅功率器件的导通电阻。且将最容易被击穿的区域的耐压能力提高了，也可以在一定范围内降低碳化硅功率器件的栅漏电容（Cgd），进而降低碳化硅功率器件的寄生电容。

[0039] 可选地，在上述技术方案的基础上，如图2所示，图2是根据本发明实施例提供的另一种碳化硅功率器件的结构示意图，第一绝缘区40包括第一子绝缘区40a和第二子绝缘区40b，在垂直于栅介质层004指向外延层003的方向上，第二绝缘区41位于第一子绝缘区40a和第二子绝缘区40b之间。

[0040] 通过有限元分析，当碳化硅功率器件处于关断状态，且外加电压大于预设高压时，栅介质层004存在电场峰值所在的区域，电场峰值所在的区域是最容易被击穿的区域。经过分析，电场峰值所在的区域位于栅介质层004的中间区域即第二绝缘区41。

[0041] 可选地，在上述技术方案的基础上，如图1和图2所示，第二绝缘区41在外延层003的正投影和第一体区31在外延层的正投影无交叠；第二绝缘区41在外延层003的正投影和第二体区33在外延层的正投影无交叠。

[0042] 通过有限元分析，当碳化硅功率器件处于关断状态，且外加电压大于预设高压时，栅介质层004存在电场峰值所在的区域，电场峰值所在的区域是最容易被击穿的区域。经过分析，电场峰值所在的区域在外延层003的正投影和第一体区31在外延层的正投影无交叠，电场峰值所在的区域在外延层003的正投影和第二体区33在外延层的正投影无交叠。

[0043] 可选地，在上述技术方案的基础上，如图1和图2所示，第二绝缘区41的介电常数大于第一绝缘区40的介电常数。

[0044] 具体的，在第二绝缘区41（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区40的击穿电场强度与介电常数的乘积的基础上，设置第二绝缘区41的介电常数大于第一绝缘区40的介电常数，可以进一步提高碳化硅功率器件的耐压能力和击穿电压，同时可以避免栅介质层004出现可靠性问题。还可以通过使用更高掺杂浓度的外延层003（包括更高掺杂浓度的漂移区30、第一体区31、结型场效应晶体管区32、第二体区33、第一源区34和第二源区35）或者宽度更大的结型场效应晶体管区32来降低碳化硅功率器件的导通电阻。且将最容易被击穿的区域的耐压能力提高了，也可以在一定范围内降低碳化硅功率器件的栅漏电容（Cgd），进而降低碳化硅功率器件的寄生电容。

[0045] 可选地，在上述技术方案的基础上，如图3所示，图3是根据本发明实施例提供的又一种碳化硅功率器件的结构示意图，第二绝缘区41的厚度大于第一绝缘区40的厚度。

[0046] 具体的，在第二绝缘区41（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区40的击穿电场强度与介电常数的乘积的基础上，设置第二绝缘区41的厚度大于第一绝缘区40的厚度，可以进一步提高碳化硅功率器件的耐压能力和击穿电压，同时可以避免栅介质层004出现可靠性问题。还可以通过使用更高掺杂浓度的外延层003（包括更高掺杂浓度的漂移区30、第一体区31、结型场效应晶体管区32、第二体区33、第一源区34和第二源区35）或者宽度更大的结型场效应晶体管区32来降低碳化硅功率器件的导通电阻。且将最容易被击穿的区域的耐压能力提高了，也可以在一定范围内降低碳化硅功率器件的栅漏电容（Cgd），进而降低碳化硅功率器件的寄生电容。

[0047] 可选地，在上述技术方案的基础上，如图1和图2所示，第二绝缘区41的厚度等于第一绝缘区40的厚度。

[0048] 具体的，在第二绝缘区41（电场峰值所在的区域，即最容易被击穿的区域）的安全电场强度与介电常数的乘积大于第一绝缘区40的击穿电场强度与介电常数的乘积的基础上，第二绝缘区41的厚度等于第一绝缘区40的厚度，可以保证碳化硅功率器件的耐压能力和击穿电压的需求。

[0049] 可选地，在上述技术方案的基础上，第一绝缘区40的材料为二氧化硅。

[0050] 第一绝缘区40并不是电场峰值所在的区域，即不是最容易被击穿的区域，将第一绝缘区40的材料设置为二氧化硅，二氧化硅价格低廉，可以在满足碳化硅功率器件不被击穿的基础上，尽量降低碳化硅功率器件的制备成本。

[0051] 可选地，在上述技术方案的基础上，如图1‑图3所示，栅介质层004覆盖第一体区31的部分、第一源区34的部分、结型场效应晶体管区32、第二体区33的部分和第二源区35的部分。

[0052] 本发明实施例还提供了一种开关器件，该开关器件包括上述技术方案任意所述的碳化硅功率器件，因此具有上述碳化硅功率器件的有益效果，在此不再赘述。

[0053] 应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

[0054] 上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。