电子管芯制造方法

摘要

本发明涉及一种电子管芯制造方法，包括：a)在半导体衬底的第一表面侧上沉积电绝缘树脂层，电绝缘树脂层的内部和顶部已经预先形成了多个集成电路，半导体衬底在与第一表面相对的第二表面上支撑接触焊盘；以及b)在半导体衬底的第二表面侧上形成第一沟槽，该第一沟槽将集成电路彼此电隔离，第一沟槽在半导体衬底中垂直延伸并伸出到树脂层中或在树脂层的顶部。

权利要求

1.一种电子管芯制造方法，包括：

在半导体衬底的第一表面上沉积电绝缘层，所述半导体衬底包括多个集成电路和耦合到所述多个集成电路的接触焊盘，所述接触焊盘位于所述半导体衬底的与所述第一表面相对的第二表面上；以及在所述半导体衬底的所述第二表面上形成第一沟槽，所述第一沟槽将所述多个集成电路彼此电隔离，所述第一沟槽从所述第二表面延伸到所述半导体衬底中，并且所述第一沟槽到达所述电绝缘层或延伸到所述电绝缘层中。

2.根据权利要求1所述的方法，包括：在形成所述第一沟槽之后，将所述半导体衬底切割成单独的半导体管芯。

3.根据权利要求2所述的方法，其中切割所述半导体衬底包括：在所述第一沟槽中形成第二沟槽。

4.根据权利要求2所述的方法，其中切割所述半导体衬底包括：减薄所述电绝缘层。

5.根据权利要求2所述的方法，包括：在切割所述半导体衬底之前和在形成所述第一沟槽之后，对所述多个集成电路进行电测试。

6.根据权利要求1所述的方法，其中所述第一沟槽均延伸跨越所述第一表面和所述第二表面之间的所述半导体衬底的整个厚度。

7.根据权利要求1所述的方法，包括：在沉积所述电绝缘层之后和在形成所述第一沟槽之前，在所述多个集成电路之间形成第三沟槽，所述第三沟槽从所述半导体衬底的所述第一表面延伸到所述第一表面和所述第二表面之间的所述半导体衬底的厚度的一部分。

8.根据权利要求7所述的方法，其中所述第三沟槽均在所述半导体衬底中向下延伸到在所述第一表面和所述第二表面之间的所述半导体衬底的厚度的30％至75％范围内的深度。

9.根据权利要求7所述的方法，其中所述第三沟槽均具有大于所述第一沟槽中的每个第一沟槽的宽度。

10.根据权利要求1所述的方法，其中所述半导体衬底的厚度在50μm至500μm的范围内。

11.根据权利要求10所述的方法，其中所述半导体衬底的厚度在50μm至130μm的范围内。

12.一种方法，包括：

在半导体衬底的第一表面上形成多个第一沟槽，所述半导体衬底包括多个集成电路和耦合到所述多个集成电路的接触焊盘，所述接触焊盘位于所述半导体衬底的与所述第一表面相对的第二表面上，所述多个第一沟槽均在到达所述第二表面之前终止于所述半导体衬底内；

在所述半导体衬底的所述第一表面上沉积电绝缘层，并且填充所述多个第一沟槽；以及在所述半导体衬底的所述第二表面上形成多个第二沟槽，所述多个第二沟槽中的每个第二沟槽与所述多个第一沟槽中的第一沟槽重叠，并且从所述第二表面至少延伸到所述第一沟槽中的所述电绝缘层，所述多个第二沟槽和所述电绝缘层将所述多个集成电路彼此隔开。

13.根据权利要求12所述的方法，其中所述多个第二沟槽均延伸到所述电绝缘层中。

14.根据权利要求12所述的方法，包括：通过所述多个第二沟槽中的第二沟槽切割所述半导体衬底。

15.根据权利要求14所述的方法，包括：在切割所述半导体衬底之前和在形成所述多个第二沟槽之后，对所述多个集成电路进行电测试。

16.根据权利要求12所述的方法，其中所述第一沟槽均在所述半导体衬底中向下延伸到在所述第一表面和所述第二表面之间的所述半导体衬底的厚度的30％至75％范围内的深度。

17.根据权利要求12所述的方法，其中所述多个第一沟槽均具有大于所述多个第二沟槽中的每个第二沟槽的宽度的宽度。

18.一种结构，包括：

电绝缘层；

多个半导体管芯，在第一方向上位于所述电绝缘层上，所述多个半导体管芯中的每个半导体管芯包括电接触结构，所述电接触结构位于所述半导体管芯的远离所述电绝缘层的表面上；以及多个沟槽，所述多个沟槽在横切所述第一方向的第二方向上将所述多个半导体管芯彼此隔开。

19.根据权利要求18所述的结构，其中所述电绝缘层在所述第二方向上位于所述多个半导体管芯中的两个半导体管芯之间。

20.根据权利要求18所述的结构，其中所述多个沟槽均延伸到所述电绝缘层中。

说明书

电子管芯制造方法

[0001] 相关申请的交叉引用

[0002] 本申请要求于2021年7月16日提交的名为“电子管芯制造方法(ELECTRONIC DIE MANUFACTURING METHOD)”的法国专利申请号为FR2107694的优先权，在法律允许的最大范围内通过引用将该专利申请合并于此。

技术领域

[0003] 本公开总体上涉及半导体电子管芯的制造。

背景技术

[0004] 通常，一种制造电子管芯的方法可以包括最后的电测试步骤，在此期间，借助于电连接到电子测试设备的金属测试垫，将电测试信号施加到管芯连接金属层。

[0005] 希望至少部分地改进已知的电子管芯制造方法的某些方面。

发明内容

[0006] 一个实施例提供了一种电子管芯制造方法，包括：

[0007] 步骤a)，在半导体衬底的第一表面侧上沉积电绝缘树脂层，电绝缘树脂层的内部和顶部已经预先形成了多个集成电路，半导体衬底在与第一表面相对的第二表面上支撑接触焊盘；以及

[0008] 步骤b)，在半导体衬底的第二表面侧上形成第一沟槽，将集成电路彼此电隔离，第一沟槽在半导体衬底中垂直延伸并进入到树脂层中或树脂层的顶部。

[0009] 根据一个实施例，步骤b)之后是电子管芯的单个化(individualization)的步骤c)。

[0010] 根据一个实施例，通过在第一沟槽中形成第二沟槽来实现步骤c)中的单个化。

[0011] 根据一个实施例，通过减薄绝缘树脂层来实现步骤c)中的单个化。

[0012] 根据一个实施例，该方法在步骤b)和c)之间包括对集成电路进行电测试的步骤d)。

[0013] 根据一个实施例，第一沟槽延伸穿过衬底的整个厚度。

[0014] 根据一个实施例，该方法包括在步骤a)和步骤b)之间形成第三沟槽的步骤，该第三沟槽在集成电路之间从半导体衬底的第一表面横跨半导体衬底的一部分厚度延伸。

[0015] 根据一实施例，第三沟槽在半导体衬底中向下延伸到半导体衬底的厚度的30％至75％范围内的深度。

[0016] 根据一个实施例，第三沟槽的宽度大于第一沟槽的宽度。

[0017] 根据一个实施例，在步骤a)期间，半导体衬底的厚度在50μm至500μm的范围内，优选50μm至130μm。

附图说明

[0018] 上述特征和优点以及其他将在以下参照附图以说明而不是限制的方式给出的特定实施例的描述中详细描述，其中：

[0019] 图1以截面图示出了根据第一实施例的电子管芯制造方法的示例的步骤；

[0020] 图2以截面图示出了根据第一实施例的电子管芯制造方法的示例的另一步骤；

[0021] 图3以截面图示出了根据第一实施例的电子管芯制造方法的示例的另一步骤；

[0022] 图4以截面图示出了根据第一实施例的电子管芯制造方法的示例的另一步骤；

[0023] 图5以截面图示出了根据第一实施例的电子管芯制造方法的示例的另一步骤；

[0024] 图6以截面图示出了根据第一实施例的电子管芯制造方法的示例的另一步骤；

[0025] 图7以截面图示出了根据第二实施例的电子管芯制造方法的示例的步骤；

[0026] 图8以截面图示出了根据第二实施例的电子管芯制造方法的示例的另一步骤；

[0027] 图9以截面图示出了根据第二实施例的电子管芯制造方法的示例的另一步骤；

[0028] 图10以截面图示出了根据第二实施例的电子管芯制造方法的示例的另一步骤；

[0029] 图11以截面图示出了根据第二实施例的电子管芯制造方法的示例的另一步骤；和[0030] 图12以截面图示出了根据第二实施例的电子管芯制造方法的示例的另一步骤。

具体实施方式

[0031] 在不同的图中，相同的特征已由相同的参考标号指定。例如，在各种实施例中公共的结构和/或功能特征可以具有相同的参考标号并且可以设置相同的结构、尺寸和材料特性。

[0032] 为了清楚起见，仅详细说明和描述了对理解本文所描述的实施例有用的步骤和元件。例如，在所描述的电子管芯中存在的集成电路的形成尚未详细说明。

[0033] 除非另有说明，当提到连接在一起的两个元件时，这意味着没有除导体以外的任何中间元件的直接连接，而当提到耦合在一起的两个元件时，这意味着这两个元件可以连接，或者它们可以通过一个或多个其他元件耦合。

[0034] 在下面的描述中，当引用限定绝对位置的术语，如术语“前”、“后”、“顶”、“底”、“左”、“右”等，或相对位置的术语，如术语“之上”、“之下”、“靠上”、“靠下”等，或限定方向的术语，如术语“水平”、“垂直”等时，除非另有说明，否则引用相应图的截面视图的方向。

[0035] 除非另有说明，“约”、“大约”、“基本上”和“按顺序”表示10％以内，最好是5％以内。

[0036] 一种制造电子管芯的方法可以包括在同一半导体衬底的内部和顶部同时形成例如相同或类似的多个电子管芯。在该方法的最后，实现了切割步骤，以使管芯单个化。

[0037] 在切割步骤之前，在衬底的一个表面侧附着粘合剂支撑膜，以便在切割步骤结束时，一旦单个化，管芯仍然由支撑膜支撑。

[0038] 最后的电测试步骤可以在单个管芯切割步骤之前实施。这使得能够同时测试多个管芯，同时保证在测试探针的应用期间管芯的机械稳定性。然而，寄生电耦合，通过衬底，然后可能存在于不同的管芯之间，这可能改变测试结果。

[0039] 作为变体，测试步骤可以在单个管芯切割步骤之后实施。这使得能够确保在测试期间管芯之间的电气隔离。然而，管芯的机械稳定性不再得到保证。这可能会带来一个问题，特别是对于小尺寸的管芯，其机械稳定性太低而不允许应用测试探针。

[0040] 应该注意，这里更特别地考虑在切割步骤结束时使管芯衬底的至少一部分侧面保持自由而不涂覆保护树脂的电子管芯制造方法。实际上，存在这样的制造方法，其中在切割步骤结束时，用保护树脂完全覆盖管芯衬底的侧面。然而，这些方法更昂贵。

[0041] 图1至图6是示出根据实施例的电子管芯制造方法的示例的连续步骤的截面图。

[0042] 图1对应于包括半导体衬底11的结构，半导体衬底11的内部和顶部已经预先形成了集成电路13。电路13例如在制造分散体内都是相同的。

[0043] 衬底11可以对应于半导体材料的晶片，例如已经减小其厚度以获得对应于电子管芯中衬底11的期望最终厚度的厚度的硅。衬底11的厚度例如在50μm至500μm范围内，例如在50μm至130μm范围内。

[0044] 图1的结构还包括覆盖衬底11的上表面的绝缘层和导电层的叠层，也称为互连叠层

[0045] 15。互连叠层15在其上表面侧还包括对于每个集成电路13的一个或多个接触焊盘17。接触焊盘17可以包括一个或多个金属层的堆叠。接触焊盘17例如在凸块金属化(UBM)下。

[0046] 每个集成电路13例如包括一个或多个电子组件(晶体管、二极管、晶闸管、双向晶闸管等)。

[0047] 在图1中，示出了三个集成电路13，可以理解，形成在衬底11的内部和顶部的集成电路13的数量可以不同于三个。实际上，衬底11是半导体材料(例如硅)的晶片，并且在衬底11的内部和顶部形成几十个甚至几百个或几千个集成电路13。然后，集成电路13例如被组织在遵循规则网格的行和列的阵列中。

[0048] 在本描述的其余部分中，在图1的方位中，结构或衬底11的下表面，例如，没有接触焊盘17的表面，被称为背侧，而结构或衬底11的上表面，例如，有接触焊盘17的表面，被称为前侧，仅出于描述和说明的目的。

[0049] 图2以截面图示出了在图1所示的结构的背侧(例如，在图1的方位的下表面)上沉积电绝缘树脂保护层19的步骤。

[0050] 应该注意的是，在图2的示例中，结构的方位相对于图1的截面视图是颠倒的。

[0051] 在此步骤中，用树脂19整体地覆盖结构的背侧(全板)。树脂19例如是环氧树脂、对二甲苯或其它电绝缘聚合物或其它电绝缘材料。在本示例中，树脂19沉积在半导体衬底11的顶部并与背侧接触。例如，树脂在衬底11的整个背侧具有基本均匀的厚度。例如，树脂19最初以液体或粘性形式沉积，然后例如通过退火硬化。

[0052] 在一些实施方案中，树脂19具有相对较大的厚度以使结构变硬，从而它可以经受后续步骤，特别是切割步骤，并具有有限的破损风险。例如，树脂层19具有大于70μm的厚度。

[0053] 图3以截面图示出了从图2所示的结构的前侧(示为图2的方位的下表面)形成切割沟槽21的步骤。

[0054] 应该注意的是，在图3的示例中，结构的方位相对于图2的截面视图是颠倒的。

[0055] 沟槽21在电路13之间延伸，使得每个电路13通过沟槽21与相邻电路横向分开。作为示例，每个电路13被沟槽21横向地完全限定或包围。例如，在俯视图中，沟槽21可以形成在集成电路13之间延伸的连续栅极。

[0056] 在所示的示例中，沟槽21从结构的前侧(即，在图3的方位的上表面)垂直延伸，更具体地，从叠层15的上表面垂直延伸。沟槽21穿过叠层15和衬底11的整个厚度以及树脂19的一部分厚度。沟槽21在树脂层19中停止而不完全穿过树脂层19。

[0057] 因此，在形成沟槽21的步骤结束时，每个集成电路13与相邻集成电路13电绝缘，但机械地紧固或耦合到相邻集成电路13。

[0058] 沟槽21例如通过等离子切割、通过刀片锯切或通过激光切割形成。

[0059] 沟槽21的宽度L1，例如在20μm至150μm的范围内，例如在50μm的数量级内。沟槽21在树脂19中向下延伸到深度p1，例如大于20μm。在一些实施方案中，残留在沟槽21底部的树脂19的厚度至少为50μm。

[0060] 在一些实施例中，为简单起见未示出，沟槽21可以停止在树脂层19的上表面上，例如，树脂层19的与衬底11接合的表面上。在这种情况下，深度p1基本上为零。这可以例如在树脂19上选择性的等离子切割中发生。

[0061] 图4以截面图示出了集成电路13的电测试步骤。

[0062] 电测试包括在该示例中，借助于电连接到测试设备(未示出)的金属测试探针23将电测试信号施加到管芯的连接金属层17。作为示例，在该步骤中，并行地对多个管芯进行电测试。

[0063] 在该步骤中，例如对形成在同一半导体衬底晶片11上的集成电路13进行全部测试。作为示例，以多个电路13为组同时测试集成电路13。例如，电路13被分配成多个组，每组多个电路13，同组的电路13被同时测试，不同组的电路13被顺序测试。作为示例，集成电路13以八乘八、十六乘十六、六十四乘六十四或甚至以更大尺寸的组同时测试。

[0064] 图5和图6示出了将图4所示的结构切割成单个管芯的步骤的实现的两个示例，每个管芯包括单个集成电路13。

[0065] 在图5的示例中，通过从背侧减薄树脂层19来获得管芯单个化。

[0066] 在此步骤之前，粘合支撑膜27，例如，如图5所示的柔性膜，附着在结构的前侧上。

[0067] 然后将树脂19的一部分厚度从其背侧移除。例如，通过机械抛光或化学机械抛光(CMP)来进行减薄。

[0068] 在所示的示例中，当到达沟槽21的底部并且当到达树脂层19的期望最终厚度时，减薄被中断。作为示例，在减薄步骤结束时，残留在管芯的背侧的树脂19的厚度小于100μm，例如小于30μm。

[0069] 在图5所示的步骤结束时，该结构对应于多个单个的电子管芯，仅由支撑膜(图5中未示出)耦合。每个单个管芯包括单个集成电路13。然后，管芯可以从支撑膜的背侧收集，以便组装在外部设备中。

[0070] 作为变体，图5中所示的结构通过其背侧放置在另一支撑膜上，例如柔性膜，然后移除位于该结构的前侧的支撑膜。然后，管芯可以通过它们的前侧从另一支撑膜上收集，以便它们组装在外部设备中。

[0071] 在图6的示例中，通过从结构的前侧形成贯通沟槽25来获得管芯的单个化。

[0072] 在此步骤之前，结构通过其背侧(图6的方位的下表面)放置在支撑膜29上，例如柔性膜，如图6所示。

[0073] 为了将结构切割成单个管芯，每个管芯包括单个集成电路13，在树脂19中的沟槽21的前面形成沟槽25。更具体地，在每个沟槽21中形成平行于所述沟槽21的沟槽25。在这个示例中，沟槽25沿着沟槽21的长度延伸。沟槽25从沟槽21的底部垂直延伸穿过树脂19，并出现在树脂层19的背侧。因此，树脂19在沟槽21的前面被切割。沟槽25的宽度L2小于或等于宽度L1。

[0074] 例如，可以通过使用宽度小于用于形成沟槽21的切割刀片通过锯切形成沟槽25。作为变体，沟槽25可以通过激光烧蚀或任何其他切割技术形成。沟槽21和沟槽25例如沿着同一中心轴线对齐。

[0075] 在图6所示的步骤结束时，该结构对应于仅由支撑膜29耦合的多个单个的电子管芯，每个单个的管芯包括单个集成电路13。管芯可以从该支撑膜29收集，以便组装在外部设备中。

[0076] 在结合图1至图6描述的方法的最后，获得仅在衬底11的背侧涂覆有保护树脂层19的基本管芯。例如，衬底11的侧面保持自由，即不涂覆电绝缘保护树脂。

[0077] 上述方法的优点在于，它能够获得中间结构，其中集成电路13与相邻集成电路13电绝缘但机械地紧固到相邻集成电路13(图3)。在芯片单个化步骤之前，可以有利地在该中间结构上执行芯片的最终电测试。

[0078] 图7至图12是示出根据实施例的电子管芯制造方法的示例的连续步骤的截面图。

[0079] 图7对应于与图1所示结构相同或类似的结构，下文不再详细说明。

[0080] 图8以截面图示出了从图7所示结构的后侧形成切割沟槽31的步骤。

[0081] 应该注意的是，在图8的示例中，结构的方位相对于图7的截面视图是颠倒的。

[0082] 在所示的示例中，沟槽31从衬底11的背侧垂直延伸并继续进入衬底11。在该示例中，沟槽31是非贯通的，即，它们不出现在衬底11的前侧上。

[0083] 在所示的示例中，沟槽31在电路13之间延伸，使得在俯视图中，每个电路13通过沟槽31与相邻电路13分开。例如，在俯视图中，沟槽31可以形成在集成电路13之间延伸的连续网格。

[0084] 沟槽31垂直向下延伸到深度H1。深度H1可以在衬底11的厚度的30％至75％的范围内。作为示例，深度H1被选择为使得在沟槽31的底部和衬底11的前侧之间保持在20μm至50μm范围内的衬底11的厚度H2。例如，沟槽31的宽度L3范围为20μm至120μm，在某些实施方案中，宽度L3范围为40μm至70μm，例如，宽度L3约等于50μm。

[0085] 在一些实施方式中，沟槽31例如通过等离子切割形成。在一些实施方案中，沟槽31通过借助于刀片锯切形成。

[0086] 图9以截面图示出了在图8所示结构的背侧沉积保护层33的步骤。

[0087] 在该步骤中，结构的背侧(即，在图8和图9的方位的上表面)被树脂33整体地覆盖(整板)。例如，填充沟槽31，并且覆盖衬底11的背侧。树脂33例如与结合图1至图6描述的树脂19相同或类似。

[0088] 作为示例，树脂33被沉积，使得其在衬底11的背侧、沟槽31的外侧形成具有非零厚度e1的层，例如厚度e1为20μm量级。

[0089] 图10以截面图示出了从图9所示结构的前侧形成切割沟槽35的步骤。

[0090] 应该注意的是，在图10的示例中，结构的方位相对于图8和图9的截面视图是颠倒的。

[0091] 在该步骤中，在衬底11和位于沟槽31内的树脂33中形成沟槽35。沟槽35形成在所有沟槽31中并沿其长度形成。沟槽35垂直延伸穿过衬底11和树脂33的一部分厚度。例如，沟槽35在树脂33中延伸到10μm至40μm范围内的深度e2。

[0092] 沟槽35具有宽度L4。宽度L4小于宽度L3，使得每个管芯的衬底11的每个侧边的由沟槽35限定的部分保持由树脂33覆盖，例如覆盖在5μm至10μm的厚度范围内。例如，可以通过使用宽度小于用于形成沟槽31的切割刀片通过锯切形成沟槽35。作为变体，沟槽35可以通过激光烧蚀或通过任何其他切割技术，例如通过等离子体蚀刻来形成。沟槽31和沟槽35例如沿着同一中心轴线对齐。例如，宽度L4在5μm至20μm范围内。

[0093] 作为未示出的变体，沟槽35停在树脂33的上表面(零厚度e2)上。例如，当通过等离子切割形成沟槽35时，可在树脂33上选择性地形成沟槽35。

[0094] 在图10所示的形成沟槽35的步骤结束时，每个集成电路13与相邻集成电路13电绝缘，但机械地紧固在相邻集成电路13上。

[0095] 图11以截面图示出了集成电路13的电测试步骤，该步骤与图4所示的测试步骤相同或相似。

[0096] 图12以截面图示出了将图11所示的结构切割成单个管芯的步骤，每个管芯包括单个集成电路13。

[0097] 在该步骤中，从图10或图11所示的结构的前侧(即，在图10和图11的方位上的上表面)形成贯通沟槽37。

[0098] 在此步骤之前，该结构通过其背侧(图12的方位的下表面)放置在支撑膜(例如柔性膜)上，图12中未示出。

[0099] 为了将结构切割成单个管芯，在树脂33中的沟槽35的前面形成沟槽37。更具体地，在每个沟槽35的前面形成平行于每个沟槽35的沟槽37。在这个示例中，沟槽37沿着沟槽35的长度延伸。沟槽37垂直延伸，使得存在于沟槽31中的树脂33在沟槽35的前面被切割。沟槽37的宽度L5小于或等于沟槽31的宽度L3。在一些实施方式中，沟槽L5的宽度大于或等于沟槽31的宽度L4，以避免在树脂中形成台阶(step)。

[0100] 例如，可以通过使用宽度小于或等于(在所示示例中等于)用于形成沟槽31的切割刀片通过锯切形成沟槽37。沟槽37可以作为变体通过激光烧蚀形成。沟槽31、沟槽35和沟槽37例如沿着同一中心轴线对齐。

[0101] 在图12所示的步骤结束时，该结构对应于仅由支撑膜(图12中未示出)耦合的多个单个的电子管芯，每个单个的管芯包括单个集成电路13。管芯可以从该支撑膜中收集，以便在外部设备中组装。

[0102] 在结合图7至图12描述的方法的最后，获得仅在衬底11的背侧和侧面的下部涂覆有保护树脂33的基本管芯。例如，衬底11的侧面的上部保持自由，即不涂覆有电绝缘保护树脂。

[0103] 这里，所述方法的优点同样是能够获得中间结构，其中集成电路13与相邻集成电路13电绝缘，并且机械地紧固到相邻集成电路13(图10)。在管芯单个化步骤之前，管芯的最终电测试可以有利地在该中间结构上执行。

[0104] 所描述的实施例和实现模式的优点在于它们与通常的电子管芯制造方法兼容。

[0105] 所描述的实施例和实现模式的另一优点是，它们能够在管芯的制造过程中对每个管芯进行电测试。

[0106] 所描述的实施例和实现模式的另一优点是，当管芯被电测试时，它们允许管芯的良好保持。

[0107] 所描述的实施例和实现模式的另一优点是，它们与通常的测试设备兼容。

[0108] 已经描述了各种实施例和变体。本领域技术人员将理解，这些各种实施例和变体的某些特征可以组合，并且本领域技术人员将发现其他变体。例如，所描述的实施例例如不限于上面提到的尺寸和材料的示例。

[0109] 应当注意，所描述的实施例特别适用于小尺寸的管芯，例如，在俯视图中，其表面2 2
积小于1mm，在一些实施方式中小于0.3mm。所描述的实施例例如适用于其中接触焊盘17对齐在单行上的管芯，在一些实现中适用于仅在相同连接表面上具有两个接触焊盘17的长方体形状的管芯。然而，所描述的实施例不限于这些特定情况。

[0110] 最后，基于上面给出的功能指示，所描述的实施例和变体的实际实现在本领域技术人员的能力范围内。

[0111] 电子管芯制造方法可以概括为：a)在半导体衬底(11)的第一表面侧上沉积电绝缘树脂层(19；33)，在半导体衬底(11)的内部和上面预先形成了多个集成电路(13)，该半导体衬底在与第一表面相对的第二表面上支撑接触焊盘(17)；以及b)在半导体衬底(11)的第二表面侧上形成第一沟槽(21；35)，该第一沟槽(21；35)将集成电路(13)彼此电隔离，该第一沟槽在半导体衬底中垂直延伸并进入到树脂层(19；33)中或树脂层(19；33)的顶部。

[0112] 步骤b)之后是电子管芯的单个化的步骤c)。

[0113] 可以通过在第一沟槽(21；35)中形成第二沟槽(25；37)来实现步骤c)中的单个化。

[0114] 可以通过减薄绝缘树脂层(19)来实现步骤c)中的单个化。

[0115] 该方法可包括在步骤b)和c)之间的集成电路(13)的电测试步骤d)。

[0116] 第一沟槽(21)可以横跨衬底(11)的整个厚度延伸。

[0117] 该方法可以包括在步骤a)和步骤b)之间，形成第三沟槽(31)的步骤，该第三沟槽(31)从半导体衬底(11)的第一表面横跨半导体衬底的厚度的一部分在集成电路(13)之间延伸。

[0118] 第三沟槽(31)可以在半导体衬底(11)中向下延伸到半导体衬底的厚度的30％至75％范围内的深度(H1)。

[0119] 第三沟槽(31)的宽度(L3)可以大于第一沟槽(37)的宽度(L5)。

[0120] 在步骤a)期间，半导体衬底(11)的厚度可以在50μm至500μm的范围内，在一些实施方案中为50μm至130μm。

[0121] 以上描述的各种实施例可以组合以提供进一步的实施例。如果需要，可以修改实施例的方面，以采用各种实施例的概念来提供又一实施例。

[0122] 可以根据上述详细描述对实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应被解释为将权利要求限制到说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这些权利要求有权享有的等效物的全部范围。因此，权利要求不受本公开的限制。