芯片封装结构与其形成方法

摘要

提供芯片封装结构及其形成方法。方法包括形成介电层于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上。方法包括形成第一导电凸块结构与屏蔽凸块结构于介电层上。第一导电凸块结构电性连接至布线层，且屏蔽凸块结构与布线层电性绝缘。方法包括经由第一导电凸块结构接合第一芯片结构至重布线结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构延伸越过屏蔽凸块结构的第一侧壁。

权利要求

1.一种芯片封装结构的形成方法，包括：

形成一介电层于一重布线结构上，其中该重布线结构包括一介电结构与多个布线层位于该介电结构之中或之上；

形成一第一导电凸块结构与一屏蔽凸块结构于该介电层上，其中该第一导电凸块结构电性连接至所述布线层，且该屏蔽凸块结构与所述布线层电性绝缘；以及经由该第一导电凸块结构接合一第一芯片结构至该重布线结构，其中该第一芯片结构与该屏蔽凸块结构电性绝缘，且该第一芯片结构延伸越过该屏蔽凸块结构的一第一侧壁。

2.如权利要求1所述的芯片封装结构的形成方法，其中所述布线层之一的一布线延伸越过该第一芯片结构的一第二侧壁，且该屏蔽凸块结构覆盖该第二侧壁之下的该布线的一部分。

3.如权利要求1所述的芯片封装结构的形成方法，其中该屏蔽凸块结构具有至少一孔洞。

4.如权利要求1所述的芯片封装结构的形成方法，其中形成该第一导电凸块结构与该屏蔽凸块结构于该介电层上的步骤包括：形成一晶种层于该介电层上；

形成一第一遮罩层于该晶种层上，其中该第一遮罩层具有一第一开口与一第二开口以露出该晶种层的部分；

形成一导电层于该第一开口与该第二开口中；以及

移除该第一遮罩层与该第一遮罩层之下的该晶种层。

5.一种芯片封装结构的形成方法，包括：

形成一屏蔽凸块结构于一重布线结构上，其中该重布线结构包括一介电结构与多个布线层位于该介电结构之中或之上，且该屏蔽凸块结构与所述布线层电性绝缘；以及接合一第一芯片结构与一第二芯片结构至该重布线结构，其中该第一芯片结构及该第二芯片结构与该屏蔽凸块结构电性绝缘，该第一芯片结构与该第二芯片结构隔有一间隙，该屏蔽凸块结构在该第一芯片结构、该第二芯片结构、与该屏蔽凸块结构的上视图中延伸越过该间隙，且该屏蔽凸块结构比每一所述布线层厚。

6.如权利要求5所述的芯片封装结构的形成方法，还包括：

在形成该屏蔽凸块结构于该重布线结构上之前，形成一屏蔽垫于该介电结构上，其中该屏蔽垫与所述布线层、该第一芯片结构、该第二芯片结构、及该屏蔽凸块结构电性绝缘，该屏蔽垫延伸越过该间隙，且该屏蔽凸块结构与该屏蔽垫部分重叠；以及形成一介电层于该重布线结构与该屏蔽垫上，其中该屏蔽凸块结构形成于该介电层上。

7.如权利要求6所述的芯片封装结构的形成方法，其中该屏蔽凸块结构比该屏蔽垫厚。

8.一种芯片封装结构，包括：

一重布线结构，包括一介电结构与多个布线层位于该介电结构之中或之上；

一第一导电凸块结构，位于该重布线结构之上并电性连接至所述布线层；

一屏蔽凸块结构，位于该重布线结构之上并与所述布线层电性绝缘；以及一第一芯片结构，接合至该第一导电凸块结构，其中该第一芯片结构与该屏蔽凸块结构电性绝缘，且该第一芯片结构与该屏蔽凸块结构部分重叠。

9.如权利要求8所述的芯片封装结构，其中该重布线结构还包括一屏蔽垫于该介电结构上，该屏蔽垫与所述布线层、该第一芯片结构、及该屏蔽凸块结构电性绝缘，且该第一芯片结构与该屏蔽凸块结构均与该屏蔽垫部分重叠。

10.如权利要求9所述的芯片封装结构，其中该屏蔽凸块结构的一部分在该第一芯片结构与该屏蔽垫之间。

说明书

芯片封装结构与其形成方法

技术领域

[0001] 本公开实施例关于芯片封装结构与其形成方法，更特别关于形成屏蔽凸块结构于两个芯片结构之间的间隙之下以及重布线结构之上，进而避免应力集中在间隙中而损伤间隙之下的布线。

背景技术

[0002] 半导体装置用于多种电子应用中，比如个人电脑、手机、数码相机、与其他电子设备。半导体装置的制作方法通常为依序沉积绝缘层或介电层、导电层、与半导体层于半导体基板上，并采用光微影制程与蚀刻制程图案化多种材料层，以形成电路构件与单元于半导体基板上。

[0003] 许多集成电路通常形成于半导体晶圆上。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。可在晶圆等级下处理并封装晶圆的晶粒，并发展晶圆级封装所用的多种技术。由于芯片封装结构需要包含多种功能的多个芯片，如何形成具有多个芯片的可信芯片封装的方法面临挑战。

发明内容

[0004] 在一些实施例中，提供芯片封装结构的形成方法。方法包括形成介电层于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上。方法包括形成第一导电凸块结构与屏蔽凸块结构于介电层上。第一导电凸块结构电性连接至布线层，且屏蔽凸块结构与布线层电性绝缘。方法包括经由第一导电凸块结构接合第一芯片结构至重布线结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构延伸越过屏蔽凸块结构的第一侧壁。

[0005] 在一些实施例中，提供芯片封装结构的形成方法。方法包括形成屏蔽凸块结构于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上，且屏蔽凸块结构与布线层电性绝缘。方法包括接合第一芯片结构与第二芯片结构至重布线结构。第一芯片结构及第二芯片结构与屏蔽凸块结构电性绝缘，第一芯片结构与第二芯片结构隔有间隙，屏蔽凸块结构在第一芯片结构、第二芯片结构、与屏蔽凸块结构的上视图中延伸越过间隙，且屏蔽凸块结构比每一布线层厚。

[0006] 在一些实施例中，提供芯片封装结构。芯片封装结构包括重布线结构，其包括介电结构与多个布线层位于介电结构之中或之上。芯片封装结构包括第一导电凸块结构，位于重布线结构之上并电性连接至布线层。芯片封装结构包括屏蔽凸块结构，位于重布线结构之上并与布线层电性绝缘。芯片封装结构包括第一芯片结构，接合至第一导电凸块结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构与屏蔽凸块结构部分重叠。

附图说明

[0007] 图1A至1I是一些实施例中，形成芯片封装结构的多种制程阶段的剖视图。

[0008] 图1B‑1是一些实施例中，图1B的屏蔽垫的上视图。

[0009] 图1E‑1是一些实施例中，图1E的芯片封装结构的上视图。

[0010] 图1F‑1是一些实施例中，图1F的芯片封装结构的上视图。

[0011] 图1F‑2是一些实施例中，图1F的芯片结构的剖视图。

[0012] 图1I‑1是一些实施例中，图1I的芯片封装结构的上视图。

[0013] 图2是一些实施中，芯片封装结构的上视图。

[0014] 图3是一些实施中，芯片封装结构的上视图。

[0015] 图4是一些实施中，芯片封装结构的上视图。

[0016] 图5是一些实施中，芯片封装结构的上视图。

[0017] 图6是一些实施中，芯片封装结构的上视图。

[0018] 图7是一些实施中，芯片封装结构的上视图。

[0019] 图8是一些实施中，芯片封装结构的上视图。

[0020] 图9是一些实施中，芯片封装结构的上视图。

[0021] 图10是一些实施中，芯片封装结构的上视图。

[0022] 图11是一些实施中，芯片封装结构的上视图。

[0023] 图12是一些实施中，芯片封装结构的上视图。

[0024] 图13是一些实施中，芯片封装结构的上视图。

[0025] 图14是一些实施中，芯片封装结构的上视图。

[0026] 图15A至图15C是一些实施例中，形成芯片封装结构的多种制程阶段的剖视图。

[0027] 图16A至图16C是一些实施例中，形成芯片封装结构的多种制程阶段的剖视图。

[0028] 其中，附图标记说明如下：

[0029] C：切割线

[0030] D1，D2，D3，D4：距离

[0031] G1：间隙

[0032] M1，212，212C，212D，216，1520，1610：遮罩层

[0033] OP1，OP2，117a，119a，212a，212b，216a，1522，1612：开口

[0034] P，100，200，300，400，500，600，700，800，900，1000，1100，1200，1300，1400，1500，1600：芯片封装结构

[0035] T1，T2：厚度

[0036] W1，W2：宽度

[0037] 1B‑1B’，1E‑1E’，1F‑1F’，1I‑1I’：剖线

[0038] 10：载板

[0039] 111，114，117，119，261：介电层

[0040] 112，265：接合垫

[0041] 113，116，118d，262：布线层

[0042] 115，118c，263，264：导电通孔

[0043] 116a：布线

[0044] 118’：屏蔽垫

[0045] 118a，211：晶种层

[0046] 118b，215，1510，1611：导电层

[0047] 118f，118g，219b，219c，222a，222b，222c，222d：侧壁

[0048] 118h，219a：孔洞

[0049] 119b：上表面

[0050] 210：重布线结构

[0051] 213，224a，：凸块下金属化层

[0052] 214，224b：阻障层

[0053] 215a，224c：导电凸块

[0054] 215b：屏蔽凸块

[0055] 217：焊料凸块

[0056] 217a：焊料层

[0057] 218，224：导电凸块结构

[0058] 219：屏蔽凸块结构

[0059] 219e：延伸部分

[0060] 219m：主要部分

[0061] 219P：部分

[0062] 220A，220B：芯片结构

[0063] 222A，222B：含芯片结构

[0064] 225，260：布线基板

[0065] 226：芯片

[0066] 227：导电柱

[0067] 228，230：底填层

[0068] 229，240：成型层

[0069] 250：凸块

具体实施方式

[0070] 下述详细描述可搭配图式说明，以利理解本公开的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。

[0071] 以下公开的内容提供许多不同的实施例或实例以实施本案的不同特征。以下公开的内容说明各个构件及其排列方式的特定例子以简化说明。这些特定例子并非用以局限本公开实施例。举例来说，若本公开实施例说明第一结构形成于第二结构之上，即表示其第一结构可能与第二结构直接接触，或额外结构可能形成于第一结构与第二结构之间，使第一结构与第二结构未直接接触。此外，本公开多种例子可重复标号以简化说明或使说明清楚，并不代表多种实施例及/或设置中具有相同标号的结构具有同样的相对关系。

[0072] 此外，空间相对用语如“在…下方”、“下方”、“较低的”、“上方”、“较高的”、或类似用词，用于描述图式中一些元件或结构与另一元件或结构之间的关系。这些空间相对用语包括使用中或操作中的装置的不同方向，以及图式中所描述的方向。当装置转向不同方向时(旋转90度或其他方向)，则使用的空间相对形容词也将依转向后的方向来解释。

[0073] 本技术领域中具有通常知识者应了解用语“大抵上”，比如“大抵上平坦”或“大抵上共平面”等用语。在一些实施例中，可移除大抵上这个形容词。当采用此用语时，其可包括“完全”、“全然”、“全部”等等的实施例。当采用此用语时，其亦可表示90％或更高，例如95％或更高，特别是99％或更高，包括100％。此外，用语“大抵上平行”或“大抵上垂直”可解释为不排除与特定设置之间的微小偏差，且可包括例如高达10°的偏差。用语“大抵上”不排除“全部”，例如“大抵上无Y”的组成可完全无Y。

[0074] 用语“约”与特定距离或尺寸的结合可解释为不排除与特定距离或尺寸的微小偏差，且可包括例如高达10％的偏差。关于数值x的用词“约”可表示x±5或10％。

[0075] 下述内容说明一些本公开实施例。可在这些实施例所述的阶段之前、之中、及/或之后提供额外步骤。不同实施例可取代或省略一些所述步骤。半导体装置结构可添加一些额外结构。不同实施例可取代或省略一些下述结构。虽然一些实施例以特定顺序说明步骤，这些步骤可由其他合逻辑的顺序进行。

[0076] 如图1A所示的一些实施例，提供载板10。在一些实施例中，载板10的组成为玻璃、硅、金属、或另一合适材料。如图1A所示的一些实施例中，介电层111形成于载板10上。

[0077] 在一些实施例中，介电层111的组成为绝缘材料如聚合物材料(如聚苯并恶唑、聚酰亚胺、或光敏材料)、氮化物(如氮化硅)、氧化物(如氧化硅)、氮氧化硅、或类似物。在一些实施例中，介电层111的形成方法可采用沉积制程(如化学气相沉积制程或物理气相沉积制程)、光微影制程、与蚀刻制程。

[0078] 如图1A所示的一些实施例，接合垫112与布线层113分别形成于介电层111之中与之上。在一些实施例中，接合垫112与布线层113的组成为导电材料，比如金属(如铜、铝、或钨)或上述的合金。

[0079] 如图1A所示的一些实施例，形成介电层114于布线层113与介电层111上。在一些实施例中，介电层114的组成为绝缘材料如聚合物材料(如聚苯并恶唑、聚酰亚胺、或光敏材料)、氮化物(如氮化硅)、氧化物(如氧化硅)、氮氧化硅、或类似物。在一些实施例中，介电层114的形成方法可采用沉积制程(如化学气相沉积制程或物理气相沉积制程)、光微影制程、与蚀刻制程。

[0080] 如图1A所示的一些实施例，导电通孔115与布线层116分别形成于介电层114之中与之上。在一些实施例中，导电通孔115与布线层116的组成为导电材料如金属(比如铜、铝、或钨)或上述的合金。

[0081] 如图1A所示的一些实施例，介电层117形成于布线层116与介电层114上。在一些实施例中，介电层117具有开口117a。在一些实施例中，开口117a露出其下方的布线层116。

[0082] 在一些实施例中，介电层117的组成为绝缘材料如聚合物材料(如聚苯并恶唑、聚酰亚胺、或光敏材料)、氮化物(如氮化硅)、氧化物(如氧化硅)、氮氧化硅、或类似物。在一些实施例中，介电层117的形成方法可采用沉积制程(如化学气相沉积制程或物理气相沉积制程)、光微影制程、与蚀刻制程。

[0083] 如图1A所示的一些实施例，顺应性地形成晶种层118a于介电层117与露出的布线层116上。在一些实施例中，晶种层118a的组成为导电材料如金属(比如铜、铝、金、银、或钨)或上述的合金。在一些实施例中，晶种层118a的形成方法可采用沉积制程，比如物理气相沉积制程或化学气相沉积制程。

[0084] 如图1A所示的一些实施例，形成遮罩层M1于晶种层118a上。在一些实施例中，遮罩层M1的开口OP1及OP2露出其下方的晶种层118a。在一些实施例中，遮罩层M1的组成可为聚合物材料如光阻材料。

[0085] 如图1A所示的一些实施例，顺应性地形成导电层118b于开口OP1及OP2之中与晶种层118a之上。在一些实施例中，导电层118b的组成为导电材料如金属(比如铜、铝、金、银、或钨)或上述的合金。在一些实施例中，导电层118b的形成方法可为镀制制程如电镀制程。

[0086] 如图1B所示的一些实施例，移除遮罩层M1与遮罩层M1之下的晶种层118a。在一些实施例中，开口117a中的导电层118b与其下方的晶种层118a一起形成导电通孔118c。

[0087] 在一些实施例中，在介电层117之上与原本在开口OP1之中的导电层118b以及其下的晶种层118a一起形成布线层118d。在一些实施例中，布线层118d为布线层113、116、及118d的最顶层。

[0088] 在一些实施例中，位于介电层117上与原本位于开口OP2中的导电层118b与其下的晶种层118a一起形成屏蔽垫118’。在一些实施例中，屏蔽垫118’与布线层118d的组成可为相同材料。在一些实施例中，屏蔽垫118’与布线层113、116、及118d电性绝缘。

[0089] 图1B‑1是一些实施例中，图1B的屏蔽垫的上视图。在一些实施例中，图1B是屏蔽垫118’沿着图1B‑1中的剖线1B‑1B’的剖视图。如图1B及1B‑1所示的一些实施例，屏蔽垫118’为网状。在一些实施例中，屏蔽垫118’具有孔洞118h。在一些实施例中，孔洞118h为穿孔。在一些实施例中，孔洞118h排列成阵列。在一些其他实施例中，孔洞118h随机排列。

[0090] 如图1B及图1B‑1所示的一些实施例，导电层118b的上表面积与屏蔽垫118’的总面积(含导电层118b的上表面积与孔洞118h的总面积)的比例大于约0.5。在一些实施例中，若比例小于约0.5，则屏蔽垫118’的应力屏蔽能力不足以保护其下方的布线。在一些实施例中，上述比例为约0.7至约1。

[0091] 在一些实施例中，孔洞118h亦可视作排气孔。在一些实施例中，孔洞118h可使介电层117排气，以避免排气现象损伤屏蔽垫118’。因此在一些实施例中，孔洞118h可改善屏蔽垫118’的可信度。在一些实施例中，此步骤实质上形成重布线结构210。

[0092] 如图1C所示的一些实施例，介电层119形成介电层117、布线层118d、与屏蔽层118’上。在一些实施例中，介电层119作为应力缓冲层。在一些实施例中，介电层119作为应力缓冲层。在一些实施例中，介电层119具有开口119a。在一些实施例中，开口119a露出其下方的布线层118d。

[0093] 在一些实施例中，介电层119的组成为绝缘材料如聚合物材料(如聚苯并恶唑、聚酰亚胺、或光敏材料)、氮化物(如氮化硅)、氧化物(如氧化硅)、氮氧化硅、或类似物。在一些实施例中，介电层119的形成方法可采用沉积制程(如化学气相沉积制程或物理气相沉积制程)、光微影制程、或蚀刻制程。

[0094] 如图1C所示的一些实施例，顺应性地形成晶种层211于介电层119与露出的布线层118d上。在一些实施例中，晶种层211的组成为导电材料如金属(比如铜、铝、金、银、或钨)或上述的合金。在一些实施例中，晶种层211的形成方法可采用沉积制程，比如物理气相沉积制程或化学气相沉积制程。

[0095] 如图1C所示的一些实施例，遮罩层212形成于晶种层211上。在一些实施例中，遮罩层212具有开口212a及212b以露出其下的晶种层211。在一些实施例中，遮罩层212的组成为聚合物材料如光阻材料。

[0096] 如图1C所示的一些实施例，凸块下金属化层213形成于开口212a及212b之中以及晶种层211之上。在一些实施例中，凸块下金属化层213的组成为导电材料如金属(比如钛、铜、及/或镍)或上述的合金(比如钛铜)。在一些实施例中，凸块下金属化层213的形成方法可采用镀制制程如电镀制程。

[0097] 如图1C所示的一些实施例，阻障层214形成于开口212a及212b之中，以及凸块下金属化层213之上。在一些实施例中，阻障层214用于避免后续形成于阻障层214上的凸块材料扩散至凸块下金属化层213中。在一些实施例中，阻障层214的组成为导电材料如金属(比如钽)或氮化物(如氮化钛及/或氮化钽)。在一些实施例中，阻障层214的形成方法可采用镀制制程如电镀制程。

[0098] 如图1C所示的一些实施例，导电层215形成于开口212a及212b之中以及阻障层214之上。在一些实施例中，开口212a中的导电层215形成导电凸块215a。在一些实施例中，开口212b中的导电层215形成屏蔽凸块215b。

[0099] 在一些实施例中，导电层215的组成为导电材料如金属(比如钛、铜、镍、或铝)或上述的合金。在一些实施例中，导电层215的形成方法可采用镀制制程如电镀制程。

[0100] 如图1D所示的一些实施例，遮罩层216形成于遮罩层212与屏蔽凸块215b上。在一些实施例中，遮罩层216具有开口216a于开口212a上并露出导电凸块215a。在一些实施例中，遮罩层216的组成为聚合物材料如光阻材料。

[0101] 如图1D所示的一些实施例，焊料层217a形成于开口216a之中与导电凸块215a之上。在一些实施例中，焊料层217a的组成为导电材料如锡为主的合金。在一些实施例中，焊料层217a的形成方法可采用镀制制程如电镀制程。

[0102] 如图1E所示的一些实施例，移除遮罩层212及216与遮罩层212之下的晶种层211。在一些实施例中，每一导电凸块215a、其下的阻障层214、其下的凸块下金属化层213、与其下的晶种层211一起形成导电凸块结构218。在一些实施例中，导电凸块结构218电性连接至布线层113、116、及118d。如图1E所示的一些实施例，使焊料层217a再流动以形成焊料凸块
217于导电凸块结构218上。

[0103] 在一些实施例中，屏蔽凸块215b、其下方的阻障层214、其下方的凸块下金属化层213、与其下方的晶种层211一起形成屏蔽凸块结构219。在一些实施例中，屏蔽凸块结构219与布线层113、116、及118d电性绝缘。

[0104] 在一些实施例中，屏蔽凸块结构219比屏蔽垫118’厚。在一些实施例中，屏蔽凸块结构219的厚度T1大于屏蔽垫118’的厚度T2。在一些实施例中，屏蔽凸块结构219比布线层113、116、与118d的每一者厚。

[0105] 在一些实施例中，图1E‑1是图1E的芯片封装结构的上视图。在一些实施例中，图1E是芯片封装结构沿着图1E‑1中的剖线1E‑1E’的剖视图。如图1E及图1E‑1所示的一些实施例，屏蔽凸块结构219与遮罩垫118’部分重叠。如图1E及图1E‑1所示的一些实施例，屏蔽凸块结构219具有孔洞219a以露出其下的介电层119。在一些实施例中，屏蔽凸块结构219具有相对的侧壁219b及219c。

[0106] 在一些实施例中，屏蔽垫118’具有相对的侧壁118f及118g。在一些实施例中，侧壁219b在垂直于介电层119的上表面119b的Y轴中对不准侧壁118f。在一些实施例中，侧壁
219c在Y轴中对不准侧壁118g。

[0107] 如图1E‑1所示的一些实施例，侧壁219b与侧壁118f隔有距离D1。在一些实施例中，侧壁219c与侧壁118g隔有距离D2。在一些实施例中，距离D1或D2可为约5μm至约50μm。如图1E‑1所示的一些实施例，屏蔽凸块结构219的孔洞219a对不准屏蔽垫118’的孔洞118h。

[0108] 由于对不准的设计可使应变传递路径长度自后续形成的芯片结构边缘增加至屏蔽垫118’之下的布线层，对不准的设计可改善屏蔽凸块结构219与屏蔽垫118’的应力屏蔽能力。因此在一些实施例中，具有屏蔽凸块结构219与屏蔽垫118’的芯片封装结构的可信度可改善。

[0109] 图1F‑1是一些实施例中，图1F的芯片封装结构的上视图。图1F是一些实施例中，芯片封装结构沿着图1F‑1的剖线1F‑1F’的剖视图。如图1F及图1F‑1所示的一些实施例，芯片结构220A及220B接合至焊料凸块217。在一些实施例中，芯片结构220A及220B经由焊料凸块217与导电凸块结构218电性连接至布线层118d。

[0110] 在一些实施例中，芯片结构220A及220B与屏蔽凸块结构219及屏蔽垫118’电性绝缘。在一些实施例中，芯片结构220A延伸越过屏蔽凸块结构219的侧壁219b与屏蔽垫118’的侧壁118f。在一些实施例中，芯片结构220B延伸越过屏蔽凸块结构219的侧壁219c与屏蔽垫118’的侧壁118g。

[0111] 在一些实施例中，芯片结构220A与芯片结构220B隔有间隙G1。在一些实施例中，间隙G1在屏蔽凸块结构219与屏蔽垫118’上。在一些实施例中，屏蔽凸块结构219比间隙G1宽。在一些实施例中，屏蔽凸块结构219延伸越过间隙G1。在一些实施例中，屏蔽垫118’延伸越过间隙G1。

[0112] 如图1F所示的一些实施例中，布线层116的布线116a延伸越过间隙G1，而屏蔽凸块结构219与屏蔽垫118’均位于间隙G1之下的布线116a上。在一些实施例中，布线116a延伸越过芯片结构220A及220B的侧壁222a，而屏蔽凸块结构219与屏蔽垫118’覆盖侧壁222a之下的布线116a的部分。

[0113] 在一些实施例中，芯片结构220A及220B与屏蔽凸块结构219及屏蔽垫118’部分重叠。在一些实施例中，屏蔽凸块结构219的一部分在芯片结构220A与屏蔽垫118’之间。在一些实施例中，屏蔽凸块结构219的另一部分在芯片结构220B与屏蔽垫118’之间。

[0114] 在一些实施例中，芯片结构220A包括含芯片结构222A与连接至含芯片结构222A的导电凸块结构224。在一些实施例中，芯片结构220B包括含芯片结构222B与连接至含芯片结构222B的导电凸块结构224。

[0115] 在一些实施例中，含芯片结构222A或222B包括芯片或具有至少一芯片的封装。以图1F‑2为例，一些实施例中含芯片结构222A包括的封装具有布线基板225、芯片226、导电柱227、底填层228、与成型层229。在一些实施例中，芯片226经由导电柱227接合至布线基板
225。

[0116] 在一些实施例中，底填层228填充于芯片226与布线基板225之间。在一些实施例中，成型层229位于布线基板225、芯片226、与底填层228上。举例来说，芯片226的组成为半导体材料。

[0117] 在一些实施例中，导电柱227的组成为导电材料。在一些实施例中，底填层228与成型层229的组成可为不同的绝缘材料。类似地，含芯片结构222B包含的封装可与图1F‑2的封装相同。

[0118] 在一些实施例中，每一导电凸块结构224包括凸块下金属化层224a、阻障层224b、与导电凸块224c。在一些实施例中，凸块下金属化层224a的组成为导电材料如金属(比如钛、铜、及/或镍)或上述的合金(比如钛铜)。在一些实施例中，阻障层224b的组成为导电材料如金属(比如钽)或氮化物(比如氮化钛及/或氮化钽)。在一些实施例中，导电凸块224c的组成为导电材料如金属(比如钛、铜、镍、或铝)或上述的合金。

[0119] 在一些实施例中，芯片结构220A之下的屏蔽凸块结构219的一部分具有宽度W1。在一些实施例中，芯片结构220B之下的屏蔽凸块结构219的一部份具有宽度W2。在一些实施例中，宽度W1或W2为约60μm至约150μm。

[0120] 在一些实施例中，宽度W1与距离D3(导电凸块结构224与含芯片结构222A的侧壁222a之间的距离D3)的比例可为约0.5至约1。在一些实施例中，宽度W2与距离D4(导电凸块结构224及含芯片结构222B的侧壁222a之间的距离D4)的比例可为约0.5至小于约1。在一些实施例中，若比例低于约0.5，则屏蔽凸块结构219的应力屏蔽能力不足以保护其下方的布线。

[0121] 如图1G所示的一些实施例，底填层230形成于芯片结构220A及220B与重布线结构210之间。在一些实施例中，底填层230围绕芯片结构220A及220B、焊料凸块217、导电凸块结构218、与屏蔽凸块结构219。

[0122] 在一些实施例中，底填层230延伸至芯片结构220A及220B之间的间隙G1。在一些实施例中，间隙G1填有底填层230。在一些实施例中，底填层230的组成为绝缘材料如聚合物材料。

[0123] 如图1G所示的一些实施例，成型层240形成于重布线结构210与底填层230上。在一些实施例中，成型层240围绕芯片结构220A及220B与底填层230。在一些实施例，成型层240的组成可为绝缘材料如聚合物材料(比如环氧树脂)。

[0124] 如图1H所示的一些实施例，移除载板10。如图1H所示的一些实施例，凸块250形成于接合垫112上。在一些实施例中，凸块250的组成为导电材料如锡为主的合金。在一些实施例中，凸块250的形成方法采用制镀制程(如电镀制程)与再流动制程。

[0125] 如图1H所示的一些实施例，沿着切割线C进行切割制程，可切割重布线结构210、介电层119、与成型层240以形成芯片封装结构P。在一些实施例中，图1A至图1H的制程为晶圆级封装制程。在一些实施例中，图1A至图1H只显示形成一或多个芯片封装结构P所用的结构以简化图式。

[0126] 如图1I所示的一些实施例，提供布线基板260。布线基板260包括介电层261、布线层262、导电通孔263及264、与接合垫265。在一些实施例中，接合垫265形成于介电层261上。在一些实施例中，布线层262与导电通孔263及264形成于介电层261中。

[0127] 在一些实施例中，导电通孔263电性连接于不同的布线层262之间。在一些实施例中，导电通孔264电性连接于布线层262与接合垫265之间。在一些实施例中，图1I只显示两个布线层262以简化图式。

[0128] 在一些实施例中，介电层261的组成为绝缘材料如聚合物材料(如聚苯并恶唑、聚酰亚胺、或光敏材料)、氮化物(如氮化硅)、氧化物(如氧化硅)、氮氧化硅、或类似物。在一些实施例中，介电层261的形成方法可采用沉积制程(如化学气相沉积制程或物理气相沉积制程)、光微影制程、或蚀刻制程。

[0129] 在一些实施例中，布线层262的组成为导电材料如金属(比如铜、铝、或钨)或上述的合金。在一些实施例中，导电通孔263及264的组成为导电材料如金属(比如铜、铝、或钨)或上述的合金。在一些实施例中，接合垫265的组成为导电材料如金属(比如铜、铝、或钨)或上述的合金。

[0130] 在一些实施例中，布线层262、导电通孔263及264、与接合垫265的组成为相同材料。在一些实施例中，布线层262、导电通孔263及264、与接合垫265的组成为不同材料。

[0131] 图1I‑1是一些实施例中，图1I的芯片封装结构的上视图。图1I是一些实施例中，芯片封装结构沿着图1I‑1的剖线1I‑1I’的剖视图。如图1I及图1I‑1所示的一些实施例，芯片封装结构P经由凸块250接合至布线基板260。在一些实施例中，凸块250连接于接合垫112及265之间。在一些实施例中，底填层270围绕凸块250。在一些实施例中，屏蔽垫118’及屏蔽凸块结构219与布线基板260电性绝缘。在一些实施例中，此步骤实质上形成芯片封装结构
100。

[0132] 在一些实施例中，芯片结构220A及220B的热膨胀系数不同于(如小于)布线基板的热膨胀系数。在一些实施例中，芯片结构220A及220B与布线基板260之间的热膨胀系数不匹配，可能诱发重布线结构210中的热应力，特别是间隙G1或侧壁222a之下的重布线结构210的部分中的热应力。在一些实施例中，热应力倾向造成延伸越过间隙G1与侧壁222a的布线破裂。在一些实施例中，由于应力集中在间隙G1之中或侧壁222a之上，屏蔽凸块结构219与屏蔽垫118’可屏蔽应力，以保护其下方的布线。因此在一些实施例中，屏蔽凸块结构219与屏蔽垫118’可改善芯片封装结构100的可信度。

[0133] 图2是一些实施例中，芯片封装结构200的上视图。在一些实施例中，图2未图示底填层与成型层以简化图式。如图2所示的一些实施例，芯片封装结构200与图1I‑1的芯片封装结构100类似，差别在于芯片封装结构200的屏蔽凸块结构219与屏蔽垫118’进一步位于芯片结构220A及220B的侧壁222b、222c、及222d之下。

[0134] 图3是一些实施例中，芯片封装结构300的上视图。在一些实施例中，图3未显示底填层与成型层以简化图式。如图3所示的一些实施例，芯片封装结构300与图2的芯片封装结构200类似，差别在于芯片封装结构300只具有芯片结构220A而不具有芯片结构220B。

[0135] 图4是一些实施例中，芯片封装结构400的上视图。在一些实施例中，图4未显示底填层与成型层以简化图式。如图4所示的一些实施例，芯片封装结构400与图1I‑1的芯片封装结构100类似，差别在于屏蔽凸块结构219与屏蔽垫118’为矩形。

[0136] 图5是一些实施例中，芯片封装结构500的上视图。在一些实施例中，图5未显示底填层与成型层以简化图式。如图5所示的一些实施例，芯片封装结构500与图1I‑1的芯片封装结构100类似，差别在于芯片封装结构500的屏蔽凸块结构219与屏蔽垫118’为圆形。

[0137] 图6是一些实施例中，芯片封装结构600的上视图。在一些实施例中，图6未显示底填层与成型层以简化图式。如图6所示的一些实施例，芯片封装结构600与图5的芯片封装结构500类似，差别在于屏蔽凸块结构219具有孔洞219a。

[0138] 在一些实施例中，图7未显示屏蔽垫118’以简化图式。在一些实施例中，屏蔽垫118’与屏蔽凸块结构219具有相同形状。

[0139] 图7是一些实施例中，芯片封装结构700的上视图。在一些实施例中，图7未显示底填层与成型层以简化图式。如图7所示的一些实施例，芯片封装结构700与图1I‑1的芯片封装结构100类似，差别在于芯片封装结构700的屏蔽凸块结构219与屏蔽垫118’为卵形。

[0140] 在一些实施例中，图8是芯片封装结构800的上视图。在一些实施例中，图8未显示底填层与成型层以简化图式。如图8所示的一些实施例，芯片封装结构800与图7的芯片封装结构700类似，差别在于芯片封装结构800的屏蔽凸块结构219具有彼此分开的部分219P。在一些实施例中，部分219P具有卵形。在一些实施例中，部分219P具有孔洞219a。

[0141] 在一些实施例中，图8未显示屏蔽垫118’以简化图式。在一些实施例中，屏蔽垫118’与屏蔽凸块结构219具有相同形状。

[0142] 在一些实施例中，图9是芯片封装结构900的上视图。在一些实施例中，图9未显示底填层与成型层以简化图式。如图9所示的一些实施例，芯片封装结构900与图4的芯片封装结构400类似，差别在于芯片封装结构900的屏蔽凸块结构219具有主要部分219m与连接至主要部分219m的延伸部分219e。在一些实施例中，延伸部分219e在含芯片结构222A及222B之下。在一些实施例中，主要部分219m与延伸部分219e为矩形。

[0143] 在一些实施例中，图9未显示屏蔽垫118’以简化图式。在一些实施例中，屏蔽垫118’与屏蔽凸块结构219具有相同形状。

[0144] 图10是一些实施例中，芯片封装结构1000的上视图。在一些实施例中，图10未图示底填层与成型层以简化图式。如图10所示的一些实施例，芯片封装结构1000与图9的芯片封装结构900类似，差别在于芯片封装结构1000的屏蔽凸块结构219具有孔洞219a。

[0145] 在一些实施例中，图10未图示屏蔽垫118’以简化图式。在一些实施例中，屏蔽垫118’与屏蔽凸块结构219具有相同形状。

[0146] 在一些实施例中，图11是芯片封装结构1100的上视图。在一些实施例中，图11未显示底填层与成型层以简化图式。如图11所示的一些实施例，芯片封装结构1100与图4的芯片封装结构400类似，差别在于芯片封装结构1100的屏蔽凸块结构219具有孔洞219a。在一些实施例中，图11未显示屏蔽垫118’以简化图式。在一些实施例中，屏蔽垫118’与屏蔽凸块结构219具有相同形状。

[0147] 在一些实施例中，图12是芯片封装结构1200的上视图。在一些实施例中，图12未显示底填层与成型层以简化图式。如图12所示的一些实施例，芯片封装结构1200与图4的芯片封装结构400类似，差别在于芯片封装结构1200的屏蔽凸块结构219具有蛇行线，而蛇行线的主要部分横向延伸越过芯片结构220A及220B之间的间隙G1。在一些实施例中，图12未显示屏蔽垫118’以简化图式。在一些实施例中，屏蔽垫118’与屏蔽凸块结构219具有相同形状。

[0148] 图13是一些实施例中，芯片封装结构1300的上视图。在一些实施例中，图13未显示底填层与成型层以简化图式。如图13所示的一些实施例，芯片封装结构1300与图12的芯片封装结构1200类似，差别在于芯片封装结构1300的屏蔽凸块结构219具有蛇行线，且蛇行线的主要部分垂直延伸。在一些实施例中，图13未图示屏蔽垫118’以简化图式。在一些实施例中，屏蔽垫118’与屏蔽凸块结构219具有相同形状。

[0149] 图14是一些实施例中，芯片封装结构1400的上视图。在一些实施例中，图14未图示底填层与成型层以简化图式。如图14所示的一些实施例，芯片封装结构1400与图4的芯片封装结构400类似，差别在于芯片封装结构1400的屏蔽凸块结构219具有彼此分开的部分219P。在一些实施例中，部分219P为矩形。在一些实施例中，图14未显示屏蔽垫118’以简化图式。在一些实施例中，屏蔽垫118’与屏蔽凸块结构219具有相同形状。

[0150] 图15A至图15C是一些实施例中，形成芯片封装结构所用的多种制程阶段的剖视图。如图15A所示的一些实施例，进行图1C的步骤以形成介电层119与晶种层211于介电层117与布线层118d上。如图15A所示的一些实施例，形成遮罩层212C于晶种层211上。在一些实施例中，遮罩层212C的开口212b露出其下方的晶种层211。

[0151] 如图15A所示的一些实施例，形成导电层1510于开口212b之中与晶种层211之上。在一些实施例中，导电层1510的组成可为导电材料如金属(如钛、铜、及/或镍)或上述的合金(如钛铜)。在一些实施例中，导电层1510的形成方法可采用镀制制程如电镀制程。

[0152] 如图15B所示的一些实施例，移除遮罩层212C。如图15B所示的一些实施例，遮罩层1520形成于晶种层211上。在一些实施例中，遮罩层1520具有开口1522以露出其下方的晶种层211。在一些实施例中，遮罩层1520的组成为聚合物材料如光阻材料。

[0153] 如图15B所示的一些实施例，进行图1C及图1D的步骤以形成凸块下金属化层213、阻障层214、导电层215、与焊料层217a于开口1522中。

[0154] 如图15C所示的一些实施例，移除遮罩层1520。如图15C所示的一些实施例，进行图1E至1I的步骤以形成芯片封装结构1500。在一些实施例中，屏蔽凸块结构219包括导电层
1510与其下方的晶种层211。

[0155] 图16A至图16C是一些实施例中，形成芯片封装结构所用的多种制程阶段的剖视图。如图16A所示的一些实施例，进行图1C的步骤以形成介电层119与晶种层211于介电层117与布线层118d上。

[0156] 如图16A所示的一些实施例，遮罩层212D形成于晶种层211上。在一些实施例中，遮罩层212D具有开口212a以露出其下方的晶种层。在一些实施例中，遮罩层212D的组成为聚合物材料如光阻材料。

[0157] 如图16A所示的一些实施例，进行图1C及图1D的步骤以形成凸块下金属化层213、阻障层214、导电层215、与焊料层217a于开口212a中。如图16B所示的一些实施例，移除遮罩层212D。

[0158] 如图16B所示的一些实施例，遮罩层1610形成于晶种层211、凸块下金属化层213、阻障层214、导电层215、与焊料层217a上。在一些实施例中，遮罩层1610具有开口1612以露出其下方的晶种层211。

[0159] 如图16B所示的一些实施例，导电层1611形成于开口1612之中与晶种层211之上。在一些实施例中，导电层1611的组成为导电材料如金属(如钛、铜、镍、铝、或钨)或上述的合金。在一些实施例中，导电层1611的形成方法可采用镀制制程如电镀制程。

[0160] 如图16C所示的一些实施例，移除遮罩层1610。如图16C所示的一些实施例，进行图1E至1I的步骤以形成芯片封装结构1600。在一些实施例中，屏蔽凸块结构219包括导电层
1611与其下方的晶种层211。

[0161] 形成芯片封装结构200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、及1600的制程与材料，可与形成芯片封装结构100的上述制程与材料类似或相同。

[0162] 在一些实施例中，提供芯片封装结构与其形成方法。形成芯片封装结构的方法，可形成屏蔽凸块结构于两个芯片结构之间的间隙之下以及重布线结构之上，进而避免应力集中在间隙中而损伤间隙之下的布线。

[0163] 在一些实施例中，提供芯片封装结构的形成方法。方法包括形成介电层于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上。方法包括形成第一导电凸块结构与屏蔽凸块结构于介电层上。第一导电凸块结构电性连接至布线层，且屏蔽凸块结构与布线层电性绝缘。方法包括经由第一导电凸块结构接合第一芯片结构至重布线结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构延伸越过屏蔽凸块结构的第一侧壁。

[0164] 在一些实施例中，布线层之一的布线延伸越过第一芯片结构的第二侧壁，且屏蔽凸块结构覆盖第二侧壁之下的布线之一部分。

[0165] 在一些实施例中，屏蔽凸块结构具有至少一孔洞。

[0166] 在一些实施例中，形成第一导电凸块结构与屏蔽凸块结构于介电层上的步骤包括：形成晶种层于介电层上；形成第一遮罩层于晶种层上，其中第一遮罩层具有第一开口与第二开口以露出晶种层的部分；形成导电层于第一开口与第二开口中；以及移除第一遮罩层与第一遮罩层之下的晶种层。

[0167] 在一些实施例中，上述方法还包括：在接合第一芯片结构至重布线结构之前，形成焊料凸块于第一导电凸块结构上，其中第一芯片结构接合至焊料凸块。

[0168] 在一些实施例中，形成焊料凸块于第一导电凸块结构上的步骤包括：在形成导电层于第一开口与第二开口中之后，以及在移除第一遮罩层与第一遮罩层之下的晶种层之前，形成第二遮罩层于第二开口中的导电层与第一遮罩层上，其中第二遮罩层具有第三开口于第一开口上并露出第一开口中的导电层；形成焊料层于第三开口中；移除第一遮罩层、第二遮罩层、与第一遮罩层之下的晶种层；以及使焊料层再流动。

[0169] 在一些实施例中，重布线结构还包括屏蔽垫于介电结构上，屏蔽垫与布线层及第一芯片结构电性绝缘，第一芯片结构延伸越过屏蔽垫的第二侧壁，且屏蔽凸块结构与屏蔽垫部分重叠。

[0170] 在一些实施例中，布线层的最顶层位于介电结构上，且屏蔽垫与布线层的最顶层由相同材料组成。

[0171] 在一些实施例中，上述方法还包括：形成第二导电凸块结构于介电层上，其中第二导电凸块结构电性连接至布线层；经由第二导电凸块结构接合第二芯片结构至重布线结构，其中第二芯片结构与屏蔽凸块结构电性绝缘，第二芯片结构延伸越过屏蔽凸块结构的第二侧壁，第二芯片结构与第一芯片结构隔有间隙，且屏蔽凸块结构位于间隙之下。

[0172] 在一些实施例中，屏蔽凸块结构比间隙宽。

[0173] 在一些实施例中，提供芯片封装结构的形成方法。方法包括形成屏蔽凸块结构于重布线结构上。重布线结构包括介电结构与多个布线层位于介电结构之中或之上，且屏蔽凸块结构与布线层电性绝缘。方法包括接合第一芯片结构与第二芯片结构至重布线结构。第一芯片结构及第二芯片结构与屏蔽凸块结构电性绝缘，第一芯片结构与第二芯片结构隔有间隙，屏蔽凸块结构在第一芯片结构、第二芯片结构、与屏蔽凸块结构的上视图中延伸越过间隙，且屏蔽凸块结构比每一布线层厚。

[0174] 在一些实施例中，上述方法还包括：在形成屏蔽凸块结构于重布线结构上之前，形成屏蔽垫于介电结构上，其中屏蔽垫与布线层、第一芯片结构、第二芯片结构、与屏蔽凸块结构电性绝缘，屏蔽垫延伸越过间隙，且屏蔽凸块结构与屏蔽垫部分重叠；以及形成介电层于重布线结构与屏蔽垫上，其中屏蔽凸块结构形成于介电层上。

[0175] 在一些实施例中，屏蔽凸块结构比屏蔽垫厚。

[0176] 在一些实施例中，上述方法还包括：在形成屏蔽凸块结构于重布线结构上之前或之后，形成导电凸块结构于重布线结构上，其中导电凸块结构电性连接至布线层。

[0177] 在一些实施例中，上述方法还包括接合重布线结构至布线基板，其中屏蔽凸块结构与布线基板电性绝缘。

[0178] 在一些实施例中，提供芯片封装结构。芯片封装结构包括重布线结构，其包括介电结构与多个布线层位于介电结构之中或之上。芯片封装结构包括第一导电凸块结构，位于重布线结构之上并电性连接至布线层。芯片封装结构包括屏蔽凸块结构，位于重布线结构之上并与布线层电性绝缘。芯片封装结构包括第一芯片结构，接合至第一导电凸块结构。第一芯片结构与屏蔽凸块结构电性绝缘，且第一芯片结构与屏蔽凸块结构部分重叠。

[0179] 在一些实施例中，重布线结构还包括屏蔽垫于介电结构上，屏蔽垫与布线层、第一芯片结构、与屏蔽凸块结构电性绝缘，且第一芯片结构与屏蔽凸块结构均与屏蔽垫部分重叠。

[0180] 在一些实施例中，屏蔽凸块结构的一部分在第一芯片结构与屏蔽垫之间。

[0181] 在一些实施例中，芯片封装结构还包括第二导电凸块结构，位于重布线结构之上并电性连接至布线层；以及第二芯片结构，接合至第二导电凸块结构，其中第二芯片结构与屏蔽凸块结构电性绝缘，第一芯片结构与第二芯片结构彼此之间隔有间隙，且屏蔽凸块结构延伸越过间隙。

[0182] 在一些实施例中，屏蔽凸块结构包括彼此分开的多个部分。

[0183] 上述实施例的特征有利于本技术领域中具有通常知识者理解本公开。本技术领域中具有通常知识者应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本公开精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换、或更动。