显示基板及显示装置

摘要

本发明提供一种显示基板及显示装置，涉及显示技术领域，为解决在降低负电源信号的情况下，子像素驱动电路中驱动晶体管的栅极漏电会增加，影响显示产品显示质量的问题。所述显示基板中的子像素包括：第一初始化信号线和第二初始化信号线，第一初始化信号线和第二初始化信号线传输的初始化信号的电位不同；子像素中子像素驱动电路包括驱动晶体管，第一复位晶体管和第二复位晶体管；驱动晶体管的第一极与发光元件耦接；第一复位晶体管的第一极与驱动晶体管的栅极耦接，第一复位晶体管的第二极与第一初始化信号线耦接；第二复位晶体管的第一极与发光元件耦接，第二复位晶体管的第二极与第二初始化信号线耦接。本发明提供的显示基板用于显示。

权利要求

1.一种显示基板，其特征在于，包括：基底和设置于所述基底上的多个子像素，所述子像素包括：第一初始化信号线和第二初始化信号线，所述第一初始化信号线传输的第一初始化信号的电位与所述第二初始化信号线传输的第二初始化信号的电位不同；以及，子像素驱动电路和发光元件，所述子像素驱动电路包括驱动晶体管，第一复位晶体管和第二复位晶体管；所述驱动晶体管的第一极与所述发光元件耦接；所述第一复位晶体管的第一极与所述驱动晶体管的栅极耦接，所述第一复位晶体管的第二极与所述第一初始化信号线耦接；所述第二复位晶体管的第一极与所述发光元件耦接，所述第二复位晶体管的第二极与所述第二初始化信号线耦接。

2.根据权利要求1所述的显示基板，其特征在于，

所述第一初始化信号线的至少部分沿第一方向延伸；

所述第二初始化信号线的至少部分沿所述第一方向延伸；

所述子像素还包括：第一补偿信号线和/或第二补偿信号线；所述第一补偿信号线与所述第一初始化信号线耦接，所述第一补偿信号线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交；所述第二补偿信号线与所述第二初始化信号线耦接，所述第二补偿信号线的至少部分沿所述第二方向延伸。

3.根据权利要求2所述的显示基板，其特征在于，所述子像素还包括：数据线，所述数据线的至少部分沿所述第二方向延伸；

在同一个子像素中，所述驱动晶体管的栅极在所述基底上的正投影，位于所述数据线在所述基底上的正投影与所述第一补偿信号线在所述基底上的正投影之间；且位于所述数据线在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影之间；

所述第一补偿信号线和所述第二补偿信号线均与所述数据线同层同材料设置。

4.根据权利要求2所述的显示基板，其特征在于，所述子像素还包括：数据线，所述数据线的至少部分沿所述第二方向延伸；

在同一个子像素中，所述数据线在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述第一补偿信号线在所述基底上的正投影之间；且位于所述驱动晶体管的栅极在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影之间；

所述第一补偿信号线和所述第二补偿信号线均与所述数据线同层同材料设置。

5.根据权利要求2所述的显示基板，其特征在于，

所述多个子像素呈阵列分布，沿所述第一方向位于同一行的子像素中，所述第一初始化信号线相耦接；沿所述第二方向位于同一列的子像素中，所述第一补偿信号线相耦接；

和/或，

沿所述第一方向位于同一行的子像素中，所述第二初始化信号线相耦接；沿所述第二方向位于同一列的子像素中，所述第二补偿信号线相耦接。

6.根据权利要求5所述的显示基板，其特征在于，所述显示基板包括显示区域和包围所述显示区域的周边区域；所述显示基板还包括：第一初始化信号总线，所述第一初始化信号总线设置于所述周边区域，所述第一初始化信号总线的至少部分沿所述第二方向延伸，所述第一初始化信号线与所述第一初始化信号总线耦接；和/或，第二初始化信号总线，所述第二初始化信号总线设置于所述周边区域，所述第二初始化信号总线的至少部分沿所述第二方向延伸，所述第二初始化信号线与所述第二初始化信号总线耦接。

7.根据权利要求6所述的显示基板，其特征在于，所述第一初始化信号总线包围所述显示区域；所述第一补偿信号线与所述第一初始化信号总线耦接；

和/或，所述第二初始化信号总线包围所述显示区域；所述第二补偿信号线与所述第二初始化信号总线耦接。

8.根据权利要求3或4所述的显示基板，其特征在于，所述子像素还包括：第一复位信号线，所述第一复位信号线的至少部分沿所述第一方向延伸；

所述第一复位晶体管包括第一栅极图形和第一有源图形；所述第一栅极图形与所述第一复位信号线耦接，所述第一栅极图形呈U形结构，所述U形结构的开口朝向所述数据线；所述第一有源图形在所述基底上的正投影，分别与所述第一栅极图形位于开口两侧的部分在所述基底上的正投影至少部分交叠。

9.根据权利要求8所述的显示基板，其特征在于，

所述第一有源图形包括所述第一复位晶体管的第一极和第二极；

所述子像素还包括：第一导电连接部，所述第一导电连接部包括第一部分和第二部分；

所述第一部分分别与所述第一初始化信号线和所述第一补偿信号线耦接，所述第二部分与所述第一复位晶体管的第二极耦接。

10.根据权利要求9所述的显示基板，其特征在于，所述子像素还包括：第二复位信号线，所述第二复位信号线的至少部分沿所述第一方向延伸；

所述第二复位晶体管包括第二栅极图形和第二有源图形；所述第二栅极图形与所述第二复位信号线耦接，所述第二栅极图形的至少部分沿所述第一方向延伸；沿远离所述基底的方向，所述第二有源图形，所述第二栅极图形和所述第二复位信号线依次层叠设置。

11.根据权利要求10所述的显示基板，其特征在于，

所述第二有源图形包括所述第二复位晶体管的第一极和第二极；

所述子像素还包括：第二导电连接部，所述第二导电连接部包括第三部分和第四部分，所述第三部分分别与所述第二初始化信号线和所述第二补偿信号线耦接，所述第四部分与所述第二复位晶体管的第二极耦接。

12.根据权利要求11所述的显示基板，其特征在于，所述子像素还包括：栅线，所述栅线的至少部分沿所述第一方向延伸；

所述子像素驱动电路还包括：

补偿晶体管，所述补偿晶体管包括第三栅极图形和第三有源图形；所述第三栅极图形与所述栅线耦接，所述第三栅极图形包括第五部分和第六部分，所述第六部分沿所述第一方向延伸，所述第五部分沿所述第二方向延伸，所述第三有源图形在所述基底上的正投影，分别与所述第六部分在所述基底上的正投影和所述第五部分在所述基底上的正投影至少部分交叠；

数据写入晶体管，所述数据写入晶体管包括第四栅极图形和第四有源图形；所述第四栅极图形与所述栅线耦接，所述第四栅极图形沿所述第一方向延伸，所述第四有源图形分别与所述数据线和所述驱动晶体管的第二极耦接。

13.根据权利要求12所述的显示基板，其特征在于，

所述第三有源图形包括第一子图形，第二子图形和第三子图形；所述第一子图形在所述基底上的正投影与所述第六部分在所述基底上的正投影至少部分交叠；所述第二子图形在所述基底上的正投影与所述第五部分在所述基底上的正投影至少部分交叠；所述第三子图形位于所述第一子图形和所述第二子图形之间，且分别与所述第一子图形和所述第二子图形耦接；

所述子像素还包括：电源线，所述电源线包括沿所述第一方向延伸的部分；

所述子像素驱动电路还包括存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述第二极板与所述基底之间，所述第一极板与所述驱动晶体管的栅极耦接，所述第二极板与所述电源线耦接，所述第二极板在所述基底上的正投影，与所述第三子图形在所述基底上的正投影至少部分交叠。

14.根据权利要求2所述的显示基板，其特征在于，所述子像素驱动电路还包括：补偿晶体管，所述补偿晶体管包括第三有源图形；

存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第二极板包括极板本体和极板屏蔽部，所述极板本体在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，所述极板屏蔽部在所述基底上的正投影与所述第三有源图形在所述基底上的正投影至少部分交叠；

所述极板屏蔽部在所述基底上的正投影与所述第一补偿信号线在所述基底上的正投影不交叠；和/或，所述极板屏蔽部在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影不交叠。

15.根据权利要求14所述的显示基板，其特征在于，

在同一个子像素中，所述第一补偿信号线在所述基底上的正投影，位于所述极板屏蔽部在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影之间。

16.根据权利要求14所述的显示基板，其特征在于，

所述子像素还包括：电源线；所述电源线包括第一电源图形，第二电源图形和第三电源图形；所述第一电源图形和所述第二电源图形均沿所述第一方向延伸，所述第三电源图形沿所述第二方向延伸；所述第二电源图形分别与所述第一电源图形和所述第三电源图形耦接；所述第二电源图形与所述第二极板耦接。

17.根据权利要求16所述的显示基板，其特征在于，

所述子像素还包括：发光控制信号线，所述发光控制信号线包括沿所述第一方向延伸的至少部分；

所述第三电源图形包括第一电源子图形和第二电源子图形，沿所述第一方向所述第一电源子图形的宽度小于所述第二电源子图形的宽度；所述第一电源子图形在所述基底上的正投影与所述发光控制信号线在所述基底上的正投影至少部分交叠。

18.根据权利要求16所述的显示基板，其特征在于，所述第二电源图形在所述基底上的正投影位于所述极板本体在所述基底上的正投影的内部。

19.根据权利要求13所述的显示基板，其特征在于，所述子像素还包括：发光控制信号线，所述发光控制信号线的至少部分沿所述第一方向延伸，所述发光控制信号线在所述基底上的正投影与所述第三电源图形在所述基底上的正投影至少部分交叠；

所述子像素驱动电路还包括：

电源控制晶体管，所述电源控制晶体管的栅极与所述发光控制信号线耦接，所述电源控制晶体管的第一极与所述驱动晶体管第二极耦接，所述电源控制晶体管的第二极与所述第三电源图形耦接；

发光控制晶体管，所述发光控制晶体管的栅极与所述发光控制信号线耦接，所述发光控制晶体管的第一极与所述发光元件耦接，所述发光控制晶体管的第二极与所述驱动晶体管的第一极耦接。

20.根据权利要求19所述的显示基板，其特征在于，

所述显示基板还包括第一源漏金属层；

所述第一复位信号线，所述第二复位信号线，栅线，电源线，所述第一导电连接部和所述第二导电连接部均与所述第一源漏金属层同层同材料设置。

21.一种显示装置，其特征在于，包括如权利要求1～20中任一项所述的显示基板。

说明书

显示基板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种显示基板及显示装置。

背景技术

[0002] 有源矩阵有机发光二极管(英文：Active Matrix Light Emitting Diode，简称：AMOLED)显示屏，具有自发光、广色域、高对比度、轻薄等优点。被广泛应用于手机、穿戴电子设备、车载等小尺寸和中大尺寸显示产品中。

[0003] 由于中大尺寸显示产品的显示亮度远高于小尺寸显示产品，因此中大尺寸的显示产品对显示亮度提出了更高的要求。而显示亮度的提升需要设置电位较低的负电源信号才能够实现，在设置电位较低的负电源信号的情况下，又需要设置电位较低的初始化信号，以保证显示产品的黑态亮度。但设置电位较低的初始化信号，会导致子像素驱动电路中驱动晶体管的栅极的漏电增加，影响显示产品的显示质量。

发明内容

[0004] 本发明的目的在于提供一种显示基板及显示装置，用于解决在降低负电源信号的情况下，子像素驱动电路中驱动晶体管的栅极漏电会增加，影响显示产品显示质量的问题。

[0005] 为了实现上述目的，本发明提供如下技术方案：

[0006] 本发明的第一方面提供一种显示基板，包括：基底和设置于所述基底上的多个子像素，所述子像素包括：

[0007] 第一初始化信号线和第二初始化信号线，所述第一初始化信号线传输的第一初始化信号的电位与所述第二初始化信号线传输的第二初始化信号的电位不同；以及，[0008] 子像素驱动电路和发光元件，所述子像素驱动电路包括驱动晶体管，第一复位晶体管和第二复位晶体管；所述驱动晶体管的第一极与所述发光元件耦接；所述第一复位晶体管的第一极与所述驱动晶体管的栅极耦接，所述第一复位晶体管的第二极与所述第一初始化信号线耦接；所述第二复位晶体管的第一极与所述发光元件耦接，所述第二复位晶体管的第二极与所述第二初始化信号线耦接。

[0009] 可选的，所述第一初始化信号线的至少部分沿第一方向延伸；

[0010] 所述第二初始化信号线的至少部分沿所述第一方向延伸；

[0011] 所述子像素还包括：第一补偿信号线和/或第二补偿信号线；所述第一补偿信号线与所述第一初始化信号线耦接，所述第一补偿信号线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交；所述第二补偿信号线与所述第二初始化信号线耦接，所述第二补偿信号线的至少部分沿所述第二方向延伸。

[0012] 可选的，所述子像素还包括：

[0013] 数据线，所述数据线的至少部分沿所述第二方向延伸；

[0014] 在同一个子像素中，所述驱动晶体管的栅极在所述基底上的正投影，位于所述数据线在所述基底上的正投影与所述第一补偿信号线在所述基底上的正投影之间；且位于所述数据线在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影之间；

[0015] 所述第一补偿信号线和所述第二补偿信号线均与所述数据线同层同材料设置。

[0016] 可选的，所述子像素还包括：

[0017] 数据线，所述数据线的至少部分沿所述第二方向延伸；

[0018] 在同一个子像素中，所述数据线在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述第一补偿信号线在所述基底上的正投影之间；且位于所述驱动晶体管的栅极在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影之间；

[0019] 所述第一补偿信号线和所述第二补偿信号线均与所述数据线同层同材料设置。

[0020] 可选的，所述多个子像素呈阵列分布，沿所述第一方向位于同一行的子像素中，所述第一初始化信号线相耦接；沿所述第二方向位于同一列的子像素中，所述第一补偿信号线相耦接；和/或，

[0021] 沿所述第一方向位于同一行的子像素中，所述第二初始化信号线相耦接；沿所述第二方向位于同一列的子像素中，所述第二补偿信号线相耦接。

[0022] 可选的，所述显示基板包括显示区域和包围所述显示区域的周边区域；所述显示基板还包括：

[0023] 第一初始化信号总线，所述第一初始化信号总线设置于所述周边区域，所述第一初始化信号总线的至少部分沿所述第二方向延伸，所述第一初始化信号线与所述第一初始化信号总线耦接；和/或，

[0024] 第二初始化信号总线，所述第二初始化信号总线设置于所述周边区域，所述第二初始化信号总线的至少部分沿所述第二方向延伸，所述第二初始化信号线与所述第二初始化信号总线耦接。

[0025] 可选的，所述第一初始化信号总线包围所述显示区域；所述第一补偿信号线与所述第一初始化信号总线耦接；

[0026] 和/或，所述第二初始化信号总线包围所述显示区域；所述第二补偿信号线与所述第二初始化信号总线耦接。

[0027] 可选的，所述子像素还包括：第一复位信号线，所述第一复位信号线的至少部分沿所述第一方向延伸；

[0028] 所述第一复位晶体管包括第一栅极图形和第一有源图形；所述第一栅极图形与所述第一复位信号线耦接，所述第一栅极图形呈U形结构，所述U形结构的开口朝向所述数据线；所述第一有源图形在所述基底上的正投影，分别与所述第一栅极图形位于开口两侧的部分在所述基底上的正投影至少部分交叠。

[0029] 可选的，所述第一有源图形包括所述第一复位晶体管的第一极和第二极；

[0030] 所述子像素还包括：第一导电连接部，所述第一导电连接部包括第一部分和第二部分；所述第一部分分别与所述第一初始化信号线和所述第一补偿信号线耦接，所述第二部分与所述第一复位晶体管的第二极耦接。

[0031] 可选的，所述子像素还包括：第二复位信号线，所述第二复位信号线的至少部分沿所述第一方向延伸；

[0032] 所述第二复位晶体管包括第二栅极图形和第二有源图形；所述第二栅极图形与所述第二复位信号线耦接，所述第二栅极图形的至少部分沿所述第一方向延伸；沿远离所述基底的方向，所述第二有源图形，所述第二栅极图形和所述第二复位信号线依次层叠设置。

[0033] 可选的，所述第二有源图形包括所述第二复位晶体管的第一极和第二极；

[0034] 所述子像素还包括：第二导电连接部，所述第二导电连接部包括第三部分和第四部分，所述第三部分分别与所述第二初始化信号线和所述第二补偿信号线耦接，所述第四部分与所述第二复位晶体管的第二极耦接。

[0035] 可选的，所述子像素还包括：

[0036] 栅线，所述栅线的至少部分沿所述第一方向延伸；

[0037] 所述子像素驱动电路还包括：

[0038] 补偿晶体管，所述补偿晶体管包括第三栅极图形和第三有源图形；所述第三栅极图形与所述栅线耦接，所述第三栅极图形包括第五部分和第六部分，所述第六部分沿所述第一方向延伸，所述第五部分沿所述第二方向延伸，所述第三有源图形在所述基底上的正投影，分别与所述第六部分在所述基底上的正投影和所述第五部分在所述基底上的正投影至少部分交叠；

[0039] 数据写入晶体管，所述数据写入晶体管包括第四栅极图形和第四有源图形；所述第四栅极图形与所述栅线耦接，所述第四栅极图形沿所述第一方向延伸，所述第四有源图形分别与所述数据线和所述驱动晶体管的第二极耦接。

[0040] 可选的，所述第三有源图形包括第一子图形，第二子图形和第三子图形；所述第一子图形在所述基底上的正投影与所述第六部分在所述基底上的正投影至少部分交叠；所述第二子图形在所述基底上的正投影与所述第五部分在所述基底上的正投影至少部分交叠；所述第三子图形位于所述第一子图形和所述第二子图形之间，且分别与所述第一子图形和所述第二子图形耦接；

[0041] 所述子像素还包括：电源线，所述电源线包括沿所述第一方向延伸的部分；

[0042] 所述子像素驱动电路还包括存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第一极板位于所述第二极板与所述基底之间，所述第一极板与所述驱动晶体管的栅极耦接，所述第二极板与所述电源线耦接，所述第二极板在所述基底上的正投影，与所述第三子图形在所述基底上的正投影至少部分交叠。

[0043] 可选的，所述子像素驱动电路还包括：

[0044] 补偿晶体管，所述补偿晶体管包括第三有源图形；

[0045] 存储电容，所述存储电容包括相对设置的第一极板和第二极板，所述第二极板包括极板本体和极板屏蔽部，所述极板本体在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，所述极板屏蔽部在所述基底上的正投影与所述第三有源图形在所述基底上的正投影至少部分交叠；

[0046] 所述极板屏蔽部在所述基底上的正投影与所述第一补偿信号线在所述基底上的正投影不交叠；和/或，所述极板屏蔽部在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影不交叠。

[0047] 可选的，在同一个子像素中，所述第一补偿信号线在所述基底上的正投影，位于所述极板屏蔽部在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影之间。

[0048] 可选的，所述子像素还包括：电源线；所述电源线包括第一电源图形，第二电源图形和第三电源图形；所述第一电源图形和所述第二电源图形均沿所述第一方向延伸，所述第三电源图形沿所述第二方向延伸；所述第二电源图形分别与所述第一电源图形和所述第三电源图形耦接；所述第二电源图形与所述第二极板耦接。

[0049] 可选的，所述子像素还包括：发光控制信号线，所述发光控制信号线包括沿所述第一方向延伸的至少部分；

[0050] 所述第三电源图形包括第一电源子图形和第二电源子图形，沿所述第一方向所述第一电源子图形的宽度小于所述第二电源子图形的宽度；所述第一电源子图形在所述基底上的正投影与所述发光控制信号线在所述基底上的正投影至少部分交叠。

[0051] 可选的，所述第二电源图形在所述基底上的正投影位于所述极板本体在所述基底上的正投影的内部。

[0052] 可选的，所述子像素还包括：

[0053] 发光控制信号线，所述发光控制信号线的至少部分沿所述第一方向延伸，所述发光控制信号线在所述基底上的正投影与所述第三电源图形在所述基底上的正投影至少部分交叠；

[0054] 所述子像素驱动电路还包括：

[0055] 电源控制晶体管，所述电源控制晶体管的栅极与所述发光控制信号线耦接，所述电源控制晶体管的第一极与所述驱动晶体管第二极耦接，所述电源控制晶体管的第二极与所述第三电源图形耦接；

[0056] 发光控制晶体管，所述发光控制晶体管的栅极与所述发光控制信号线耦接，所述发光控制晶体管的第一极与所述发光元件耦接，所述发光控制晶体管的第二极与所述驱动晶体管的第一极耦接。

[0057] 可选的，所述显示基板还包括第一源漏金属层；

[0058] 所述第一复位信号线，所述第二复位信号线，栅线，电源线，所述第一导电连接部和所述第二导电连接部均与所述第一源漏金属层同层同材料设置。

[0059] 基于上述显示基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。

[0060] 本发明提供的技术方案中，利用所述第一初始化信号线提供的第一初始化信号对所述驱动晶体管的栅极进行复位，利用所述第二初始化信号线提供的第二初始化信号对所述发光元件进行复位，使得对所述驱动晶体管的栅极复位的第一初始化信号和对所述发光元件复位的第二初始化信号相互独立，能够实现独立的控制，可以具有不同的电压值，从而实现了在保证发光元件在低灰阶显示时的黑态亮度的同时，避免增加驱动晶体管的栅极漏电，保证了发光元件在高灰阶显示时的白态亮度。因此，在将本发明提供的显示基板应用于显示装置中时，能够改善显示装置的残像、第一帧响应时间等不良，还能够改善低灰阶显示时出现的mura不良，保证了显示装置在高灰阶显示和低灰阶显示时画面的亮度均一性。

附图说明

[0061] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

[0062] 图1为本发明实施例提供的子像素驱动电路的结构示意图；

[0063] 图2为本发明实施例提供的子像素的第一布局示意图；

[0064] 图3为本发明实施例提供的子像素的第二布局示意图；

[0065] 图4为本发明实施例提供的子像素的第三布局示意图；

[0066] 图5为本发明实施例提供的子像素的第四布局示意图；

[0067] 图6为图5中有源层和第一栅金属层的布局示意图；

[0068] 图7为图5中有源层的布局示意图；

[0069] 图8为图5中第一栅金属层的布局示意图；

[0070] 图9为图5中第二栅金属层的布局示意图；

[0071] 图10为图5中第一源漏金属层的布局示意图；

[0072] 图11为图5中第二源漏金属层的布局示意图；

[0073] 图12为本发明实施例提供的显示基板的第一示意图；

[0074] 图13为本发明实施例提供的显示基板的第二示意图；

[0075] 图14为本发明实施例提供的子像素的第五布局示意图；

[0076] 图15为图14中第二源漏金属层的布局示意图。

具体实施方式

[0077] 为了进一步说明本发明实施例提供的显示基板及显示装置，下面结合说明书附图进行详细描述。

[0078] 请参阅图1，图2，图5和图6，本发明实施例提供了一种显示基板，包括：基底和设置于所述基底上的多个子像素，所述子像素包括：

[0079] 第一初始化信号线11和第二初始化信号线12，所述第一初始化信号线11传输的第一初始化信号的电位与所述第二初始化信号线12传输的第二初始化信号的电位不同；以及，

[0080] 子像素驱动电路和发光元件EL，所述子像素驱动电路包括驱动晶体管T3，第一复位晶体管T1和第二复位晶体管T7；所述驱动晶体管T3的第一极T3‑s1与所述发光元件EL耦接；所述第一复位晶体管T1的第一极T1‑s1与所述驱动晶体管T3的栅极T3‑g耦接，所述第一复位晶体管T1的第二极T1‑s2与所述第一初始化信号线11耦接；所述第二复位晶体管T7的第一极T7‑s1与所述发光元件EL耦接，所述第二复位晶体管T7的第二极T7‑s2与所述第二初始化信号线12耦接。

[0081] 示例性的，所述第一初始化信号线11和所述第二初始化信号线12相互独立，所述第一初始化信号线11用于提供第一初始化信号，所述第二初始化信号线12用于提供第二初始化信号，所述第一初始化信号和所述第二初始化信号可以独立调节。

[0082] 示例性的，所述子像素包括子像素驱动电路和发光元件EL，所述子像素驱动电路包括7T1C(即7个晶体管和一个电容)电路，所述发光元件EL包括沿远离所述基底的方向依次层叠设置的阳极层，发光功能层和阴极层。所述阳极层与所述子像素驱动电路耦接，能够接收所述子像素驱动电路提供的驱动信号。

[0083] 示例性的，所述子像素驱动电路包括驱动晶体管T3，所述驱动晶体管T3的第一极T3‑s1与所述发光元件EL的阳极层耦接。

[0084] 示例性的，所述子像素驱动电路还包括第一复位晶体管T1，所述第一复位晶体管T1的栅极(即第一栅极图形T1‑g)与第一复位信号线33耦接，所述第一复位晶体管T1的第一极T1‑s1与所述驱动晶体管T3的栅极T3‑g耦接，所述第一复位晶体管T1的第二极T1‑s2与所述第一初始化信号线11耦接。在所述第一复位信号线33提供的第一复位信号Res1的控制下，所述第一复位晶体管T1导通或截止，以实现是否对所述驱动晶体管T3的栅极T3‑g进行复位。

[0085] 示例性的，所述子像素驱动电路还包括第二复位晶体管T7，所述第二复位晶体管T7的栅极与第二复位信号线35耦接，所述第二复位晶体管T7的第一极T7‑s1与所述发光元件EL的阳极层耦接，所述第二复位晶体管T7的第二极T7‑s2与所述第二初始化信号线12耦接。在所述第二复位信号线35提供的第二复位信号的控制下，所述第二复位晶体管T7导通或截止，以实现是否对所述发光元件EL的阳极层进行复位。

[0086] 需要说明，为了提升子像素的发光亮度，需要提升子像素驱动电路接收的正电源信号和负电源信号之间的电压差值。在降低所述负电源信号的电压时，需要同时降低对发光元件EL复位的初始化信号的电压，以保证发光元件EL在低灰阶显示时的黑态亮度。如果将所述第一复位晶体管T1和所述第二复位晶体管T7接收相同的初始化信号，则对驱动晶体管T3的栅极T3‑g复位的初始化信号的电压会被同时降低，导致驱动晶体管T3的栅极T3‑g漏电增加，影响显示产品在高灰阶显示时的白态亮度。

[0087] 根据所述显示基板的具体结构可知，本发明实施例提供的显示基板中，利用所述第一初始化信号线11提供的第一初始化信号Vinit1对所述驱动晶体管T3的栅极T3‑g进行复位，利用所述第二初始化信号线12提供的第二初始化信号Vinit2对所述发光元件EL进行复位，使得对所述驱动晶体管T3的栅极T3‑g复位的第一初始化信号Vinit1和对所述发光元件EL复位的第二初始化信号Vinit2相互独立，能够实现独立的控制，可以具有不同的电压值，从而实现了在保证发光元件EL在低灰阶显示时的黑态亮度的同时，避免增加驱动晶体管T3的栅极T3‑g漏电，保证了发光元件EL在高灰阶显示时的白态亮度。因此，在将本发明实施例提供的显示基板应用于显示装置中时，能够改善显示装置的残像、第一帧响应时间等不良，还能够改善低灰阶显示时出现的mura不良，保证了显示装置在高灰阶显示和低灰阶显示时画面的亮度均一性。

[0088] 如图1，图3，图4，图5和图11所示，在一些实施例中，所述第一初始化信号线11的至少部分沿第一方向延伸；

[0089] 所述第二初始化信号线12的至少部分沿所述第一方向延伸；

[0090] 所述子像素还包括：第一补偿信号线21和/或第二补偿信号线22；所述第一补偿信号线21与所述第一初始化信号线11耦接，所述第一补偿信号线21的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交；所述第二补偿信号线22与所述第二初始化信号线12耦接，所述第二补偿信号线22的至少部分沿所述第二方向延伸。

[0091] 示例性的，所述第一方向包括横向，所述第二方向包括纵向。

[0092] 示例性的，所述第一初始化信号线11和所述第二初始化信号线12同层同材料设置，所述第一补偿信号线21和所述第二补偿信号线22同层同材料设置，所述第一初始化信号线11与所述第一补偿信号线21异层设置。

[0093] 示例性的，所述第一补偿信号线21在所述基底上的正投影与所述第一初始化信号线11在所述基底上的正投影具有第一交叠区域，所述第一补偿信号线21与所述第一初始化信号线11通过第一过孔耦接，该第一过孔在所述基底上的正投影位于该第一交叠区域。

[0094] 示例性的，所述第二补偿信号线22在所述基底上的正投影与所述第二初始化信号线12在所述基底上的正投影具有第二交叠区域，所述第二补偿信号线22与所述第二初始化信号线12通过第二过孔耦接，所述第二过孔在所述基底上的正投影位于所述第二交叠区域。

[0095] 需要说明，在复位阶段，第一初始化信号录入子像素，即利用第一初始化信号对一行子像素中的所有存储电容Cst进行充电，充电负载等于存储电容Cst容值×一行子像素的子像素个数。对于中大尺寸显示屏来说，如：笔记本电脑、车载显示等，横向排列的一行子像素较多时，第一初始化信号录入瞬间Loading能够达到100pF以上。而且，若控制写入第一初始化信号录入的时间较短，则会导致一行子像素的初始化信号充电不足，影响显示效果。

[0096] 上述设置所述第一补偿信号线21与所述第一初始化信号线11耦接，有效降低了所述第一初始化信号线11的电阻，降低了所述第一初始化信号在所述第一初始化信号线11上传输时产生的压降。

[0097] 上述设置所述第二补偿信号线22与所述第二初始化信号线12耦接，有效降低了所述第二初始化信号线12的电阻，降低了所述第二初始化信号在所述第二初始化信号线12上传输时产生的压降。

[0098] 上述设置所述第一补偿信号线21与所述第一初始化信号线11耦接，和/或所述第二补偿信号线22与所述第二初始化信号线12耦接，改善了第一初始化信号和/或第二初始化信号传输过程中loading较大，一行子像素中位于中部的子像素初始化信号充电不足等问题。有效提升了所述第一初始化信号和/或所述第二初始化信号的均一性。降低了低灰阶亮度偏色，对低灰阶画质具有一定程度改善。有效提升了显示基板的产品良率。

[0099] 如图1，图3，图4，图5和图11所示，在一些实施例中，设置所述子像素还包括：

[0100] 数据线23，所述数据线23的至少部分沿所述第二方向延伸；

[0101] 在同一个子像素中，所述驱动晶体管T3的栅极T3‑g在所述基底上的正投影，位于所述数据线23在所述基底上的正投影与所述第一补偿信号线21在所述基底上的正投影之间；且位于所述数据线23在所述基底上的正投影与所述第二补偿信号线22在所述基底上的正投影之间；

[0102] 所述第一补偿信号线21和所述第二补偿信号线22均与所述数据线23同层同材料设置。

[0103] 示例性的，在同一个子像素中，所述第一补偿信号线21在所述基底上的正投影，和所述第二补偿信号线22在所述基底上的正投影，均靠近所述驱动晶体管T3的栅极T3‑g在所述基底上的正投影的第一侧。

[0104] 示例性的，所述第一补偿信号线21与所述第二补偿信号线22沿所述第一方向排列。

[0105] 示例性的，在同一个子像素中，所述第一补偿信号线21在所述基底上的正投影，位于所述第二补偿信号线22在所述基底上的正投影与所述驱动晶体管T3的栅极T3‑g在所述基底上的正投影之间。

[0106] 示例性的，在同一个子像素中，所述第二补偿信号线22在所述基底上的正投影，位于所述第一补偿信号线21在所述基底上的正投影与所述驱动晶体管T3的栅极T3‑g在所述基底上的正投影之间。

[0107] 上述设置方式使得在同一个子像素中，所述数据线23与所述第一补偿信号线21分别位于子像素相对的两侧，同时所述数据线23与所述第二补偿信号线22分别位于子像素相对的两侧。这样能够降低所述第一补偿信号线21传输的信号和所述第二补偿信号线22传输的信号对所述数据线23传输的信号产生的影响，有利于提升所述显示基板工作的稳定性。

[0108] 在一些实施例中，在同一个子像素中，所述第一补偿信号线21在所述基底上的正投影，靠近所述驱动晶体管T3的栅极T3‑g在所述基底上的正投影的第一侧，所述第二补偿信号线22在所述基底上的正投影，靠近所述驱动晶体管T3的栅极T3‑g在所述基底上的正投影的第二侧。所述第一侧和所述第二侧沿所述第一方向相对。

[0109] 在一些实施例中，设置所述子像素还包括：

[0110] 数据线，所述数据线的至少部分沿所述第二方向延伸；

[0111] 在同一个子像素中，所述数据线在所述基底上的正投影，位于所述驱动晶体管的栅极在所述基底上的正投影与所述第一补偿信号线在所述基底上的正投影之间；且位于所述驱动晶体管的栅极在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影之间；

[0112] 所述第一补偿信号线和所述第二补偿信号线均与所述数据线同层同材料设置。

[0113] 上述设置方式使得位于同一行相邻的子像素之间，其中一个子像素包括的数据线与另一个子像素包括的第一补偿信号线和第二补偿信号线之间相距较远，这样能够降低所述第一补偿信号线21传输的信号和所述第二补偿信号线22传输的信号，对相邻子像素中数据线23传输的信号产生的影响，有利于提升所述显示基板工作的稳定性。

[0114] 如图1，图3，图4，图5和图11所示，在一些实施例中，所述子像素还包括：

[0115] 数据线23，所述数据线23的至少部分沿所述第二方向延伸，所述数据线23在所述基底上的正投影靠近所述驱动晶体管T3的栅极T3‑g在所述基底上的正投影的第二侧，所述第一侧和所述第二侧沿所述第一方向相对；

[0116] 所述第一补偿信号线21和所述第二补偿信号线22均与所述数据线23同层同材料设置。

[0117] 示例性的，所述显示基板中的多个子像素呈阵列分布，所述多个子像素能够划分为多行子像素和多列子像素，每行子像素包括沿所述第一方向排列的多个子像素，每列子像素包括沿所述第二方向排列的多个子像素。

[0118] 示例性的，位于同一列的子像素中，数据线23依次耦接，形成为一体结构。所述数据线23用于写入数据信号Data。

[0119] 示例性的，所述显示基板包括沿远离所述基底的方向依次层叠设置的有源层，第一栅极绝缘层，第一栅金属层，第二栅极绝缘层，第二栅金属层，层间绝缘层，第一源漏金属层，第一平坦层，第二源漏金属层，第二平坦层，阳极层，发光功能层，阴极层和封装层。

[0120] 示例性的，所述第二源漏金属层用于形成所述第一补偿信号线21，所述第二补偿信号线22和所述数据线23。

[0121] 上述布局方式不仅有利于降低所述子像素的布局难度，还有利于简化显示基板的制作工艺流程，降低制作成本。

[0122] 在一些实施例中，设置所述多个子像素呈阵列分布，沿所述第一方向位于同一行的子像素中，所述第一初始化信号线11相耦接，沿所述第二方向位于同一列的子像素中，所述第一补偿信号线21相耦接；和/或，沿所述第一方向位于同一行的子像素中，所述第二初始化信号线12相耦接，沿所述第二方向位于同一列的子像素中，所述第二补偿信号线22相耦接。

[0123] 示例性的，沿所述第一方向位于同一行的子像素中，所述第一初始化信号线11依次耦接，形成为一体结构。

[0124] 示例性的，沿所述第二方向位于同一列的子像素中，所述第一补偿信号线21依次耦接，形成为一体结构。

[0125] 示例性的，沿所述第一方向位于同一行的子像素中，所述第二初始化信号线12依次耦接，形成为一体结构。

[0126] 示例性的，沿所述第二方向位于同一列的子像素中，所述第二补偿信号线22依次耦接，形成为一体结构。

[0127] 上述设置方式使得所述显示基板中，所述第一初始化信号线11和所述第一补偿信号线21形成为网格状结构，有效降低了所述第一初始化信号线11的电阻，减小了所述第一初始化信号传输过程中的压降，提升了显示基板的显示均一性，有效提升了显示基板的显示良率。

[0128] 上述设置方式使得所述显示基板中，所述第二初始化信号线12和所述第二补偿信号线22形成为网格状结构，有效降低了所述第二初始化信号线12的电阻，减小了所述第二初始化信号传输过程中的压降，提升了显示基板的显示均一性，有效提升了显示基板的显示良率。

[0129] 如图1，图3，图4，图5，图11和图12所示，在一些实施例中，所述显示基板包括显示区域40和包围所述显示区域40的周边区域41；所述显示基板还包括：

[0130] 第一初始化信号总线31，所述第一初始化信号总线31设置于所述周边区域41，所述第一初始化信号总线31的至少部分沿所述第二方向延伸，所述第一初始化信号线11与所述第一初始化信号总线31耦接；和/或，

[0131] 第二初始化信号总线32，所述第二初始化信号总线32设置于所述周边区域，所述第二初始化信号总线32的至少部分沿所述第二方向延伸，所述第二初始化信号线12与所述第二初始化信号总线32耦接。

[0132] 示例性的，所述第一初始化信号总线31靠近所述显示区域40的第一侧和第二侧，所述第一侧和所述第二侧沿所述第一方向相对。

[0133] 示例性的，所述第一初始化信号总线31包括靠近所述显示区域40的第一侧的部分，以及靠近所述显示区域40的第二侧的部分。

[0134] 示例性的，沿所述第一方向位于同一行的子像素中，所述第一初始化信号线11依次耦接，并在所述显示区域40的第一侧和第二侧与所述第一初始化信号总线31耦接。

[0135] 示例性的，所述第一初始化信号总线31与所述显示基板中的驱动芯片耦接。

[0136] 上述设置方式有效降低了所述第一初始化信号线11的电阻，减小了所述第一初始化信号传输过程中的压降，提升了显示基板的显示均一性，有效提升了显示基板的显示良率。

[0137] 如图13所示，在一些实施例中，所述第一初始化信号总线31包围所述显示区域40；所述第一补偿信号线21与所述第一初始化信号总线31耦接；和/或，所述第二初始化信号总线32包围所述显示区域40；所述第二补偿信号线22与所述第二初始化信号总线32耦接。

[0138] 需要说明，图12和图13中的显示区域40内包括阵列分布的多个子像素，图12和图13中仅示意了一个子像素包括的子像素驱动电路。

[0139] 示例性的，所述第一初始化信号总线31还包括靠近所述显示区域40的第三侧的部分，以及靠近所述显示区域40的第四侧的部分，所述第三侧和所述第四侧沿所述第二方向相对。

[0140] 示例性的，沿所述第二方向位于同一列的子像素中，所述第一补偿信号线21依次耦接，并在所述显示区域40的第三侧和第四侧与所述第一初始化信号总线31耦接。

[0141] 上述设置方式有效降低了所述第一初始化信号线11的电阻，减小了所述第一初始化信号传输过程中的压降，提升了显示基板的显示均一性，有效提升了显示基板的显示良率。

[0142] 在一些实施例中，所述多个子像素呈阵列分布，沿所述第一方向位于同一行的子像素中，所述第二初始化信号线12相耦接；沿所述第二方向位于同一列的子像素中，所述第二补偿信号线22相耦接。

[0143] 示例性的，沿所述第一方向位于同一行的子像素中，所述第二初始化信号线12依次耦接，形成为一体结构。

[0144] 示例性的，沿所述第二方向位于同一列的子像素中，所述第二补偿信号线22依次耦接，形成为一体结构。

[0145] 上述设置方式使得所述显示基板中，所述第二初始化信号线12和所述第二补偿信号线22形成为网格状结构，有效降低了所述第二初始化信号线12的电阻，减小了所述第二初始化信号传输过程中的压降，提升了显示基板的显示均一性，有效提升了显示基板的显示良率。

[0146] 如图1，图3，图4，图5，图11和图12所示，在一些实施例中，所述显示基板包括显示区域40和包围所述显示区域40的周边区域41；所述显示基板还包括：

[0147] 第二初始化信号总线32，所述第二初始化信号总线32设置于所述周边区域41，所述第二初始化信号总线32的至少部分沿所述第二方向延伸，所述第二初始化信号总线32靠近所述显示区域40的第一侧和第二侧，所述第一侧和所述第二侧沿所述第一方向相对；所述第二初始化信号线12与所述第二初始化信号总线32耦接。

[0148] 示例性的，所述第二初始化信号总线32包括靠近所述显示区域40的第一侧的部分，以及靠近所述显示区域40的第二侧的部分。

[0149] 示例性的，沿所述第一方向位于同一行的子像素中，所述第二初始化信号线12依次耦接，并在所述显示区域40的第一侧和第二侧与所述第二初始化信号总线32耦接。

[0150] 示例性的，所述第二初始化信号总线32与所述显示基板中的驱动芯片耦接。

[0151] 上述设置方式有效降低了所述第二初始化信号线12的电阻，减小了所述第二初始化信号传输过程中的压降，提升了显示基板的显示均一性，有效提升了显示基板的显示良率。

[0152] 如图13所示，在一些实施例中，所述第二初始化信号总线32包围所述显示区域40；所述第二补偿信号线22与所述第二初始化信号总线32耦接。

[0153] 示例性的，所述第二初始化信号总线32还包括靠近所述显示区域40的第三侧的部分，以及靠近所述显示区域40的第四侧的部分，所述第三侧和所述第四侧沿所述第二方向相对。

[0154] 示例性的，沿所述第二方向位于同一列的子像素中，所述第二补偿信号线22依次耦接，并在所述显示区域40的第三侧和第四侧与所述第二初始化信号总线32耦接。

[0155] 示例性的，所述第二初始化信号总线32和所述第一初始化信号总线31嵌套设置。示例性的，所述第二初始化信号总线32包围所述第一初始化信号总线31；或者，所述第一初始化信号总线31包围所述第二初始化信号总线32。

[0156] 上述设置方式有效降低了所述第二初始化信号线12的电阻，减小了所述第二初始化信号传输过程中的压降，提升了显示基板的显示均一性，有效提升了显示基板的显示良率。

[0157] 如图1至图6所示，在一些实施例中，所述子像素还包括：第一复位信号线33，所述第一复位信号线33的至少部分沿所述第一方向延伸；

[0158] 所述第一复位晶体管T1包括第一栅极图形T1‑g和第一有源图形；所述第一栅极图形T1‑g与所述第一复位信号线33耦接，所述第一栅极图形T1‑g呈U形结构，所述U形结构的开口朝向所述数据线23；所述第一有源图形在所述基底上的正投影，分别与所述第一栅极图形T1‑g位于开口两侧的部分在所述基底上的正投影至少部分交叠。

[0159] 示例性的，所述第一复位信号线33用于传输第一复位信号Res1。所述第一复位信号线33与所述第一栅极图形T1‑g异层设置。所述第一复位信号线33在所述基底上的正投影与所述第一栅极图形T1‑g在所述基底上的正投影具有第三交叠区域，所述第一复位信号线33与所述第一栅极图形T1‑g通过第三过孔耦接，所述第三过孔在所述基底上的正投影位于所述第三交叠区域。

[0160] 需要说明，附图中带有叉线的小方块代表过孔。

[0161] 示例性的，所述第一有源图形的至少部分沿所述第二方向延伸。所述第一有源图形在所述基底上的正投影，分别与所述第一栅极图形T1‑g位于开口两侧的部分在所述基底上的正投影至少部分交叠，使得所述第一复位晶体管T1形成为双栅结构。

[0162] 示例性的，所述第一栅极图形T1‑g在所述基底上的正投影与所述第一初始化信号线11在所述基底上的正投影不交叠。所述第一有源图形在所述基底上的正投影与所述第一初始化信号线11在所述基底上的正投影部分交叠。

[0163] 上述布局方式有利于降低所述显示基板的布局难度，降低每个子像素占用的布局空间，提升所述显示基板的分辨率。

[0164] 如图5和图6所示，在一些实施例中，所述第一有源图形包括所述第一复位晶体管T1的第一极T1‑s1和第二极T1‑s2；

[0165] 如图5和图10所示，所述子像素还包括：第一导电连接部34，所述第一导电连接部34包括第一部分341和第二部分342，所述第一部分341分别与所述第一初始化信号线11和所述第一补偿信号线21耦接，所述第二部分342与所述第一复位晶体管T1的第二极T1‑s2耦接。

[0166] 示例性的，所述子像素中各晶体管包括的第一极和第二极中，一个可以作为源极，另一个可以作为漏极。

[0167] 示例性的，所述第一部分341沿所述第一方向延伸，所述第二部分342沿所述第二方向延伸。

[0168] 示例性的，所述第一部分341与所述第二部分342形成为一体结构。

[0169] 示例性的，所述第一部分341在所述基底上的正投影与所述第一初始化信号线11在所述基底上的正投影部分交叠，所述第一部分341在所述基底上的正投影与所述第一补偿信号线21在所述基底上的正投影部分交叠。所述第一部分341通过过孔实现分别与所述第一初始化信号线11和所述第一补偿信号线21耦接。

[0170] 示例性的，所述第二部分342在所述基底上的正投影与所述第一复位晶体管T1的第二极T1‑s2在所述基底上的正投影至少部分交叠。所述第二部分342通过过孔实现与所述第一复位晶体管T1的第二极T1‑s2耦接。

[0171] 上述设置所述第一导电连接部34分别与所述第一初始化信号线11，所述第一补偿信号线21，以及所述第一复位晶体管T1的第二极T1‑s2耦接，不仅保证了电连接性能，还有效降低了所述显示基板的布局难度，有利于提升所述显示基板的分辨率。

[0172] 如图5和图6所示，在一些实施例中，所述子像素还包括：第二复位信号线35，所述第二复位信号线35的至少部分沿所述第一方向延伸；

[0173] 所述第二复位晶体管T7包括第二栅极图形T7‑g和第二有源图形；所述第二栅极图形T7‑g与所述第二复位信号线35耦接，所述第二栅极图形T7‑g的至少部分沿所述第一方向延伸；沿远离所述基底的方向，所述第二有源图形，所述第二栅极图形T7‑g和所述第二复位信号线35依次层叠设置。

[0174] 示例性的，所述第二复位信号线35用于传输第二复位信号Res2。所述第二复位信号线35与所述第二栅极图形T7‑g异层设置。所述第二复位信号线35在所述基底上的正投影与所述第二栅极图形T7‑g在所述基底上的正投影具有第四交叠区域，所述第二复位信号线35与所述第二栅极图形T7‑g通过第四过孔耦接，所述第四过孔在所述基底上的正投影位于所述第四交叠区域。

[0175] 示例性的，所述第二栅极图形T7‑g在所述基底上的正投影，位于所述第二复位信号线35在所述基底上的正投影的内部。

[0176] 示例性的，所述第二栅极图形T7‑g在所述基底上的正投影与所述第二初始化信号线12在所述基底上的正投影不交叠。

[0177] 示例性的，所述第二有源图形的至少部分沿所述第二方向延伸。所述第二有源图形包括所述第二复位晶体管T7的第一极T7‑s1和第二极T7‑s2。

[0178] 如图5，图6，图7，图9和图10所示，示例性的，所述第二有源图形在所述基底上的正投影与所述第二初始化信号线12在所述基底上的正投影不交叠。所述第二有源图形在所述基底上的正投影与所述第二复位信号线35在所述基底上的正投影至少部分交叠。

[0179] 上述布局方式有利于降低所述显示基板的布局难度，降低每个子像素占用的布局空间，提升所述显示基板的分辨率。

[0180] 如图6和图7所示，在一些实施例中，所述第二有源图形包括所述第二复位晶体管T7的第一极T7‑s1和第二极T7‑s2；

[0181] 如图5和图10所示，所述子像素还包括：第二导电连接部36，所述第二导电连接部36包括第三部分361和第四部分362，所述第三部分361分别与所述第二初始化信号线12和所述第二补偿信号线22耦接，所述第四部分362与所述第二复位晶体管T7的第二极T7‑s2耦接。

[0182] 示例性的，所述第三部分361沿所述第一方向延伸，所述第四部分362沿所述第二方向延伸。

[0183] 示例性的，所述第三部分361与所述第四部分362形成为一体结构。

[0184] 示例性的，所述第三部分361在所述基底上的正投影与所述第二初始化信号线12在所述基底上的正投影部分交叠，所述第三部分361在所述基底上的正投影与所述第二补偿信号线22在所述基底上的正投影部分交叠。所述第三部分361通过过孔实现分别与所述第二初始化信号线12和所述第二补偿信号线22耦接。

[0185] 示例性的，所述第四部分362在所述基底上的正投影与所述第二复位晶体管T7的第二极T7‑s2在所述基底上的正投影至少部分交叠。所述第四部分362通过过孔实现与所述第二复位晶体管T7的第二极T7‑s2耦接。

[0186] 上述设置所述第二导电连接部36分别与所述第二初始化信号线12，所述第二补偿信号线22，以及所述第二复位晶体管T7的第二极T7‑s2耦接，不仅保证了电连接性能，还有效降低了所述显示基板的布局难度，有利于提升所述显示基板的分辨率。

[0187] 如图1至图6，图8所示，在一些实施例中，所述子像素还包括：栅线37，所述栅线37的至少部分沿所述第一方向延伸；

[0188] 所述子像素驱动电路还包括：

[0189] 补偿晶体管T2，所述补偿晶体管T2包括第三栅极图形T2‑g和第三有源图形；所述第三栅极图形T2‑g与所述栅线37耦接，所述第三栅极图形T2‑g包括第五部分T2‑g1和第六部分T2‑g2，所述第六部分T2‑g2沿所述第一方向延伸，所述第五部分T2‑g1沿所述第二方向延伸，所述第三有源图形在所述基底上的正投影，分别与所述第六部分T2‑g2在所述基底上的正投影和所述第五部分T2‑g1在所述基底上的正投影至少部分交叠；

[0190] 数据写入晶体管T4，所述数据写入晶体管T4包括第四栅极图形T4‑g和第四有源图形；所述第四栅极图形T4‑g与所述栅线37耦接，所述第四栅极图形T4‑g沿所述第一方向延伸，所述第四有源图形分别与所述数据线23和所述驱动晶体管T3的第二极T3‑s2耦接。

[0191] 示例性的，所述栅线37用于传输栅极扫描信号Gate。

[0192] 示例性的，所述第三栅极图形T2‑g包括第六部分T2‑g2和第五部分T2‑g1，所述第六部分T2‑g2和所述第五部分T2‑g1形成为一体结构。

[0193] 示例性的，所述第三栅极图形T2‑g在所述基底上的正投影与所述栅线37在所述基底上的正投影具有交叠区域，所述第三栅线图形T2‑g与所述栅线37通过过孔耦接，该过孔在所述基底上的正投影位于该交叠区域。

[0194] 示例性的，所述第三有源图形能够形成所述补偿晶体管T2的第一极T2‑s1和第二极T2‑s2，所述补偿晶体管T2的第一极T2‑s1与所述驱动晶体管T3的栅极T3‑g耦接，所述补偿晶体管T2的第二极T2‑s2与所述驱动晶体管T3的第一极T3‑s1耦接。

[0195] 示例性的，所述第四栅极图形T4‑g在所述基底上的正投影与所述栅线37在所述基底上的正投影具有交叠区域，所述第四栅线37图形与所述栅线37通过过孔耦接，该过孔在所述基底上的正投影位于该交叠区域。

[0196] 示例性的，所述第四有源图形能够形成所述数据写入晶体管T4的第一极T4‑s1和第二极T4‑s2，所述数据写入晶体管T4的第一极T4‑s1与所述驱动晶体管T3的第二极T3‑s2耦接，所述数据写入晶体管T4的第二极T4‑s2与所述数据线23耦接。

[0197] 上述设置所述子像素驱动电路还包括所述数据写入晶体管T4和所述补偿晶体管T2，能够通过所述数据写入晶体管T4向所述驱动晶体管T3的第二极T3‑s2写入数据信号，并能够通过所述补偿晶体管T2对所述驱动晶体管T3的阈值电压进行补偿。

[0198] 如图6至图8所示，在一些实施例中，所述第三有源图形包括第一子图形T2‑s3，第二子图形T2‑s4和第三子图形T2‑s5；所述第一子图形T2‑s3在所述基底上的正投影与所述第六部分T2‑g2在所述基底上的正投影至少部分交叠；所述第二子图形T2‑s4在所述基底上的正投影与所述第五部分T2‑g1在所述基底上的正投影至少部分交叠；所述第三子图形T2‑s5位于所述第一子图形T2‑s3和所述第二子图形T2‑s4之间，且分别与所述第一子图形T2‑s3和所述第二子图形T2‑s4耦接；

[0199] 如图5所示，所述子像素还包括：电源线38，所述电源线38包括沿所述第一方向延伸的部分；

[0200] 如图5至图9所示，所述子像素驱动电路还包括存储电容Cst，所述存储电容Cst包括相对设置的第一极板Cst1和第二极板Cst2，所述第一极板Cst1位于所述第二极板Cst2与所述基底之间，所述第一极板Cst1与所述驱动晶体管T3的栅极T3‑g耦接，所述第二极板Cst2与所述电源线38耦接，所述第二极板Cst2在所述基底上的正投影，与所述第三子图形T2‑s5在所述基底上的正投影至少部分交叠。

[0201] 示例性的，所述第一子图形T2‑s3，所述第二子图形T2‑s4和所述第三子图形T2‑s5形成为一体结构。

[0202] 示例性的，所述第一子图形T2‑s3与所述第六部分T2‑g2交叠的部分包括半导体部分，所述第二子图形T2‑s4与所述第五部分T2‑g1交叠的部分包括半导体部分，所述第三子图形T2‑s5包括导体部分。

[0203] 示例性的，所述电源线38用于传输正电源信号VDD。

[0204] 示例性的，所述显示基板还包括阴极，所述阴极用于传输负电源信号VSS。

[0205] 示例性的，所述子像素驱动电路还包括存储电容Cst，所述存储电容Cst包括相对设置的第一极板Cst1和第二极板Cst2，所述驱动晶体管T3的栅极T3‑g复用为所述第一极板Cst1。

[0206] 示例性的，所述第一极板Cst1在所述基底上的正投影与所述电源线38在所述基底上的正投影至少部分交叠。

[0207] 示例性的，所述第二极板Cst2在所述基底上的正投影与所述栅线37在所述基底上的正投影部分交叠。所述第二极板Cst2在所述基底上的正投影与所述数据线23在所述基底上的正投影不交叠。所述第二极板Cst2在所述基底上的正投影与发光控制信号线51在所述基底上的正投影不交叠。

[0208] 示例性的，所述发光控制信号线51用于提供发光控制信号EM。

[0209] 上述设置所述第二极板Cst2与所述电源线38耦接，使得所述第二极板Cst2上传输具有稳定电位的正电源信号，通过设置所述第二极板Cst2在所述基底上的正投影，与所述第三子图形T2‑s5在所述基底上的正投影至少部分交叠，有效屏蔽了周边其他信号对所述第三子图形T2‑s5上传输的信号的干扰，从而很好的保证了所述补偿晶体管T2工作的稳定性。

[0210] 如图5至图9所示，在一些实施例中，设置所述子像素驱动电路还包括：

[0211] 补偿晶体管T2，所述补偿晶体管T2包括第三有源图形；

[0212] 存储电容Cst，所述存储电容Cst包括相对设置的第一极板Cst1和第二极板Cst2，所述第二极板Cst2包括极板本体Cst21和极板屏蔽部Cst22，所述极板本体Cst21在所述基底上的正投影与所述第一极板Cst1在所述基底上的正投影至少部分交叠，所述极板屏蔽部Cst22在所述基底上的正投影与所述第三有源图形在所述基底上的正投影至少部分交叠；

[0213] 所述极板屏蔽部Cst22在所述基底上的正投影与所述第一补偿信号线21在所述基底上的正投影不交叠；和/或，所述极板屏蔽部Cst22在所述基底上的正投影与所述第二补偿信号线22在所述基底上的正投影不交叠。

[0214] 上述设置方式能够有效避免所述第二极板Cst2与所述第一补偿信号线21和所述第二补偿信号线22之间产生寄生电容，有利于提升所述子像素驱动电路的工作性能。

[0215] 在一些实施例中，设置在同一个子像素中，所述第一补偿信号线在所述基底上的正投影，位于所述极板屏蔽部Cst22在所述基底上的正投影与所述第二补偿信号线在所述基底上的正投影之间。

[0216] 由于所述第一补偿信号线传输的信号的电位与所述第二极板Cst2上的信号的电位接近，上述设置方式有利于降低所述第二极板Cst2受到的周边信号的干扰。

[0217] 如图10所示，在一些实施例中，所述子像素还包括：电源线38；所述电源线38包括第一电源图形381，第二电源图形382和第三电源图形383；所述第一电源图形381和所述第二电源图形382均沿所述第一方向延伸，所述第三电源图形383沿所述第二方向延伸；所述第二电源图形382分别与所述第一电源图形381和所述第三电源图形383耦接；所述第二电源图形382与所述第二极板Cst2耦接。

[0218] 如图14和图15所示，示例性的，所述电源线38还包括第四电源图形384，所述第四电源图形384与所述第二电源图形382耦接。

[0219] 示例性的，所述第一电源图形381，所述第二电源图形382和所述第三电源图形383形成为一体结构，

[0220] 示例性的，沿所述第二方向，所述第一电源图形381的宽度小于所述第二电源图形382的宽度，所述第二电源图形382的宽度小于所述第三电源图形383的宽度。

[0221] 示例性的，所述第一电源图形381在所述基底上的正投影与所述第二极板Cst2在所述基底上的正投影至少部分交叠。

[0222] 示例性的，所述第一电源图形381在所述基底上的正投影与所述驱动晶体管T3的第一极T3‑s1在所述基底上的正投影部分交叠。所述第一电源图形381在所述基底上的正投影与所述驱动晶体管T3的第二极T3‑s2在所述基底上的正投影部分交叠。所述第一电源图形381在所述基底上的正投影与所述数据线23在所述基底上的正投影部分交叠。

[0223] 示例性的，所述第二电源图形382在所述基底上的正投影，与所述第二极板Cst2在所述基底上的正投影具有交叠区域，所述第二电源图形382通过过孔与所述第二极板Cst2耦接，该过孔在所述基底上的正投影位于该交叠区域。

[0224] 示例性的，所述第二电源图形382在所述基底上的正投影，与所述驱动晶体管T3的第一极T3‑s1在所述基底上的正投影不交叠。所述第二电源图形382在所述基底上的正投影，与所述驱动晶体管T3的第二极T3‑s2在所述基底上的正投影至少部分交叠。

[0225] 示例性的，所述第三电源图形383在所述基底上的正投影与所述发光控制信号线51在所述基底上的正投影至少部分交叠。

[0226] 示例性的，所述第三电源图形383在所述基底上的正投影与所述第二极板Cst2在所述基底上的正投影不交叠，或者至少部分交叠。

[0227] 示例性的，所述第三电源图形383在所述基底上的正投影与电源控制晶体管T5的第二极T5‑s2在所述基底上的正投影具有交叠区域，所述第三电源图形383与所述电源控制晶体管T5的第二极T5‑s2通过过孔耦接，该过孔在所述基底上的正投影位于该交叠区域。

[0228] 上述设置所述电源线38包括所述第一电源图形381，所述第二电源图形382和所述第三电源图形383，有利于降低所述电源线38的布局难度。

[0229] 如图5和图10所示，在一些实施例中，设置所述子像素还包括：发光控制信号线51，所述发光控制信号线51包括沿所述第一方向延伸的至少部分；

[0230] 所述第三电源图形383包括第一电源子图形3831和第二电源子图形3832，沿所述第一方向所述第一电源子图形3831的宽度小于所述第二电源子图形3832的宽度；所述第一电源子图形3831在所述基底上的正投影与所述发光控制信号线51在所述基底上的正投影至少部分交叠。

[0231] 上述设置方式有利于缩小所述电源线38与所述发光控制信号线51之间的交叠面积，降低所述电源线38与所述发光控制信号线51之间产生的寄生电容，能够有效提升所述子像素驱动电路的工作稳定性。

[0232] 如图5，图9和图10所示，在一些实施例中，设置所述第二电源图形382在所述基底上的正投影位于所述极板本体Cst21在所述基底上的正投影的内部。

[0233] 上述设置方式有利于提升所述第二电源图形382的平坦性，能够很好的改善所述子像素中阳极层的平坦性。

[0234] 如图1至图6所示，在一些实施例中，所述子像素还包括：

[0235] 发光控制信号线51，所述发光控制信号线51的至少部分沿所述第一方向延伸，所述发光控制信号线51在所述基底上的正投影与所述第三电源图形383在所述基底上的正投影至少部分交叠；

[0236] 所述子像素驱动电路还包括：

[0237] 电源控制晶体管T5，所述电源控制晶体管T5的栅极T5‑g与所述发光控制信号线51耦接，所述电源控制晶体管T5的第一极T5‑s1与所述驱动晶体管T3第二极耦接，所述电源控制晶体管T5的第二极T5‑s2与所述第三电源图形383耦接；

[0238] 发光控制晶体管T6，所述发光控制晶体管T6的栅极T6‑g与所述发光控制信号线51耦接，所述发光控制晶体管T6的第一极T6‑s1与所述发光元件EL耦接，所述发光控制晶体管T6的第二极T6‑s2与所述驱动晶体管T3的第一极T3‑s1耦接。

[0239] 示例性的，所述发光控制信号线51用于传输发光控制信号EM。

[0240] 示例性的，所述电源控制晶体管T5的栅极T5‑g与所述发光控制信号线51形成为一体结构。

[0241] 示例性的，所述发光控制晶体管T6的栅极T6‑g与所述发光控制信号线51形成为一体结构。

[0242] 示例性的，所述发光控制晶体管T6的第一极T6‑s1与所述第二复位晶体管T7的第一极T7‑s1形成为一体结构。

[0243] 在一些实施例中，所述显示基板还包括第一源漏金属层；

[0244] 所述第一复位信号线33，所述第二复位信号线35，栅线37，电源线38，所述第一导电连接部34和所述第二导电连接部36均与所述第一源漏金属层同层同材料设置。

[0245] 示例性的，所述第一源漏金属层用于形成所述第一初始化信号总线31和所述第二初始化信号总线32。

[0246] 示例性的，所述第一初始化信号线11在所述基底上的正投影，所述第一复位信号线33在所述基底上的正投影，所述栅线37在所述基底上的正投影，所述发光控制信号线51在所述基底上的正投影，所述第二复位信号线35在所述基底上的正投影，以及所述第二初始化信号线12在所述基底上的正投影沿所述第二方向依次排列。

[0247] 示例性的，上述各晶体管的栅极和所述发光控制信号线51均采用第一栅金属层制作。

[0248] 示例性的，所述第二极板Cst2，所述第一初始化信号线11和所述第二初始化信号线12采用第二栅金属层制作。

[0249] 需要说明，图1中还示意了N1节点。

[0250] 上述设置方式有利于简化所述显示基板的制作流程，降低显示基板的制作成本。同时有利于降低所述第一复位信号线33，所述第二复位信号线35，栅线37，电源线38，所述第一导电连接部34和所述第二导电连接部36的电阻，提升子像素驱动电路工作的稳定性。

[0251] 在一些实施例中，所述第一复位信号线33与第一栅金属层同层同材料设置。

[0252] 在一些实施例中，所述第一补偿信号线21和所述第二补偿信号线22均与所述第一源漏金属层同层同材料设置。将所述子像素中与所述第一补偿信号线21和所述第二补偿信号线22在垂直于基底的方向交叠的导电部分采用其他膜层制作，避免与所述第一补偿信号线21和所述第二补偿信号线22发生短路。

[0253] 本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。

[0254] 上述实施例提供的显示基板中，利用所述第一初始化信号线11提供的第一初始化信号对所述驱动晶体管T3的栅极T3‑g进行复位，利用所述第二初始化信号线12提供的第二初始化信号对所述发光元件EL进行复位，使得对所述驱动晶体管T3的栅极T3‑g复位的第一初始化信号和对所述发光元件EL复位的第二初始化信号相互独立，能够实现独立的控制，可以具有不同的电压值，从而实现了在保证发光元件EL在低灰阶显示时的黑态亮度的同时，避免增加驱动晶体管T3的栅极T3‑g漏电，保证了发光元件EL在高灰阶显示时的白态亮度。

[0255] 因此，本发明实施例提供的显示装置在包括上述显示基板时，能够改善显示装置的残像、第一帧响应时间等不良，还能够改善低灰阶显示时出现的mura不良，保证了显示装置在高灰阶显示和低灰阶显示时画面的亮度均一性。

[0256] 需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。

[0257] 需要说明的是，本发明实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。

[0258] 在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。

[0259] 需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

[0260] 除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

[0261] 可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

[0262] 在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

[0263] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。