显示装置

摘要

一种显示装置包括：显示区域，包括多个像素；以及外围区域，设置在显示区域周围并且包括驱动信号传输线，像素中的每一个可以包括晶体管、连接到晶体管和驱动信号传输线的驱动电压线以及连接到晶体管的发光单元，像素可以包括与驱动信号传输线间隔开以具有彼此不同的距离的第一像素和第二像素，并且掺杂在第一像素的晶体管的半导体层中的杂质的浓度可以不同于掺杂在第二像素的晶体管的半导体层中的杂质的浓度。

权利要求

1.一种显示装置，包括：

显示区域，包括多个像素；以及

外围区域，设置在所述显示区域周围并且包括驱动信号传输线，其中：

所述像素中的每一个包括晶体管、连接到所述晶体管和所述驱动信号传输线的驱动电压线以及连接到所述晶体管的发光单元；

所述像素包括与所述驱动信号传输线间隔开以具有彼此不同的距离的第一像素和第二像素；并且掺杂在所述第一像素的所述晶体管的半导体层中的杂质的浓度不同于掺杂在所述第二像素的所述晶体管的半导体层中的杂质的浓度。

2.根据权利要求1所述的显示装置，其中：所述驱动信号传输线与所述第二像素之间的距离大于所述驱动信号传输线与所述第一像素之间的距离；并且掺杂在所述第二像素的所述晶体管的所述半导体层中的所述杂质的所述浓度大于掺杂在所述第一像素的所述晶体管的所述半导体层中的所述杂质的所述浓度。

3.根据权利要求2所述的显示装置，其中：所述晶体管的所述半导体层包括与栅电极重叠的沟道以及设置在所述沟道的相反侧的第一区和第二区；

所述晶体管的所述第一区连接到所述驱动电压线；并且所述晶体管从所述驱动电压线接收驱动电压。

4.根据权利要求3所述的显示装置，其中，所述晶体管的所述第一区和所述第二区被掺杂有所述杂质。

5.根据权利要求4所述的显示装置，进一步包括：电阻图案，连接到所述第一像素的所述驱动电压线。

6.根据权利要求1所述的显示装置，其中：所述显示区域包括靠近所述驱动信号传输线设置的第一区域、比所述第一区域离所述驱动信号传输线更远设置的第二区域以及设置在所述第一区域与所述第二区域之间的第三区域；

所述第一像素设置在所述第一区域中，所述第二像素设置在所述第二区域中；并且掺杂在所述第二像素的所述晶体管的所述半导体层中的所述杂质的所述浓度大于掺杂在所述第一像素的所述晶体管的所述半导体层中的所述杂质的所述浓度。

7.根据权利要求6所述的显示装置，其中：所述像素进一步包括设置在所述第三区域中的第三像素；并且掺杂在所述第三像素的所述晶体管的半导体层中的杂质的浓度大于掺杂在所述第一像素的所述晶体管的所述半导体层中的所述杂质的所述浓度，并且小于掺杂在所述第二像素的所述晶体管的所述半导体层中的所述杂质的所述浓度。

8.根据权利要求7所述的显示装置，其中：所述晶体管的所述半导体层包括与栅电极重叠的沟道以及设置在所述沟道的相反侧的第一区和第二区；

所述晶体管的所述第一区连接到所述驱动电压线；

所述晶体管从所述驱动电压线接收驱动电压；并且所述晶体管的所述第一区和所述第二区被掺杂有所述杂质。

9.根据权利要求8所述的显示装置，进一步包括：第一电阻器，连接到所述第一像素的所述驱动电压线；以及第二电阻器，连接到所述第三像素的所述驱动电压线，其中，所述第一电阻器的电阻不同于所述第二电阻器的电阻。

10.根据权利要求9所述的显示装置，其中，所述第一电阻器的所述电阻大于所述第二电阻器的所述电阻。

说明书

显示装置

[0001] 相关申请的交叉引用

[0002] 本申请要求于2021年7月22日提交的韩国专利申请第10‑2021‑0096368号的优先权和权益，该专利申请出于所有目的通过引用合并于此，如同在本文中完全阐述一样。

技术领域

[0003] 实施例总体上涉及显示装置。

背景技术

[0004] 平板显示器可以包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管装置(OLED装置)、场效应显示器(FED)和电泳显示装置等。

[0005] 显示装置包括：显示区域，包括多个像素，多个像素包括发光单元和连接到发光单元的多条信号线；以及外围区域，设置在显示区域周围并且包括用于将驱动信号传送到信号线的驱动信号传送单元。

[0006] 当驱动信号从设置在外围区域中的驱动信号传送单元被传送时，传送到靠近驱动信号传送单元设置的像素和远离驱动信号传送单元设置的像素的驱动信号的大小可能因连接到驱动信号传送单元的驱动信号线的电压降而不同。因此，发光单元的亮度可能不均匀。

[0007] 在本背景技术部分中公开的上述信息仅用于增强对所描述技术的背景的理解，并且因此它可能包含不构成本领域普通技术人员在本国已经知道的现有技术的信息。

发明内容

[0008] 实施例提供了一种显示装置，其中通过根据取决于像素的位置的驱动电压线的电阻来补偿驱动电压的大小的变化，发光单元的亮度是均匀的，而与像素的位置无关。

[0009] 本发明构思的另外的特征将在下面的描述中阐述，并且部分地将从描述中显而易见，或者可以通过实践本发明构思来获知。

[0010] 实施例提供了一种显示装置，该显示装置包括：显示区域，包括多个像素；以及外围区域，设置在显示区域周围并且包括驱动信号传输线。像素中的每一个可以包括晶体管、连接到晶体管和驱动信号传输线的驱动电压线以及连接到晶体管的发光单元。像素可以包括与驱动信号传输线间隔开以具有彼此不同的距离的第一像素和第二像素。掺杂在第一像素的晶体管的半导体层中的杂质的浓度可以不同于掺杂在第二像素的晶体管的半导体层中的杂质的浓度。

[0011] 驱动信号传输线与第二像素之间的距离可以大于驱动信号传输线与第一像素之间的距离，并且掺杂在第二像素的晶体管的半导体层中的杂质的浓度可以大于掺杂在第一像素的晶体管的半导体层中的杂质的浓度。

[0012] 晶体管的半导体层可以包括与栅电极重叠的沟道以及设置在沟道的相反侧的第一区和第二区，晶体管的第一区可以连接到驱动电压线，并且晶体管可以从驱动电压线接收驱动电压。

[0013] 晶体管的第一区和第二区可以被掺杂有杂质。

[0014] 显示装置可以进一步包括连接到第一像素的驱动电压线的电阻图案。

[0015] 显示区域可以包括靠近驱动信号传输线设置的第一区域、比第一区域离驱动信号传输线更远设置的第二区域以及设置在第一区域与第二区域之间的第三区域，第一像素可以设置在第一区域中。第二像素可以设置在第二区域中，并且掺杂在第二像素的晶体管的半导体层中的杂质的浓度可以大于掺杂在第一像素的晶体管的半导体层中的杂质的浓度。

[0016] 像素可以进一步包括设置在第三区域中的第三像素，并且掺杂在第三像素的晶体管的半导体层中的杂质的浓度可以大于掺杂在第一像素的晶体管的半导体层中的杂质的浓度，并且可以小于掺杂在第二像素的晶体管的半导体层中的杂质的浓度。

[0017] 显示装置可以进一步包括连接到第一像素的驱动电压线的第一电阻器和连接到第三像素的驱动电压线的第二电阻器，并且第一电阻器的电阻可以不同于第二电阻器的电阻。

[0018] 第一电阻器的电阻可以大于第二电阻器的电阻。

[0019] 另一实施例提供了一种显示装置，该显示装置包括：显示区域，包括多个像素；以及外围区域，设置在显示区域周围并且包括驱动信号传输线。像素可以包括与驱动信号传输线间隔开以具有彼此不同的距离的第一像素和第二像素。驱动信号传输线与第二像素之间的距离可以大于驱动信号传输线与第一像素之间的距离。第一像素可以包括晶体管、连接到晶体管和驱动信号传输线的驱动电压线以及连接到驱动电压线的第一电阻器。第二像素可以包括晶体管和驱动电压线。

[0020] 第二像素的驱动电压线可以不连接到第一电阻器。

[0021] 显示区域可以包括靠近驱动信号传输线设置的第一区域、比第一区域离驱动信号传输线更远设置的第二区域以及设置在第一区域与第二区域之间的第三区域，第一像素可以设置在第一区域中。第二像素可以设置在第二区域中。设置在第三区域中的第三像素的驱动电压线可以连接到第二电阻器。第一电阻器的电阻可以不同于第二电阻器的电阻。

[0022] 第一电阻图案可以设置在驱动电压线下方，绝缘层在第一电阻图案与驱动电压线之间，并且驱动电压线可以通过绝缘层的接触孔连接到第一电阻图案。

[0023] 像素可以包括半导体层、与半导体层重叠的栅导体以及连接到半导体层的数据导体，并且第一电阻图案可以与半导体层、栅导体和数据导体中的任何一个形成在同一层处。

[0024] 根据实施例，通过根据取决于像素的位置的驱动电压线的电阻来补偿驱动电压的大小的变化，发光单元的亮度可以是均匀的，而与显示装置的像素的位置无关。

[0025] 将理解，前面的一般描述和下面的详细描述都是说明性和解释性的，并且旨在提供对所要求保护的本发明的进一步说明。

附图说明

[0026] 被包括以提供对本发明的进一步理解并且被并入本说明书中且构成本说明书的一部分的附图，图示了本发明的说明性实施例，并且与描述一起用于说明本发明构思。

[0027] 图1图示根据实施例的显示装置的顶部平面图。

[0028] 图2图示根据实施例的显示装置的电路图。

[0029] 图3图示根据实施例的显示装置的顶部平面图。

[0030] 图4图示沿图3的线IV‑IV截取的截面图。

[0031] 图5图示沿图3的线V‑V截取的截面图。

[0032] 图6、图7、图8、图9、图10、图11和图12图示根据实施例的取决于显示装置的制造顺序而顺序地示出显示装置的顶部平面图。

[0033] 图13、图14和图15各自图示根据实施例的显示装置的截面图。

[0034] 图16图示示出根据实施例的显示装置的制造方法的示意图。

[0035] 图17和图18各自图示根据另一实施例的显示装置的一个像素的顶部平面图。

[0036] 图19、图20和图21各自图示根据另一实施例的沿图17的线XIX‑XIX截取的显示装置的一个像素的一部分的截面图。

[0037] <符号描述>

[0038] 1000：显示装置

[0039] 110：基板

[0040] 111：缓冲层

[0041] 141、142、143：栅绝缘层

[0042] 151、152：扫描线

[0043] 153：初始化控制线

[0044] 154：旁路控制线

[0045] 155：发射控制线

[0046] 161、162、163：层间绝缘层

[0047] 171：数据线

[0048] 172：驱动电压线

[0049] 172a：延伸部

[0050] 72：电阻图案

[0051] 400、500：驱动信号传输线

[0052] 1132、1134：沟道

[0053] 1131、1135：第一区

[0054] 1133、1136：第二区

[0055] 1151、1551：栅电极

[0056] 1661：连接电极

[0057] Ra：第一区域

[0058] Rb：第二区域

[0059] Rc：第三区域

具体实施方式

[0060] 在下面的描述中，出于说明的目的，阐述了许多具体细节，以便提供对本发明的各种实施例或实施方式的透彻理解。如本文中所使用的，“实施例”和“实施方式”是可互换的词，其是采用本文中所公开的发明构思中的一个或多个的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些具体细节的情况下或者利用一个或多个等同布置来实践各种实施例。在其他实例中，以框图形式示出了公知的结构和装置，以避免不必要地模糊各种实施例。此外，各种实施例可以是不同的，但不必是排他的。例如，在不脱离本发明构思的情况下，可以在另一实施例中使用或实现实施例的特定形状、配置和特性。

[0061] 除非另有说明，否则所说明的实施例应理解为提供可在实践中实施本发明构思的一些方式的变化细节的说明性特征。因此，除非另有说明，否则在不脱离本发明构思的情况下，各种实施例的特征、部件、模块、层、膜、面板、区和/或方面等(下文中，单独或共同称为“元件”)可以以其他方式组合、分离、互换和/或重新布置。

[0062] 附图中对交叉影线和/或阴影的使用通常被提供来阐明相邻元件之间的边界。因此，除非另有说明，否则交叉影线或阴影的存在和不存在都不会传达或指示对元件的特定材料、材料性质、维度、比例、图示元件之间的共性和/或任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述性的目的，可能夸大元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行特定工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续地描述的工艺。而且，相同的附图标记表示相同的元件。

[0063] 当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、连接到或耦接到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理的、电的和/或流体的连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴，例如x轴、y轴和z轴，并且可以在更广泛的意义上进行解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任意组合，诸如以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，术语“和/或”包括一个或多个相关列出项的任何和所有组合。

[0064] 尽管本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。

[0065] 可以在本文中使用诸如“在……下面”、“在……下方”、“在……之下”、“较下的”、“在……上方”、“上部的”、“在……上面”、“较高的”和“侧”(例如，如在“侧壁”中)等的空间相对术语用于描述性目的，并且从而描述如附图中所图示的一个元件与另一(另一些)元件的关系。除了附图中描绘的方位之外，空间相对术语旨在涵盖使用、操作和/或制造中的设备的不同方位。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将随之被定向在其他元件或特征“上方”。因此，术语“在……下方”可以包括上方和下方两种方位。此外，设备可以以其他方式定向(例如，旋转90度或处于其他方位)，并且因此，本文中使用的空间相对描述语应相应地解释。

[0066] 本文中使用的术语用于描述特定实施例的目的，而不旨在是限制。如本文中所使用的，除非上下文另有明确指示，否则单数形式“一”、“所述”和“该”旨在也包括复数形式。此外，当在本说明书中使用时，术语“包括”、“包含”和/或其变体指定所述特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组。还应注意，如本文中所使用的，术语“基本上”、“大约”和其他类似术语用作近似的术语而不是程度的术语，并且因此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。

[0067] 本文中参考截面图示和/或分解图示来描述各种实施例，截面图示和/或分解图示是理想化的实施例和/或中间结构的示意图示。因此，将预期作为例如制造技术和/或公差的结果的图示的形状的变化。因此，本文中公开的实施例不应一定被解释为限于特定示出的区的形状，而是包括由例如制造导致的形状的偏差。这样，附图中示出的区本质上可以是示意性的，并且这些区的形状可能不反映装置的区的实际形状，并且因此，不一定旨在进行限制。

[0068] 除非另外定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非本文中明确地如此定义，否则诸如在常用词典中定义的那些术语的术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不应该在理想化或过于正式的意义上被解释。

[0069] 在下文中，将参照附图详细描述各个实施例和变型。

[0070] 在下文中，将参照图1描述根据实施例的显示装置。图1图示根据实施例的显示装置的顶部平面图。

[0071] 参考图1，根据本实施例的显示装置1000包括显示区域DA和非显示区域NDA，显示区域DA包括多个像素并且显示图像，非显示区域NDA设置在显示区域DA外面。

[0072] 非显示区域NDA包括其中设置有用于将信号传送到显示区域DA的驱动器600的驱动区域PA。例如，诸如驱动芯片的外部器件可以安装在驱动区域PA中，或者可以通过柔性电路板连接到驱动区域PA。

[0073] 各自传输驱动电压的第一驱动信号传输线400和第二驱动信号传输线500设置在非显示区域NDA中。电连接到外部器件的焊盘电极和连接到其的多条连接线可以设置在非显示区域NDA中。连接线可以从驱动区域PA接收数据信号、扫描信号、发射信号、电源电压或触摸感测信号等，以将其传输到显示区域DA。连接线可以是扇出部分。

[0074] 根据图示的实施例，第一驱动信号传输线400具有沿第二方向D2延伸的形状，并且第二驱动信号传输线500具有从驱动器600开始并且沿非显示区域NDA围绕显示区域DA的形状，但是这是示例，并且第一驱动信号传输线400和第二驱动信号传输线500的布置不限于此。

[0075] 例如，第一驱动信号传输线400可以传输驱动电压，并且第二驱动信号传输线500可以传输公共电压。

[0076] 尽管未图示，但是驱动区域PA可以设置在沿第二方向D2的相反侧。

[0077] 显示区域DA可以包括靠近第一驱动信号传输线400设置的第一区域Ra、远离第一驱动信号传输线400设置的第二区域Rb以及设置在第一区域Ra与第二区域Rb之间的第三区域Rc。

[0078] 根据图示的实施例，第一驱动信号传输线400、第一区域Ra、第三区域Rc和第二区域Rb可以沿第一方向D1顺序地设置。

[0079] 然而，根据另一实施例，第一驱动信号传输线400可以设置在显示区域DA的沿第一方向D1的相反侧。在这种情况下，第一区域Ra可以设置在显示区域DA的沿第一方向D1的相反边缘处，第二区域Rb可以设置在显示区域DA的中心处，并且第三区域Rc可以设置在显示区域DA的相反边缘与中心之间。

[0080] 当第一驱动信号通过第一驱动信号传输线400被传输到显示区域DA时，第一驱动信号的大小可能因显示区域DA的连接到第一驱动信号传输线400的驱动信号线的电阻而朝向第一区域Ra、第三区域Rc和第二区域Rb被减小。然而，依照根据实施例的显示装置，传输到显示区域DA的驱动信号的大小可以基本恒定，而与第一区域Ra、第三区域Rc和第二区域Rb无关。

[0081] 接下来，将参照图2至图12更详细地描述根据实施例的显示装置的显示区域DA的一个像素PX。图2图示根据实施例的显示装置的电路图；图3图示根据实施例的显示装置的顶部平面图；图4图示沿图3的线IV‑IV截取的截面图；并且图5图示沿图3的线V‑V截取的截面图。图6至图12图示根据实施例的取决于显示装置的制造顺序而顺序地示出显示装置的顶部平面图。

[0082] 首先，将参照图2描述根据实施例的显示装置的显示区域DA中的一个像素PX的电路图。

[0083] 如图2中所示，根据本实施例的显示装置的显示区域DA中的一个像素PX可以包括多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、升压电容器Cbt以及连接到各条布线127、128、151、152、153、154、155、171、172和741的发光二极管LED。

[0084] 布线127、128、151、152、153、154、155、171、172和741连接到一个像素PX。布线包括第一初始化电压线127、第二初始化电压线128、第一扫描线151、第二扫描线152、初始化控制线153、旁路控制线154、发射控制线155、数据线171、驱动电压线172和公共电压线741。

[0085] 第一扫描线151连接到栅驱动器(未图示)以将第一扫描信号GW传输到第二晶体管T2。具有与施加到第一扫描线151的电压的极性相反的极性的电压可以在与第一扫描线151的信号相同的时序处被施加到第二扫描线152。例如，当负电压被施加到第一扫描线151时，正电压可以被施加到第二扫描线152。第二扫描线152将第二扫描信号GC传输到第三晶体管T3。

[0086] 初始化控制线153将初始化控制信号GI传输到第四晶体管T4。旁路控制线154将旁路信号GB传送到第七晶体管T7。旁路控制线154可以由前一级的第一扫描线151形成。发射控制线155将发射控制信号EM传输到第五晶体管T5和第六晶体管T6。

[0087] 数据线171是用于传输由数据驱动器(未图示)生成的数据电压DATA的布线，并且发光的发光二极管LED的亮度取决于施加到像素PX的数据电压DATA而被改变。

[0088] 驱动电压线172施加驱动电压ELVDD。第一初始化电压线127传送第一初始化电压VINT，并且第二初始化电压线128传送第二初始化电压AINT。公共电压线741将公共电压ELVSS施加到发光二极管LED的阴极。在本实施例中，施加到驱动电压线172、第一初始化电压线127和第二初始化电压线128以及公共电压线741的电压都可以是恒定电压。

[0089] 晶体管可以包括驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。晶体管可以包括包含氧化物半导体的氧化物晶体管和包含多晶半导体的多晶晶体管。例如，第三晶体管T3和第四晶体管T4可以被形成为氧化物晶体管，并且驱动晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以被形成为多晶晶体管。然而，本发明构思不限于此，并且晶体管可以全部被制成多晶晶体管。

[0090] 此前，已经描述了一个像素PX包括七个晶体管T1至T7、一个存储电容器Cst和一个升压电容器Cbt，但是本发明构思不限于此，并且晶体管的数量、电容器的数量以及它们的连接关系可以被不同地改变。

[0091] 接下来，将参照图3至图12更详细地描述根据实施例的显示装置的显示区域DA的一个像素PX的层间结构。

[0092] 参考图3至图6，缓冲层111可以设置在基板110上，并且包括驱动晶体管T1的沟道1132、第一区1131和第二区1133以及第五晶体管T5的沟道1134、第一区1135和第二区1136的多晶半导体层可以设置在缓冲层111上。图6图示多晶半导体层。除了驱动晶体管T1和第五晶体管T5之外，多晶半导体层可以进一步包括第二晶体管T2、第六晶体管T6和第七晶体管T7中的每一个的沟道、第一区和第二区。

[0093] 在平面图中，驱动晶体管T1的沟道1132可以具有弯曲的形状。然而，驱动晶体管T1的沟道1132的形状不限于此，并且可以被不同地改变。例如，驱动晶体管T1的沟道1132可以被弯曲成不同的形状，或者可以被形成为条状形状。驱动晶体管T1的第一区1131和第二区1133可以设置在驱动晶体管T1的沟道1132的相反侧。驱动晶体管T1的第一区1131在平面图中向上和向下延伸，向下延伸的部分可以连接到第二晶体管T2的第二区，并且向上延伸的部分可以连接到第五晶体管T5的第二区1136。驱动晶体管T1的第二区1133可以在平面图中向上延伸以连接到第六晶体管T6的第一区。

[0094] 第五晶体管T5的第一区1135和第二区1136可以设置在第五晶体管T5的沟道1134的相反侧。第五晶体管T5的第二区1136可以连接到驱动晶体管T1的第一区1131。

[0095] 第一栅绝缘层141可以设置在包括驱动晶体管T1的沟道1132、第一区1131和第二区1133以及第五晶体管T5的沟道1134、第一区1135和第二区1136的多晶半导体层上。

[0096] 包括驱动晶体管T1的栅电极1151、第一扫描线151和发射控制线155的第一栅导体可以设置在第一栅绝缘层141上。图7一起图示了多晶半导体层和第一栅导体。除了驱动晶体管T1的栅电极1151之外，第一栅导体可以进一步包括第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每一个的栅电极。

[0097] 驱动晶体管T1的栅电极1151可以与驱动晶体管T1的沟道1132重叠。驱动晶体管T1的沟道1132可以被驱动晶体管T1的栅电极1151覆盖。

[0098] 第一扫描线151和发射控制线155可以基本上在水平方向上延伸。第一扫描线151可以与第二晶体管T2的栅电极一体地形成。连接到第七晶体管T7的旁路控制线154可以被形成为前一级的第一扫描线151。第五晶体管T5的栅电极1551和第六晶体管T6的栅电极可以与发射控制线155一体地形成。

[0099] 第五晶体管T5的栅电极1551可以与第五晶体管T5的沟道1134重叠。第五晶体管T5的沟道1134可以被第五晶体管T5的栅电极1551覆盖。

[0100] 在形成图7中图示的包括驱动晶体管T1的栅电极1151、第一扫描线151和发射控制线155的第一栅导体之后，可以进行掺杂工艺。多晶半导体层的被第一栅导体覆盖的部分可以不被掺杂，并且多晶半导体层的未被第一栅导体覆盖的部分可以被掺杂以具有与导体的特性相同的特性。在这种情况下，可以使用P型掺杂剂进行掺杂工艺，并且驱动晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以具有P型晶体管特性。

[0101] 通过在形成第一栅导体之后进行掺杂工艺，设置在驱动晶体管T1的沟道1132的相反侧的第一区1131和第二区1133以及设置在第五晶体管T5的沟道1134的相反侧的第一区1135和第二区1136可以被掺杂有杂质以具有与导体的特性相同的特性，并且随着被掺杂的杂质的量增大，设置在第五晶体管T5的沟道1134的相反侧的第一区1135和第二区1136的导电率可以增大。

[0102] 第二栅绝缘层142可以设置在第一栅绝缘层141以及包括驱动晶体管T1的栅电极1151和第一扫描线151的第一栅导体上。

[0103] 包括存储电容器Cst的第一存储电极1153、第三晶体管T3的下栅电极3155和第四晶体管T4的下栅电极4155的第二栅导体可以设置在第二栅绝缘层142上。图8一起图示了多晶半导体、第一栅导体和第二栅导体。

[0104] 第一存储电极1153与驱动晶体管T1的栅电极1151重叠以构成存储电容器Cst。在存储电容器Cst的第一存储电极1153中形成开口1152。存储电容器Cst的第一存储电极1153的开口1152可以与驱动晶体管T1的栅电极1151重叠。第三晶体管T3的下栅电极3155可以与第三晶体管T3的沟道3137和上栅电极3151重叠。第四晶体管T4的下栅电极4155可以与第四晶体管T4的沟道4137和上栅电极4151重叠。

[0105] 第二栅导体可以进一步包括下第二扫描线152a、下初始化控制线153a和第一初始化电压线127。下第二扫描线152a、下初始化控制线153a和第一初始化电压线127可以基本上在水平方向上延伸。下第二扫描线152a可以与第三晶体管T3的下栅电极3155一体地形成。下初始化控制线153a可以与第四晶体管T4的下栅电极4155一体地形成。

[0106] 第一层间绝缘层161可以设置在包括存储电容器Cst的第一存储电极1153、第三晶体管T3的下栅电极3155和第四晶体管T4的下栅电极4155的第二栅导体上。

[0107] 包括第三晶体管T3的沟道3137、第一区3136和第二区3138以及第四晶体管T4的沟道4137、第一区4136和第二区4138的氧化物半导体层可以设置在第一层间绝缘层161上。图9一起图示了多晶半导体层、第一栅导体、第二栅导体和氧化物半导体层。

[0108] 第三晶体管T3的沟道3137、第一区3136和第二区3138以及第四晶体管T4的沟道4137、第一区4136和第二区4138可以彼此连接以一体地形成。第三晶体管T3的第一区3136和第二区3138可以设置在第三晶体管T3的沟道3137的相反侧。第四晶体管T4的第一区4136和第二区4138可以设置在第四晶体管T4的沟道4137的相反侧。第三晶体管T3的第二区3138可以连接到第四晶体管T4的第二区4138。第三晶体管T3的沟道3137可以与第三晶体管T3的下栅电极3155重叠。第四晶体管T4的沟道4137可以与第四晶体管T4的下栅电极4155重叠。

[0109] 第三栅绝缘层143可以设置在包括第三晶体管T3的沟道3137、第一区3136和第二区3138以及第四晶体管T4的沟道4137、第一区4136和第二区4138的氧化物半导体层上。第三栅绝缘层143可以设置在氧化物半导体层和第一层间绝缘层161的整个表面上。因此，第三栅绝缘层143可以覆盖第三晶体管T3的沟道3137、第一区3136和第二区3138以及第四晶体管T4的沟道4137、第一区4136和第二区4138的上表面和侧表面。然而，本发明构思不限于此，并且第三栅绝缘层143可以不设置在氧化物半导体层和第一层间绝缘层161的整个表面上。例如，第三栅绝缘层143可以与第三晶体管T3的沟道3137重叠，并且可以不与第三晶体管T3的第一区3136和第二区3138重叠。另外，第三栅绝缘层143可以与第四晶体管T4的沟道4137重叠，并且可以不与第四晶体管T4的第一区4136和第二区4138重叠。

[0110] 包括第三晶体管T3的上栅电极3151和第四晶体管T4的上栅电极4151的第三栅导体可以设置在第三栅绝缘层143上。图10一起图示了多晶半导体层、第一栅导体、第二栅导体、氧化物半导体层和第三栅导体。

[0111] 第三晶体管T3的上栅电极3151可以与第三晶体管T3的沟道3137重叠。第三晶体管T3的上栅电极3151可以与第三晶体管T3的下栅电极3155重叠。

[0112] 第四晶体管T4的上栅电极4151可以与第四晶体管T4的沟道4137重叠。第四晶体管T4的上栅电极4151可以与第四晶体管T4的下栅电极4155重叠。

[0113] 第三栅导体可以进一步包括上第二扫描线152b、上初始化控制线153b和第一连接电极。

[0114] 上第二扫描线152b和上初始化控制线153b可以基本上在水平方向上延伸。上第二扫描线152b可以连接到第三晶体管T3的上栅电极3151。上第二扫描线152b可以与第三晶体管T3的上栅电极3151一体地形成。上初始化控制线153b与下初始化控制线153a一起构成初始化控制线153。上初始化控制线153b可以连接到第四晶体管T4的上栅电极4151。上初始化控制线153b可以与第四晶体管T4的上栅电极4151一体地形成。

[0115] 在形成包括第三晶体管T3的上栅电极3151和第四晶体管T4的上栅电极4151的第三栅导体之后，可以进行掺杂工艺。氧化物半导体层的被第三栅导体覆盖的部分可以不被掺杂，并且氧化物半导体层的未被第三栅导体覆盖的部分可以被掺杂以具有与导体的特性相同的特性。第三晶体管T3的沟道3137可以设置在上栅电极3151之下以与上栅电极3151重叠。第三晶体管T3的第一区3136和第二区3138可以不与上栅电极3151重叠。第四晶体管T4的沟道4137可以设置在上栅电极4151之下以与上栅电极4151重叠。第四晶体管T4的第一区4136和第二区4138可以不与上栅电极4151重叠。上升压电极3138t可以不与第三栅导体重叠。氧化物半导体层的掺杂工艺可以使用N型掺杂剂进行，并且包括氧化物半导体层的第三晶体管T3和第四晶体管T4可以具有N型晶体管特性。

[0116] 第二层间绝缘层162可以设置在包括第三晶体管T3的上栅电极3151和第四晶体管T4的上栅电极4151的第三栅导体上。第二层间绝缘层162可以具有单层结构或多层结构。第二层间绝缘层162可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)的无机绝缘材料。第二层间绝缘层162可以包括第三开口1165、第四开口1166、第五开口3165和第六开口3166。

[0117] 第三开口1165可以与驱动晶体管T1的栅电极1151的至少一部分重叠。第三开口1165可以被进一步形成在第三栅绝缘层143、第一层间绝缘层161和第二栅绝缘层142中。第三开口1165可以与第一存储电极1153的开口1152重叠。第三开口1165可以设置在第一存储电极1153的开口1152内部。第四开口1166可以与升压电容器Cbt至少部分地重叠。第四开口
1166可以被进一步形成在第三栅绝缘层143中。

[0118] 第五开口3165可以与驱动晶体管T1的第二区1133的至少一部分重叠。第五开口3165可以被进一步形成在第三栅绝缘层143、第一层间绝缘层161、第二栅绝缘层142和第一栅绝缘层141中。第六开口3166可以与第三晶体管T3的第一区3136的至少一部分重叠。第六开口3166可以被进一步形成在第三栅绝缘层143中。

[0119] 包括第二连接电极1175、第三连接电极3175和第四连接电极1661的第一数据导体可以设置在第二层间绝缘层162上。图11一起图示了多晶半导体层、第一栅导体、第二栅导体、氧化物半导体层、第三栅导体和第一数据导体。

[0120] 第二连接电极1175可以与驱动晶体管T1的栅电极1151重叠。第二连接电极1175可以通过第三开口1165和第一存储电极1153的开口1152连接到驱动晶体管T1的栅电极1151。第二连接电极1175可以与升压电容器Cbt重叠。第二连接电极1175可以通过第四开口1166连接到升压电容器Cbt的上升压电极3138t。因此，驱动晶体管T1的栅电极1151和升压电容器Cbt的上升压电极3138t可以由第二连接电极1175连接。在这种情况下，驱动晶体管T1的栅电极1151也可以由第二连接电极1175连接到第三晶体管T3的第二区3138和第四晶体管T4的第二区4138。

[0121] 第三连接电极3175可以与驱动晶体管T1的第二区1133重叠。第三连接电极3175可以通过第五开口3165连接到驱动晶体管T1的第二区1133。第三连接电极3175可以与第三晶体管T3的第一区3136重叠。第三连接电极3175可以通过第六开口3166连接到第三晶体管T3的第一区3136。因此，驱动晶体管T1的第二区1133和第三晶体管T3的第一区3136可以由第三连接电极3175连接。

[0122] 第四连接电极1661可以与第五晶体管T5的第一区1135重叠，并且第四连接电极1661可以通过接触孔1167连接到第五晶体管T5的第一区1135。因此，第五晶体管T5的第一区1135和驱动电压线172由第四连接电极1661彼此连接，以将驱动电压ELVDD传送到第五晶体管T5的第一区1135。

[0123] 第一数据导体可以进一步包括第二初始化电压线128。第二初始化电压线128可以基本上在水平方向上延伸。

[0124] 第三层间绝缘层163可以设置在包括第二连接电极1175、第三连接电极3175和第四连接电极1661的第一数据导体上。

[0125] 包括数据线171和驱动电压线172的第二数据导体可以设置在第三层间绝缘层163上。图12一起图示了多晶半导体层、第一栅导体、第二栅导体、氧化物半导体层、第三栅导体、第一数据导体和第二数据导体。

[0126] 数据线171和驱动电压线172可以主要在垂直方向上延伸。数据线171可以连接到第二晶体管T2。驱动电压线172可以通过接触孔1166、接触孔3167和第四连接电极1661连接到第五晶体管T5的第一区1135。另外，驱动电压线172可以连接到第一存储电极1153。

[0127] 钝化层180可以设置在数据线171和驱动电压线172上。尽管未在图3至图5中图示，但是像素电极可以设置在钝化层180上。像素限定层(未图示)可以设置在像素电极上，发光元件层(未图示)可以设置在像素限定层的像素开口内，并且公共电极(未图示)可以设置在像素限定层和发光元件层上方。

[0128] 接下来，将参照图13至图16连同图1至图12更详细地描述根据实施例的显示装置。图13至图15各自图示根据实施例的显示装置的截面图，并且图16图示示出根据实施例的显示装置的制造方法的示意图。

[0129] 如上所述，驱动电压线172通过接触孔1166、接触孔3167和第四连接电极1661连接到第五晶体管T5的第一区1135，并且第五晶体管T5连接到驱动晶体管T1。因此，驱动晶体管T1的第一区1131通过第五晶体管T5连接到驱动电压线172以接收驱动电压ELVDD。

[0130] 另外，如上所述，在形成第一栅导体之后可以进行掺杂工艺，并且设置在第五晶体管T5的沟道1134的相反侧的第一区1135和第二区1136可以通过进行掺杂工艺被掺杂有杂质以具有与导体的特性相同的特性。随着掺杂在第五晶体管T5的第一区1135和第二区1136中的杂质的量增加，可以增大设置在第五晶体管T5的沟道1134的相反侧的第一区1135和第二区1136的导电率，并且可以更容易地通过第五晶体管T5传送被施加到驱动电压线172的驱动电压ELVDD。

[0131] 相反，随着掺杂在设置在第五晶体管T5的沟道1134的相反侧的第一区1135和第二区1136中的杂质的量减少，设置在第五晶体管T5的沟道1134的相反侧的第一区1135和第二区1136的导电率相对较低，并且施加到驱动电压线172的驱动电压ELVDD难以通过第五晶体管T5被传送。

[0132] 如图1中所示，根据实施例的显示区域DA可以包括靠近第一驱动信号传输线400设置的第一区域Ra、远离第一驱动信号传输线400设置的第二区域Rb以及设置在第一区域Ra与第二区域Rb之间的第三区域Rc。

[0133] 图13图示设置在显示装置的显示区域DA的第一区域Ra中的一个像素PX的第五晶体管T5的截面图；图14图示设置在显示区域DA的第三区域Rc中的一个像素PX的第五晶体管T5的截面图；并且图15图示设置在显示区域DA的第二区域Rb中的一个像素PX的第五晶体管T5的截面图。如图13至图15中所示，随着掺杂在设置在第五晶体管T5的沟道1134的相反侧的第一区1135和第二区1136中的杂质的浓度增大，第一区1135和第二区1136被暗地显示。

[0134] 参照图13至图15，掺杂在设置在显示区域DA的第三区域Rc中的一个像素PX的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度高于掺杂在设置在显示区域DA的第一区域Ra中的一个像素PX的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度。另外，掺杂在设置在显示区域DA的第二区域Rb中的一个像素PX的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度高于掺杂在设置在显示区域DA的第三区域Rc中的一个像素PX的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度。

[0135] 如此，其从第一驱动信号传输线400离开在第一方向D1上朝向第一区域Ra、第三区域Rc和第二区域Rb移动，并且随着每个像素PX的位置离第一驱动信号传输线400更远，可以增大掺杂在每个像素PX的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度，并且因此施加到驱动电压线172的驱动电压ELVDD可以通过第五晶体管T5被相对更好地传送。

[0136] 当第一驱动信号通过第一驱动信号传输线400被传输到显示区域DA时，第一驱动信号的大小可能因显示区域DA的连接到第一驱动信号传输线400的驱动信号线的电阻而朝向第一区域Ra、第三区域Rc和第二区域Rb被减小。然而，依照根据实施例的显示装置，掺杂在设置在第三区域Rc中的像素PX的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度高于掺杂在设置在第一区域Ra中的像素PX的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度，并且掺杂在设置在第二区域Rb中的像素PX的第五晶体管T5的第一区
1135和第二区1136中的杂质的浓度高于掺杂在设置在第三区域Rc中的像素PX的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度，并且因此，通过由驱动信号线的电阻来补偿朝向第一区域Ra、第三区域Rc和第二区域Rb的驱动信号的大小的减小，可以基本上恒定地保持被传送到显示区域DA的驱动信号的大小，而与每个像素PX设置在第一区域Ra、第三区域Rc和第二区域Rb当中的哪个区域中无关。

[0137] 根据图13至图15中图示的实施例，尽管已经描述了掺杂在第五晶体管T5的第一区1135和第二区1136中的杂质的浓度取决于每个像素PX设置在第一区域Ra、第三区域Rc和第二区域Rb当中的哪个区域而被改变，但是实施例不限于此，并且掺杂在设置在驱动电压线
172与发光二极管LED之间的、驱动晶体管T1的第一区1131和第二区1133或设置在第六晶体管T6的沟道的相反侧的第一区和第二区中的杂质的浓度可以被改变。即，掺杂在设置在第三区域Rc中的像素PX的驱动晶体管T1的第一区1131和第二区1133或第六晶体管T6的第一区和第二区中的杂质的浓度可以高于掺杂在设置在第一区域Ra中的像素PX的驱动晶体管T1的第一区1131和第二区1133或第六晶体管T6的第一区和第二区中的杂质的浓度，并且掺杂在设置在第二区域Rb中的像素PX的驱动晶体管T1的第一区1131和第二区1133或第六晶体管T6的第一区和第二区中的杂质的浓度可以高于掺杂在设置在第三区域Rc中的像素PX的驱动晶体管T1的第一区1131和第二区1133或第六晶体管T6的第一区和第二区中的杂质的浓度。因此，通过由驱动信号线的电阻来补偿朝向第一区域Ra、第三区域Rc和第二区域Rb的驱动信号的大小的减小，可以基本上恒定地保持被传送到显示区域DA的驱动信号的大小，而与每个像素PX设置在第一区域Ra、第三区域Rc和第二区域Rb当中的哪个区域中无关。

[0138] 现在，将参照图16描述取决于显示装置的显示区域DA的位置来不同地控制掺杂在第五晶体管T5的第一区1135和第二区1136中的杂质的浓度的方法。

[0139] 参照图16，当在基板110上形成缓冲层111、多晶半导体层、第一栅绝缘层141和第一栅导体之后进行掺杂工艺时，可以在沿箭头方向移动基板110的同时，通过从杂质掺杂装置2000排出杂质来掺杂杂质。

[0140] 当显示区域DA的第一区域Ra被掺杂以杂质时，以第一速度移动基板110；当第三区域Rc被掺杂以杂质时，以第二速度移动基板110；并且当第二区域Rb被掺杂以杂质时，可以以第三速度移动基板110。第一速度可以比第二速度快，并且第二速度可以比第三速度快。

[0141] 比起在第一区域Ra被掺杂以杂质时，基板110在第三区域Rc被掺杂以杂质时移动更慢，使得掺杂在设置在第三区域Rc中的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度可以高于掺杂在设置在第一区域Ra中的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度。类似地，比起在第三区域Rc被掺杂以杂质时，基板110在第二区域Rb被掺杂以杂质时移动更慢，使得掺杂在设置在第二区域Rb中的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度可以高于掺杂在设置在第三区域Rc中的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度。

[0142] 因此，通过在掺杂杂质时调整基板110的移动速度，掺杂在第五晶体管T5的第一区1135和第二区1136中的杂质的浓度可以取决于显示区域DA的位置以简单的方式来控制。

[0143] 接下来，将参照图17和图18以及图19至图21连同图1至图12描述根据另一实施例的显示装置。图17和图18各自图示根据另一实施例的显示装置的一个像素的顶部平面图，并且图19至图21各自图示根据另一实施例的沿图17的线XIX‑XIX截取的显示装置的一个像素的一部分的截面图。

[0144] 如图1中所示，根据实施例的显示区域DA可以包括靠近第一驱动信号传输线400设置的第一区域Ra、远离第一驱动信号传输线400设置的第二区域Rb以及设置在第一区域Ra与第二区域Rb之间的第三区域Rc。

[0145] 图3图示设置在显示区域DA的第二区域Rb中的一个像素PX的顶部平面图；图17图示设置在显示区域DA的第一区域Ra中的一个像素PX的顶部平面图；并且图18图示设置在显示区域DA的第三区域Rc中的一个像素PX的顶部平面图。

[0146] 参考图3以及图17和图18，不同于设置在显示区域DA的第二区域Rb中的像素PX，在设置在显示区域DA的第三区域Rc中的像素PX和设置在显示区域DA的第一区域Ra中的像素PX中，驱动电压线172被切割成具有相对端1721，设置在显示区域DA的第三区域Rc中的像素PX和设置在显示区域DA的第一区域Ra中的像素PX进一步具有通过接触孔72a连接到驱动电压线172的相对端1721的电阻图案(也可以被称为电阻器)72，并且驱动电压线172的相对端1721可以通过电阻图案72彼此连接以通过电阻图案72传送被施加到驱动电压线172的驱动电压ELVDD。因此，与没有电阻图案72的像素PX相比，被传送到其中设置有电阻图案72的像素PX的驱动电压ELVDD可以更小。

[0147] 另外，施加到通过电阻图案72的电压的电阻的大小可以取决于电阻图案72的宽度和长度而被改变。例如，当电阻图案72的宽度恒定且电阻图案72的长度被改变时，电阻的大小可以随着电阻图案72的长度的增大而增大，而当长度恒定且宽度被改变时，电阻的大小可以随着电阻图案72的宽度的增大而减小。

[0148] 参考图17和图18，设置在显示区域DA的第一区域Ra中的一个像素PX的电阻图案72和设置在显示区域DA的第三区域Rc中的一个像素PX的电阻图案72的宽度可以相同，并且设置在第一区域Ra中的一个像素PX的电阻图案72的长度可以比设置在第三区域Rc中的一个像素PX的电阻图案72的长度长。

[0149] 因此，在像素PX设置在显示区域DA的第一区域Ra和第三区域Rc中的情况下，施加到驱动电压线172的驱动电压ELVDD经由第五晶体管T5和电阻图案72被传送，并且因此，与设置在第二区域Rb中的因为没有电阻图案72所以将驱动电压ELVDD直接传送到其的像素PX相比，传输的驱动电压ELVDD的大小可以更小，并且传送到设置在第一区域Ra中的像素PX的驱动电压ELVDD的大小可以小于传送到设置在第三区域Rc中的像素PX的驱动电压ELVDD的大小。

[0150] 因此，随着其从第一驱动信号传输线400离开沿第一方向D1朝向第一区域Ra、第三区域Rc和第二区域Rb移动，由连接到最靠近第一驱动信号传输线400的第一区域Ra中的驱动电压线172的相对端1721的延伸部172a的电阻图案72引起的电阻的大小可以相对大，并且由连接到比第一区域Ra离第一驱动信号传输线400更远的第三区域Rc中的驱动电压线172的相对端1721的延伸部172a的电阻图案72引起的电阻的大小可以相对较小。

[0151] 因此，通过由驱动信号线的电阻来补偿朝向第一区域Ra、第三区域Rc和第二区域Rb的驱动信号的大小的减小，可以基本上恒定地保持被传送到显示区域DA的驱动信号的大小，而与每个像素PX设置在第一区域Ra、第三区域Rc和第二区域Rb当中的哪个区域中无关。

[0152] 现在，将参照图19至图21描述设置在第一区域Ra和第三区域Rc中的像素PX的电阻图案72的层间结构。

[0153] 参考图19，设置在显示区域DA的第一区域Ra和第三区域Rc中的电阻图案72可以与包括第二连接电极1175、第三连接电极3175和第四连接电极1661的第一数据导体形成在同一层中，并且可以设置在第二层间绝缘层162上。驱动电压线172可以通过第三层间绝缘层163的接触孔72a连接到电阻图案72，并且施加到驱动电压线172的驱动电压ELVDD可以经由电阻图案72传送。

[0154] 参考图20，设置在显示区域DA的第一区域Ra和第三区域Rc中的电阻图案72可以与包括第三晶体管T3的上栅电极3151和第四晶体管T4的上栅电极4151的第三栅导体形成在同一层中，并且可以设置在第三栅绝缘层143上。驱动电压线172可以通过第三层间绝缘层163和第二层间绝缘层162的接触孔72a连接到电阻图案72，并且施加到驱动电压线172的驱动电压ELVDD可以经由电阻图案72传送。

[0155] 参考图21，设置在显示区域DA的第一区域Ra和第三区域Rc中的电阻图案72可以与包括第三晶体管T3的沟道3137、第一区3136和第二区3138以及第四晶体管T4的沟道4137、第一区4136和第二区4138的氧化物半导体层形成在同一层中，并且可以设置在第一层间绝缘层161上。驱动电压线172可以通过第三层间绝缘层163、第二层间绝缘层162和第三栅绝缘层143的接触孔72a连接到电阻图案72，并且施加到驱动电压线172的驱动电压ELVDD可以经由电阻图案72传送。

[0156] 根据参照图3、图17和图18以及图19至图21描述的实施例，设置在第一区域Ra和第三区域Rc中的像素PX的电阻图案72已经被描述为设置在驱动电压线172与第五晶体管T5之间、连接到驱动电压线172的相对端1721，但是实施例不限于此，并且电阻图案72可以设置在第五晶体管T5与第一晶体管T1之间、第一晶体管T1与第六晶体管T6之间以及第六晶体管T6与公共电压线741之间。

[0157] 另外，根据参照图3、图17和图18以及图19至图21描述的实施例，尽管已经描述了设置在第一区域Ra和第三区域Rc中的像素PX包括电阻图案72而设置在第二区域Rb中的像素PX不包括电阻图案72，但是本发明构思不限于此，并且设置在第二区域Rb中的像素PX也包括电阻图案72并且在这种情况下，由设置在第二区域Rb中的像素PX的电阻图案72引起的电阻的大小可以小于由设置在第三区域Rc中的像素PX的电阻图案72引起的电阻的大小。

[0158] 根据参照图3、图17和图18以及图19至图21描述的实施例，尽管已经描述了设置在第一区域Ra和第三区域Rc中的像素PX的电阻图案72的宽度恒定并且其长度变化，但是本发明构思不限于此，并且能够改变由电阻图案72引起的电阻的大小的许多特征都是适用的。

[0159] 因此，依照根据实施例的显示装置，可以不同地设置掺杂在连接到设置在靠近第一驱动信号传输线400设置的第一区域Ra、远离第一驱动信号传输线400设置的第二区域Rb以及设置在第一区域Ra与第二区域Rb之间的第三区域Rc中的每个像素PX的驱动电压线172的第五晶体管T5的第一区1135和第二区1136中的杂质的浓度，或者可以不同地设置由连接到每个像素PX的驱动电压线172的电阻图案72引起的电阻的大小，从而基本上恒定地保持被传送到显示区域DA的驱动信号的大小，而与每个像素PX设置在第一区域Ra、第三区域Rc和第二区域Rb当中的哪个区域中无关。

[0160] 尽管本文中已经描述了某些实施例和实施方式，但是根据本说明书，其他实施例和修改将是显而易见的。因此，本发明构思不限于这些实施例，而是限于所附权利要求书的更宽范围以及对于本领域普通技术人员将显而易见的各种明显的修改和等同布置。