一种铁电器件及制备方法

摘要

本申请公开一种铁电器件及制备方法，涉及微电子技术领域，能够提高铁电器件的剩余极化强度稳定性，进而提高铁电器件的寿命。铁电器件，包括：下电极；上电极；铁电材料层；非铁电材料层，所述非铁电材料层与所述铁电材料层连接，所述非铁电材料层用于在被施加电场时发生晶相相变而具有铁电性；所述铁电材料层和所述非铁电材料层均设置于所述下电极和所述上电极之间，所述上电极和所述下电极用于对所述铁电材料层和所述非铁电材料层施加电场。

权利要求

1.一种铁电器件，其特征在于，包括：

下电极；

上电极；

铁电材料层；

非铁电材料层，所述非铁电材料层与所述铁电材料层连接，所述非铁电材料层用于在被施加电场时发生晶相相变而具有铁电性；

所述铁电材料层和所述非铁电材料层均设置于所述下电极和所述上电极之间，所述上电极和所述下电极用于对所述铁电材料层和所述非铁电材料层施加电场。

2.根据权利要求1所述的铁电器件，其特征在于，所述非铁电材料层设置于所述下电极与所述铁电材料层之间。

3.根据权利要求1所述的铁电器件，其特征在于，所述非铁电材料层设置于所述上电极与所述铁电材料层之间。

4.根据权利要求1所述的铁电器件，其特征在于，所述非铁电材料层的数量为至少两层；

所述下电极与所述铁电材料层之间设置有至少一层所述非铁电材料层；

所述上电极与所述铁电材料层之间设置有至少一层所述非铁电材料层。

5.根据权利要求2或3所述的铁电器件，其特征在于，所述非铁电材料层的厚度范围为

1‑3nm；和/或，

所述铁电材料层的厚度范围为8‑15nm。

6.根据权利要求1所述的铁电器件，其特征在于，所述铁电材料层的数量为至少两层；

所述非铁电材料层设置于两层所述铁电材料层之间。

7.根据权利要求1所述的铁电器件，其特征在于，所述铁电材料层包括正交相晶相，所述非铁电材料层包括四方相晶相；

所述晶相相变为所述四方相晶相转变为所述正交相晶相。

8.根据权利要求7所述的铁电器件，其特征在于，所述铁电材料层包括铪锆氧化物和掺杂铪锆氧化物中的至少一种，所述掺杂铪锆氧化物是在铪锆氧化物中掺杂Si、Al、Y、Gd、La和Sr中的至少一种得到的。

9.根据权利要求8所述的铁电器件，其特征在于，所述非铁电材料层包括氧化锆。

10.根据权利要求8所述的铁电器件，其特征在于，在所述铁电材料层包括铪锆氧化物的情况下，所述铪锆氧化物的分子式为HfXZr1‑XO2，其中，X的取值范围为0.4‑0.6。

11.根据权利要求10所述的铁电器件，其特征在于，X的取值为0.5。

12.一种铁电器件的制备方法，其特征在于，用于制备如权利要求1‑11中任一项所述的铁电器件，所述方法包括：设置下电极；

在所述下电极的一侧设置铁电材料层和非铁电材料层，其中，所述非铁电材料层与所述铁电材料层连接，所述非铁电材料层用于在被施加电场时发生晶相相变而具有铁电性；

设置上电极，得到第一器件，其中，所述铁电材料层和所述非铁电材料层均设置于所述下电极和所述上电极之间；

对所述第一器件进行退火，得到铁电器件。

说明书

一种铁电器件及制备方法

技术领域

[0001] 本申请涉及微电子技术领域，尤其涉及一种铁电器件及制备方法。

背景技术

[0002] 铁电材料在不加外电场时具有自发极化现象，其自发极化的方向能够被外加电场反转或重新定向。具体的，当铁电材料受到外电场作用时，铁电材料可以被控制为具有两种稳定极性中的一种，这两种稳定极性可以应用于存储逻辑“0”和逻辑“1”相对应的数据，因此，铁电材料制备的铁电器件可以应用于存储器件。

[0003] 现有铁电器件耐久性的研究通常集中于研究铁电器件的电循环的极限周期数，以及通常以器件彻底击穿作为判断失效的标准，但是在铁电器件击穿前器件的电循环剩余极化强度(Pr)就已经开始退化。作为存储器的铁电器件在铁电器件的Pr退化时，容易引起存储信息的误读，因此，铁电器件在电循环过程中剩余极化强度的稳定性会影响到铁电器件的寿命。然而，现有的铁电器件的Pr稳定性通常较差，在作为存储器件的应用场景中器件寿命较短。

发明内容

[0004] 本申请实施例提供一种铁电器件及制备方法，能够提高铁电器件的剩余极化强度稳定性，进而提高铁电器件的寿命。

[0005] 本申请实施例的第一方面，提供一种铁电器件，包括：

[0006] 下电极；

[0007] 上电极；

[0008] 铁电材料层；

[0009] 非铁电材料层，所述非铁电材料层与所述铁电材料层连接，所述非铁电材料层用于在被施加电场时发生晶相相变而具有铁电性；

[0010] 所述铁电材料层和所述非铁电材料层均设置于所述下电极和所述上电极之间，所述上电极和所述下电极用于对所述铁电材料层和所述非铁电材料层施加电场。

[0011] 在一些实施方式中，所述非铁电材料层设置于所述下电极与所述铁电材料层之间。

[0012] 在一些实施方式中，所述非铁电材料层设置于所述上电极与所述铁电材料层之间。

[0013] 在一些实施方式中，所述非铁电材料层的数量为至少两层；

[0014] 所述下电极与所述铁电材料层之间设置有至少一层所述非铁电材料层；

[0015] 所述上电极与所述铁电材料层之间设置有至少一层所述非铁电材料层。

[0016] 在一些实施方式中，所述非铁电材料层的厚度范围为1‑3nm；和/或，[0017] 所述铁电材料层的厚度范围为8‑15nm。

[0018] 在一些实施方式中，所述铁电材料层的数量为至少两层；

[0019] 所述非铁电材料层设置于两层所述铁电材料层之间。

[0020] 在一些实施方式中，所述铁电材料层包括正交相晶相，所述非铁电材料层包括四方相晶相；

[0021] 所述晶相相变为所述四方相晶相转变为所述正交相晶相。

[0022] 在一些实施方式中，所述铁电材料层包括铪锆氧化物和掺杂铪锆氧化物中的至少一种，所述掺杂铪锆氧化物是在铪锆氧化物中掺杂Si、Al、Y、Gd、La和Sr中的至少一种得到的。

[0023] 在一些实施方式中，所述非铁电材料层包括氧化锆。

[0024] 在一些实施方式中，在所述铁电材料层包括铪锆氧化物的情况下，所述铪锆氧化物的分子式为HfXZr1‑XO2，其中，X的取值范围为0.4‑0.6。

[0025] 在一些实施方式中，X的取值为0.5。

[0026] 在一些实施方式中，用于制备如权利要求1‑11中任一项所述的铁电器件，所述方法包括：

[0027] 设置下电极；

[0028] 在所述下电极的一侧设置铁电材料层和非铁电材料层，其中，所述非铁电材料层与所述铁电材料层连接，所述非铁电材料层用于在被施加电场时发生晶相相变而具有铁电性；

[0029] 设置上电极，得到第一器件，其中，所述铁电材料层和所述非铁电材料层均设置于所述下电极和所述上电极之间；

[0030] 对所述第一器件进行退火，得到铁电器件。

[0031] 本申请实施例提供的铁电器件及制备方法，在铁电材料层的基础上，设置非铁电材料层在施加电场后发生的晶相相变而具有铁电性，相变导致的wake‑up效应将一直持续到fatigue效应开始，能够增强铁电器件的wake‑up效应，同时起到并适当推迟fatigue效应的效果，延长稳定阶段，可以获得一个在更长的电循环时间内稳定的剩余极化强度，导致铁电器件退化速度变慢，从而能够提高铁电器件的剩余极化强度稳定性，进而提高铁电器件的寿命。

附图说明

[0032] 图1为本申请实施例提供的一种铁电器件的结构示意图；

[0033] 图2为本申请实施例提供的一种铁电器件的剩余极化强度Pr随电循环数的变化曲线示意图；

[0034] 图3为本申请实施例提供的一种铁电器件的剩余极化强度Pr的退化比例示意图；

[0035] 图4为本申请实施例提供的一种铁电器件的制备方法的示意性流程图。

具体实施方式

[0036] 为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。

[0037] 在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。

[0038] 铁电材料在不加外电场时具有自发极化现象，其自发极化的方向能够被外加电场反转或重新定向。具体的，当铁电材料受到外电场作用时，铁电材料可以被控制为具有两种稳定极性中的一种，这两种稳定极性可以应用于存储逻辑“0”和逻辑“1”相对应的数据，因此，铁电材料制备的铁电器件可以应用于存储器件。现有铁电器件耐久性的研究通常集中于研究铁电器件的电循环的极限周期数，以及通常以器件彻底击穿作为判断失效的标准，但是在铁电器件击穿前器件的电循环剩余极化强度就已经开始退化。作为存储器的铁电器件在铁电器件的Pr退化时，容易引起存储信息的误读，因此，铁电器件在电循环过程中剩余极化强度的稳定性会影响到铁电器件的寿命。然而，现有的铁电器件的Pr稳定性通常较差。

[0039] 有鉴于此，本申请实施例提供一种铁电器件及制备方法，能够提高铁电器件的剩余极化强度稳定性，进而提高铁电器件的寿命。

[0040] 本申请实施例的第一方面，提供一种铁电器件，图1为本申请实施例提供的一种铁电器件的结构示意图。如图1所示，本申请实施例提供的铁电器件，包括：铁电材料层100、非铁电材料层200、下电极300和上电极400；铁电材料层100和非铁电材料层200均设置于下电极300和上电极400之间；上电极400和下电极300用于对铁电材料层100和非铁电材料层200施加电场。非铁电材料层200与铁电材料层100连接，非铁电材料层200与铁电材料层100可以是层叠连接，非铁电材料层200用于在被施加电场时发生晶相相变而具有铁电性。非铁电材料层200通常情况下是不具备铁电性的，但是在对非铁电材料层200施加电场后，非铁电材料层200会发生内部晶相的相变，从而具备铁电性。

[0041] 示例性的，图1所示的下电极300为一个电极块，上电极400包括多个电极块，图1只是示意性的，本申请不作具体限定。上电极400和下电极300可以采用TiN、Pt、Pd、或Ru等材料制备得到，本申请不作具体限定。本申请实施例提供的铁电器件还包括衬底层500，衬底层500包括第一衬底510和第二衬底520，第二衬底520设置在第一衬底510和下电极300之间。第一衬底510可以采用硅制备得到，第二衬底520可以采用氧化硅制备得到，本申请不作具体限定。氧化硅作为第二衬底520的制备材料可以增强与下电极300的膜层粘附性，增加下电极300的膜层可靠性。

[0042] 铁电材料层100可以采用铁电材料制备得到，具有铁电性能。铁电器件通常是在加电情况下运行的，当对铁电器件施加电场后，铁电材料层100由于铁电性而会发生极性偏转，施加不同的电场，铁电材料可以被控制为具有两种不同的极性，这两种稳定极性可以应用于存储逻辑“0”和逻辑“1”相对应的数据，因此，铁电材料制备的铁电器件可以应用于存储器件。在铁电器件被施加电场后处于工作状态时，以及非铁电材料层200与铁电材料层100层叠连接，非铁电材料层200在被施加电场后具有的铁电性，结合铁电材料层100的铁电性，能够增强铁电器件的铁电性能。具体的，铁电器件在使用过程中，铁电器件的剩余极化强度随着电循环次数的增加产生相应的变化，剩余极化强度随着电循环次数的增加产生的变化通常包括初始阶段、稳定阶段和疲劳阶段，在初始阶段的铁电器件存在wake‑up效应，剩余极化强度存在相应的上升，在疲劳阶段的铁电器件存在fatigue效应，剩余极化强度存在相应的下降，在稳定阶段剩余极化强度相对平稳，不同的铁电材料的剩余极化强度随着电循环次数的增加的变化曲线存在一定差异。剩余极化强度是铁电器件或者材料的重要性质，剩余极化强度是铁电体经极化处理，撤除外电场后，极化强度并不为零而是保持一定值，称为剩余极化强度Pr。电循环次数可以理解为铁电器件在被施加电场后的极性变化次数。一般来说，剩余极化越大，铁电性能越好。在fatigue效应下，铁电器件的剩余极化强度在逐渐退化，剩余极化强度的退化会使得铁电器件的可靠性降低，尤其针对应用于存储器的铁电器件，会造成存储信息的误读和降低电路的健壮性，特别是当剩余极化强度降低到某个值以下时，将无法识别存储信息。在铁电材料层100的基础上，设置非铁电材料层200能够适度增强铁电器件的wake‑up效应，并适当推迟fatigue效应，延长稳定阶段，可以获得一个在更长的电循环时间内稳定的剩余极化强度，因此，通过设置非铁电材料层200在施加电场后发生的晶相相变能够增强铁电器件的wake‑up效应，相变导致的wake‑up效应将一直持续到fatigue效应开始，二者可以相互抵消，导致铁电器件退化速度变慢。

[0043] 本申请实施例提供的铁电器件，在铁电材料层100的基础上，设置非铁电材料层200在施加电场后发生的晶相相变而具有铁电性，相变导致的wake‑up效应将一直持续到fatigue效应开始，能够增强铁电器件的wake‑up效应，同时起到并适当推迟fatigue效应的效果，延长稳定阶段，可以获得一个在更长的电循环时间内稳定的剩余极化强度，导致铁电器件退化速度变慢，从而能够提高铁电器件的Pr稳定性，进而提高铁电器件的寿命。

[0044] 在一些实施方式中，如图1所示，非铁电材料层200设置于下电极300与铁电材料层100之间。图1所示的非铁电材料层200与铁电材料层100的位置关系只是示意性的，不作为本申请的具体限定。

[0045] 在一些实施方式中，非铁电材料层200还可以设置于上电极400与铁电材料层100之间。

[0046] 本申请实施例提供的铁电器件，非铁电材料层200可以设置在铁电材料层100的任一侧，只要与铁电材料层100接触实现连接即可。

[0047] 在一些实施方式中，非铁电材料层200的数量为至少两层；下电极300与铁电材料层100之间设置有至少一层非铁电材料层200；上电极400与铁电材料层100之间设置有至少一层非铁电材料层200。

[0048] 本申请实施例提供的铁电器件，在铁电材料层100的两侧均设置有至少一层非铁电材料层200，即铁电材料层100夹在至少两层非铁电材料层200之间，能够进一步加强非铁电材料层200对于铁电器件的wake‑up效应增强的程度，更进一步推迟fatigue效应，起到进一步延迟铁电器件的退化的作用。

[0049] 在一些实施方式中，铁电材料层100的数量为至少两层；非铁电材料层200设置于两层铁电材料层100之间。

[0050] 本申请实施例提供的铁电器件，将非铁电材料层200设置于两层铁电材料层100之间，同样可以进一步加强非铁电材料层200对于铁电器件的wake‑up效应增强的程度，更进一步推迟fatigue效应，起到进一步延迟铁电器件的退化的作用。

[0051] 在一些实施方中，非铁电材料层200的厚度范围可以为1‑3nm；和/或，[0052] 铁电材料层100的厚度范围可以为8‑15nm。

[0053] 需要说明的是，在不同的膜层堆叠方案中，例如，非铁电材料层200设置于两层铁电材料层100之间或者铁电材料层100夹在至少两层非铁电材料层200之间，可以根据不同的膜层堆叠方案设置不同的膜层厚度。示例性的，当铁电材料层100设置有多层时，所有铁电材料层100的厚度之和可以等于只设置一层铁电材料层100的厚度，能够在保证铁电器件性能的同时确保铁电器件的尺寸不会过大。

[0054] 在一些实施方式中，铁电材料层100可以包括正交相晶相，非铁电材料层200可以包括四方相晶相；晶相相变可以为四方相晶相转变为正交相晶相。

[0055] 铁电材料层100的晶体晶相可以包括正交相晶相(o相)，立体晶相可以实现铁电性能，铁电材料层100中还可以包括其他晶相，本申请不作具体限定。非铁电材料层200可以包括四方相晶相(t相)，在被施加电场时，四方相晶相能够转变为立体晶相，四方晶相是不具备铁电性的晶相，但是四方晶相可以在特定条件下发生晶相相变，特定条件可以是电场条件，本申请不作具体限定。

[0056] 本申请实施例提供的铁电器件，含有四方相晶相的材料可以用于制备得到非铁电材料层200，且含有四方相晶相的材料还可以在被施加电场时发生四方相晶相转变为正交相晶相的晶相变化，以使得非铁电材料层200具有铁电性。在被施加电场后具有铁电性的非铁电材料层200能够利用晶相相变而得到的铁电性加强铁电器件的wake‑up效应，同时推迟fatigue效应，起到进延迟铁电器件的退化的作用，进而提高铁电器件的Pr稳定性，延长铁电器件的寿命。

[0057] 示例性的，铁电材料层100可以包括铪锆氧化物、掺杂铪锆氧化物和铪硅氧化物中的至少一种。掺杂铪锆氧化物是在铪锆氧化物中掺杂Si、Al、Y、Gd、La和Sr中的至少一种得到的，非铁电材料层200可以包括氧化锆或硅，铁电材料层100采用铪锆氧化物或掺杂铪锆氧化物制备时，对应的非铁电材料层200可以采用氧化锆制备得到；铁电材料层100采用铪硅氧化物制备时，非铁电材料层200可以采用硅制备，本申请不作具体限定。

[0058] 示例性的，铪锆氧化物可以理解为在氧化铪中适当掺杂氧化锆，在氧化铪中掺杂氧化锆可以诱导出铁电性。铪锆氧化物内的晶相是混合晶相，主要晶相是o相，还包括有少量m相和t相，氧化锆内的晶相则主要是t相，作为非铁电材料层200的氧化锆中的t相晶相能够增加铁电器件中t相晶相的占比，在施加电场后，t相晶相可以被转变为o相晶相，使得铁电器件具有更多的o相晶相，也就具有更多的铁电性，能够提高铁电器件的Pr稳定性，延长铁电器件的寿命。

[0059] 在铁电材料层100包括铪锆氧化物的情况下，铪锆氧化物的分子式为HfXZr1‑XO2，其中，X的取值范围为0.4‑0.6。示例性的，X的取值可以为0.5，则氧化铪与氧化锆的摩尔组分比例为1：1，能够实现剩余极化强度最大，接近1：1这个比例的其他组分均可以被应用，本申请不作具体限定。

[0060] 示例性的，图2为本申请实施例提供的一种铁电器件的剩余极化强度Pr随电循环数的变化曲线示意图；图3为本申请实施例提供的一种铁电器件的剩余极化强度Pr的退化比例示意图。如图2所示，在测试频率为1MHz的测试条件下分别测试本实施例提供的铁电器件和现有铁电器件的剩余极化强度Pr随电循环数的变化曲线，剩余极化强度Pr的单位为μ2
C/cm。如图2所示，剩余极化强度Pr根据铁电器件的极性变化而具有两条变化曲线，分别是大于0的曲线和小于0的曲线。在大于0的曲线中，Pr的退化体现为Pr值降低，在小于0的曲线中，Pr的退化体现为Pr值升高，即总体上Pr的退化体现为Pr值趋向0。现有铁电器件在电循
5 7
环数为10 时，Pr值开始趋向0变化，本实施例提供的铁电器件在电循环数为10时才开始趋向0变化，且相比较现有铁电器件，本实施例提供的铁电器件的Pr值趋向0的变化趋势更为平缓。如图3所示，图3示出了本实施例提供的铁电器件和现有铁电器件的剩余极化强度Pr的初始值、最大值和最终值，通过比对初始值和最终值，能够计算出铁电器件的剩余极化强度的退化率，也是铁电器件的退化率。由图3所示的数据可知本实施例提供的铁电器件的退化率为4.6％，现有铁电器件的退化率为40.9％，本申请实施例提供的铁电器件的退化率远低于现有铁电器件的退化率，退化率越低。

[0061] 本申请实施例提供的铁电器件，在铁电材料层100的基础上，设置非铁电材料层200在施加电场后发生的晶相相变而具有铁电性，相变导致的wake‑up效应将一直持续到fatigue效应开始，能够增强铁电器件的wake‑up效应，同时起到并适当推迟fatigue效应的效果，延长稳定阶段，可以获得一个在更长的电循环时间内稳定的剩余极化强度，导致铁电器件退化速度变慢，从而能够提高铁电器件的Pr稳定性，进而提高铁电器件的寿命。

[0062] 本申请实施例的第二方面，提供一种铁电器件的制备方法，用于制备如第一方面所述的铁电器件，图4为本申请实施例提供的一种铁电器件的制备方法的示意性流程图。如图4所示，本申请实施例提供的铁电器件的制备方法，包括：

[0063] S100：设置下电极。

[0064] S200：在下电极的一侧设置铁电材料层和非铁电材料层，其中，非铁电材料层与铁电材料层连接，非铁电材料层用于在被施加电场时发生晶相相变而具有铁电性。可以根据铁电材料层和非铁电材料层的具体位置关系，来确定先设置铁电材料层，还是先设置非铁电材料层，本步骤不作具体限定。

[0065] S300：设置上电极，得到第一器件，其中，铁电材料层和非铁电材料层均设置于下电极和上电极之间。

[0066] S400：对第一器件进行退火，得到铁电器件。

[0067] 退火的作用是将处于非晶体状态的铁电材料和非铁电材料转变为晶体状态。示例性的，铁电材料层可以包括铪锆氧化物，非铁电材料层可以包括氧化锆，则经过退火工艺后，铪锆氧化物从非晶体状态变为含有o相晶相的晶体，氧化锆从非晶体状态变为含有t相晶相的晶体。

[0068] 本申请实施例提供的铁电器件的制备方法，在铁电材料层的基础上，设置非铁电材料层在施加电场后发生的晶相相变而具有铁电性，相变导致的wake‑up效应将一直持续到fatigue效应开始，能够增强铁电器件的wake‑up效应，同时起到并适当推迟fatigue效应的效果，延长稳定阶段，可以获得一个在更长的电循环时间内稳定的剩余极化强度，导致铁电器件退化速度变慢，从而能够提高铁电器件的Pr稳定性，进而提高铁电器件的寿命。

[0069] 在一些可行的实施方式中，结合图1，对本申请实施例提供的铁电器件的制备方法做示意性描述如下：

[0070] 依次设置第一衬底510和第二衬底520，清洗第二衬底520，将第二衬底520依次用丙酮和无水乙醇浸泡、清洗3min左右，之后吹干，再用去离子水浸泡冲洗3min左右后吹干。第二衬底520的厚度范围可以是100‑500nm，具体可以为300nm左右，第一衬底510的厚度范围可以是300‑600μm，可以为500μm左右，本申请不作具体限定。

[0071] 在第二衬底520远离第一衬底510的一侧设置下电极300，下电极300可以采用TiN,若采用磁控溅射的制备工艺制备得到下电极300，则使用TiN靶，束流电压为800V左右，束流可以为46mA左右，加速电压可以为160V左右，缓冲气体可以采用Ar/N2混合气体，流速分别为8sccm/5sccm，下电极300的厚度可以为40nm左右。

[0072] 在下电极300远离第一衬底510的一侧设置非铁电材料层200，利用ALD(原子层沉积)工艺制备ZrO2(氧化锆)作为非铁电材料层200，淀积温度范围通常在280‑300℃。Zr(锆)的先驱物加热至100～140℃，去离子水保持20℃室温，载气可以选择N2，气体流量40～80sccm。示例性的，Hf(铪)的先驱物采用四(乙基甲基氨基)铪(IV)(也可以用TEMAH表示)，化学式Hf(NCH3C2H5)4；Zr的先驱物采用四(乙基甲基氨基)锆(IV)(也可以用TEMAZ表示)，化学式为Zr(NCH3CH5)4；采用去离子水作为氧源。淀积速度为 (即 每循
环)，淀积ZrO2的厚度可以为2nm。

[0073] 在非铁电材料层200远离下电极300的一侧设置铁电材料层100，在ZrO2上，利用ALD工艺制备HZO(铪锆氧化物)，采用TEMAH(四铪)和TEMAZ(四锆)作为Hf和Zr的先驱物，采用去离子水作为氧源。淀积温度280℃，Zr和Hf的先驱物加热至120℃，去离子水保持20℃室温，载气选择N2，气体流量50sccm。沉积时，先长一层ZrO2，再长一层HfO2，依次循环，最后一层ZrO2封顶。ZrO2淀积速度为 (即 每循环)，HfO2的沉淀速度为(即 每循环)，从而保证Hf和Zr的化学计量比近似等于1:1，即Hf和Zr的组
分比例为1:1，沉积至厚度为10nm完成铁电材料层100的制备。

[0074] 在铁电材料层100远离下电极300的一侧设置上电极400，在HZO上利用离子束溅射工艺溅射制备TiN下电极，TiN靶，束流电压800V，束流46mA，加速电压160V，气体为Ar/N2混合气体，流速分别为8sccm/5sccm，TiN上电极厚度可以为40nm。需要说明的是上电极400的多个电极块可以通过曝光显影和刻蚀得到，本申请不作具体限定。上电极400的厚度范围可以在10‑60nm，下电极300的厚度范围可以在10‑60nm，本申请也不作具体限定。

[0075] 在N2气氛、500℃条件下退火30s，得到铁电器件。

[0076] 上述制备方法的步骤以及制备工艺参数只是示意性说明，不作为本申请的具体限定。

[0077] 尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。

[0078] 显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。