一种二维可寻址VCSEL及其制备方法

摘要

本申请公开了一种二维可寻址VCSEL及其制备方法，其中二维可寻址VCSEL包括多个发光单元，每个发光单元自下而上依次形成有衬底层、N‑CAP层、N‑DBR层、有源层、P‑DBR层和P‑CAP层，P‑CAP层上表面形成有P面电极和介质膜层，介质膜层向下延伸至衬底层；衬底层设置有导电孔；衬底层下表面向上至导电孔底面形成有N‑金属层。本申请能够降低发光单元中外延层的厚度，减少外延层的应力累计，提高外延生长的质量；减少反射腔内的光吸收，降低损耗；实现了电极的分区驱动；减少N面的载流子扩散，提升产品良率；减小了电流的无效注入，提高注入效率，提高发光效率和发光均匀性；具有良好的散热效果。

权利要求

1.一种二维可寻址VCSEL，其特征在于，包括：

多个发光单元，

每个所述发光单元自下而上依次形成有衬底层、N‑CAP层、N‑DBR层、有源层、P‑DBR层和P‑CAP层，所述P‑CAP层上表面未形成P面电极的区域形成有介质膜层，介质膜层向下延伸至所述衬底层，形成台面；

在所述P面电极和所述介质膜层上表面形成P‑金属层；

所述衬底层设置有导电孔，每个所述发光单元设置至少一个导电孔，所述导电孔底面为所述N‑CAP层下表面，所述导电孔的最大直径小于台面的直径；

所述N‑CAP层为高掺杂薄层，所述N‑CAP层的厚度为30‑100nm；

所述衬底层下表面向上至导电孔底面形成有N‑金属层。

2.根据权利要求1所述的一种二维可寻址VCSEL，其特征在于，每一行的发光单元的P‑金属层相连形成P面条状电极，每一列的发光单元的N‑金属层相连形成N面条状电极。

3.根据权利要求1所述的一种二维可寻址VCSEL，其特征在于，所述P面电极为金属环，所述P面电极的外直径为5‑30μm，所述P面电极的内直径为3‑27μm。

4.根据权利要求1所述的一种二维可寻址VCSEL，其特征在于，所述导电孔为圆台孔，所述导电孔底面直径小于所述导电孔开口直径。

5.根据权利要求4所述的一种二维可寻址VCSEL，其特征在于，所述导电孔开口直径至少比台面直径小10μm。

6.一种二维可寻址VCSEL的制备方法，用于制备权利要求1‑5任一所述二维可寻址VCSEL，其特征在于，包括以下步骤：步骤201：在衬底层上依次生长N‑CAP层、N‑DBR层、有源层、P‑DBR层和P‑CAP层，其中，所述N‑CAP层为高掺杂薄层，所述N‑CAP层的厚度为30‑100nm；

步骤202：在所述P‑CAP层上形成P面电极；

步骤203：在所述P‑CAP层和所述P面电极上方形成氮化硅掩膜层；

步骤204：以氮化硅掩膜层为掩膜进行刻蚀，刻蚀至衬底层，形成台面；

步骤205：采用湿法氧化工艺对晶圆进行处理；

步骤206：在台面侧壁与衬底层上表面生长介质膜层；

步骤207：通过光刻及干法刻蚀工艺去除P面电极上方的介质膜层；

步骤208：在晶圆上表面沉积金属薄膜，通过光刻及湿法刻蚀工艺形成P面隔离通道，通过光刻和电镀工艺形成P‑金属层；

步骤209：将晶圆键合研磨，降低芯片厚度；

步骤210：对晶圆下表面进行光刻，显影后通过干法刻蚀工艺形成导电孔，干法刻蚀在N‑CAP层停止，所述导电孔底面为所述N‑CAP层下表面，所述导电孔的最大直径小于台面的直径；

步骤211：在晶圆下表面沉积金属薄膜，通过光刻及湿法刻蚀工艺形成N面隔离通道，通过光刻和电镀工艺形成N‑金属层；

步骤212：晶圆经高温退火，形成欧姆接触，完成二维可寻址VCSEL的制备。

7.根据权利要求6所述的二维可寻址VCSEL的制备方法，其特征在于，在步骤210中，所述通过干法刻蚀工艺形成导电孔时，采用交替使用刻蚀气体和钝化气体的刻蚀方法，其中，刻蚀气体为BCl3和Cl2，钝化气体为SiCl4和N2。

8.根据权利要求6所述的二维可寻址VCSEL的制备方法，其特征在于，在步骤210中，所述通过干法刻蚀工艺形成的导电孔为圆台孔，所述导电孔的底面直径小于所述导电孔的开口直径。

9.根据权利要求8所述的二维可寻址VCSEL的制备方法，其特征在于，在步骤210中，所述导电孔开口直径至少比台面直径小10μm。

说明书

一种二维可寻址VCSEL及其制备方法

技术领域

[0001] 本申请涉及半导体激光器技术领域，尤其涉及一种二维可寻址VCSEL及其制备方法。

背景技术

[0002] 垂直腔面发射激光器（Vertical Cavity Surface Emitting Laser，VCSEL）具有光束质量好，阈值电流低，高频调节，易于二维阵列集成和制造成本低廉等优点。近年来，随着VCSEL在激光雷达、3D传感等方面的大规模应用，VCSEL受到人们越来越多的关注。

[0003] 二维可寻址VCSEL具有分区驱动的优点，是固态激光雷达的理想光源。常用二维可寻址VCSEL多采用共面电极工艺，该方案通常需要在衬底或反射腔内生长厚CAP层，生长的
CAP层厚度通常会超过3μm，该方法一方面会增加外延层厚度，带来应力积累，给高质量外延生长带来困难。另一方面，反射腔内CAP层生长通常会增加光吸收，使得光损耗增加。

发明内容

[0004] 为了解决以上问题的一个或多个，本申请提出一种二维可寻址VCSEL及其制备方法。

[0005] 根据本申请的一个方面，提供了一种二维可寻址VCSEL，包括：

[0006] 多个发光单元，

[0007] 每个发光单元自下而上依次形成有衬底层、N‑CAP层、N‑DBR层、有源层、P‑DBR层和P‑CAP层，

[0008] P‑CAP层上表面未形成P面电极的区域形成有介质膜层，介质膜层向下延伸至衬底层，形成台面；

[0009] 在P面电极和介质膜层上表面形成P‑金属层；

[0010] 衬底层设置有导电孔，导电孔底面为N‑CAP层下表面，导电孔的最大直径小于台面的直径；

[0011] N‑CAP层为高掺杂薄层，N‑CAP层的厚度为30‑100nm；

[0012] 衬底层下表面向上至导电孔底面形成有N‑金属层。

[0013] 在一些实施方式中，每一行的发光单元的P‑金属层相连形成P面条状电极，每一列的发光单元的N‑金属层相连形成N面条状电极。

[0014] 在一些实施方式中，P面电极为金属环，P面电极的外直径为5‑30μm，P面电极的内直径为3‑27μm。

[0015] 在一些实施方式中，每个发光单元设置至少一个导电孔。

[0016] 在一些实施方式中，导电孔为圆台孔，导电孔底面直径小于导电孔开口直径。

[0017] 在一些实施方式中，导电孔开口直径至少比台面直径小10μm。

[0018] 根据本申请的另一个方面，提供了一种二维可寻址VCSEL的制备方法，用于制备以上任意一种二维可寻址VCSEL，包括以下步骤：

[0019] 步骤201：在衬底层上依次生长N‑CAP层、N‑DBR层、有源层、P‑DBR层和P‑CAP层，其中，N‑CAP层为高掺杂薄层，N‑CAP层的厚度为30‑100nm；

[0020] 步骤202：在P‑CAP层上形成P面电极；

[0021] 步骤203：在P‑CAP层和P面电极上方形成氮化硅掩膜层；

[0022] 步骤204：以氮化硅掩膜层为掩膜进行刻蚀，刻蚀至衬底层，形成台面；

[0023] 步骤205：采用湿法氧化工艺对晶圆进行处理；

[0024] 步骤206：在台面侧壁与衬底层上表面生长介质膜层；

[0025] 步骤207：通过光刻及干法刻蚀工艺去除P面电极上方的介质膜层；

[0026] 步骤208：在晶圆上表面沉积金属薄膜，通过光刻及湿法刻蚀工艺形成P面隔离通道，通过光刻和电镀工艺形成P‑金属层；

[0027] 步骤209：将晶圆键合研磨，降低芯片厚度；

[0028] 步骤210：对晶圆下表面进行光刻，显影后通过干法刻蚀工艺形成导电孔，干法刻蚀在N‑CAP层停止，导电孔底面为N‑CAP层下表面，导电孔的最大直径小于台面的直径；

[0029] 步骤211：在晶圆下表面沉积金属薄膜，通过光刻及湿法刻蚀工艺形成N面隔离通道，通过光刻和电镀工艺形成N‑金属层；

[0030] 步骤212：晶圆经高温退火，形成欧姆接触，完成二维可寻址VCSEL的制备。

[0031] 在一些实施方式中，在步骤210中，通过干法刻蚀工艺形成导电孔时，采用交替使用刻蚀气体和钝化气体的刻蚀方法，其中，刻蚀气体为BCl3和Cl2，钝化气体为SiCl4和N2。

[0032] 在一些实施方式中，在步骤210中，通过干法刻蚀工艺形成的导电孔为圆台孔，导电孔的底面直径小于导电孔的开口直径。

[0033] 在一些实施方式中，在步骤210中，导电孔开口直径至少比台面直径小10μm。

[0034] 本申请公开的一种二维可寻址VCSEL，通过高掺杂薄N‑CAP层的设置，降低了发光单元中外延层的厚度，缩短N‑CAP层的生长时间，减少外延层的应力累计，提高外延生长的质量；同时由于N‑CAP层设置在反射腔外，且厚度较薄，减少反射腔内的光吸收，降低损耗；
介质膜层向下延伸至所述衬底层，使N‑CAP层在P面被刻断，从而实现了电极的分区驱动；高掺杂的N‑CAP层、衬底层以及N‑金属层共同作用，减少N面的载流子扩散，提升产品良率；在衬底上设置贯穿衬底的导电孔并在导电孔与衬底的表面形成N‑金属层，形成导电通道，降低电阻，减小了电流的无效注入，提高注入效率，提高发光效率和发光均匀性；导电孔由于电阻低，电注入时产生的热量少，同时与外界直接接触具有良好的散热性能，保证发光单元的稳定性与发光效率。

[0035] 本申请公开的一种二维可寻址VCSEL的制备方法，通过将电极设置在发光单元相对的两个面上，形成异面电极结构，在衬底层上生长薄的N‑CAP层，降低了发光单元中外延层的厚度，缩短N‑CAP层生长时间，减少外延层的应力累计，提高外延生长的质量；同时由于N‑CAP层是生长在反射腔外，且厚度较薄，能够减少反射腔内的光吸收，降低损耗；由于以氮化硅掩膜层为掩膜进行刻蚀，且刻蚀至衬底层，使N‑CAP层在P面被刻断，进而实现了异面电极的分区驱动；高掺杂的N‑CAP层、衬底层以及N‑金属层共同作用，减少N面的载流子扩散，能够提升产品良率；在衬底上设置贯穿衬底的导电孔并在导电孔与衬底的表面形成N‑金属层，形成导电通道，降低电阻，减小了电流的无效注入，提高注入效率，提高发光效率和发光均匀性；导电孔由于电阻低，电注入时产生的热量少，同时与外界直接接触能够提高进一步散热效率，保证发光单元的稳定性与发光效率。该制备方法操作流程简单易控制，制备的二维可寻址VCSEL质量好，损耗低，散热效果好，结构稳定，具有更高的产品良率，适合二维可寻址VCSEL的量产。

附图说明

[0036] 图1为本申请一实施例提供的一种二维可寻址VCSEL俯视图。

[0037] 图2为图1提供的二维可寻址VCSEL的A‑A方向的剖视图。

[0038] 图3为图1提供的二维可寻址VCSEL的B‑B方向的剖视图。

[0039] 图4为本申请一实施例提供的一种二维可寻址VCSEL的制备方法的流程图。

具体实施方式

[0040] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例是本发明一部分实施例，而不是全部的实施例，仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0041] 在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”、“两端”、“两侧”、“底部”、“顶部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对
本发明的限制。此外，术语“第一”、“第二”、“上级”、“下级”、“主要”、“次级”等仅用于描述目的，可以简单地用于更清楚地区分不同的组件，而不能理解为指示或暗示相对重要性。

[0042] 在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是一体地连接，可以是机械连接，也可以是电连接，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

[0043] 此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

[0044] 本发明实施例提供一种二维可寻址VCSEL，参考说明书附图1‑3，该二维可寻址VCSEL为多个发光单元1组成的4´5的二维阵列，每个发光单元1自下而上依次形成有衬底层
2、N‑CAP层3、N‑DBR层4、有源层5、P‑DBR层6和P‑CAP层7，

[0045] P‑CAP层7上表面形成有P面电极8，P面电极8可以是环形电极；

[0046] P‑CAP层7上表面未形成P面电极8的区域形成有介质膜层9，介质膜层9向下延伸至衬底层2，形成台面，介质膜层9延伸至衬底层2，由此将N‑CAP层3截断；

[0047] 在P面电极8和介质膜层9上表面形成P‑金属层10；

[0048] 衬底层2设置有导电孔21，导电孔21底面为N‑CAP层3的下表面，导电孔21的最大直径小于台面的直径；

[0049] N‑CAP层3为高掺杂薄层，N‑CAP层3的厚度可以在30nm至100nm之间；

[0050] 衬底层2下表面向上至导电孔底面形成有N‑金属层11。

[0051] 由此，通过高掺杂薄N‑CAP层3的设置，有效降低N‑CAP层3的生长时间，降低了发光单元中外延层的厚度，减少外延层的应力累计，提高外延生长的质量；同时由于N‑CAP层3设置在反射腔外，且厚度较薄，减少反射腔内的光吸收，降低损耗；介质膜层9向下延伸至所述衬底层2，使N‑CAP层3在P面被刻断，从而实现了电极的分区驱动；高掺杂的N‑CAP层3、衬底层2以及N‑金属层11共同作用，减少N面的载流子扩散，提升产品良率；在衬底层2上设置贯穿衬底层2的导电孔21并在导电孔21与衬底层2的表面形成N‑金属层11，形成导电通道，降低电阻，减小了电流的无效注入，提高注入效率，提高发光效率和发光均匀性；导电孔21由于电阻低，电注入时产生的热量少，同时与外界直接接触，具有良好的散热性能，保证发光单元1的稳定性与发光效率。

[0052] 在可选的实施例中，同一行中的多个发光单元1的P‑金属层10相连形成P面条状电极，同一列中的多个发光单元1的N‑金属层11相连形成N面条状电极。二维阵列中各行之间设置有P面隔离通道12，各列之间设置有N面隔离通道13。

[0053] 由此，在导电孔21和由N‑金属层11形成的N面条状电极的作用下，实现N面电注入的条状分布，在由P‑金属层10形成的P面条状电极的作用下，实现P面电注入的条状分布，当P面和N面都进行电注入时，实现N面与P面交叠区的点亮。

[0054] 在本实施例中，每个发光单元1为一个VCSEL芯片，每个VCSEL芯片的发光侧与P面电极8同侧。

[0055] 在可选的实施例中，P面电极8可以是金属环形电极，P面电极8的外直径在5μm至30μm之间，P面电极的内直径可以在3μm至27μm之间。P面电极8所用金属可以是Ti、Pt、Au等。

[0056] 在可选的实施例中，P面电极8外直径与内直径的差为10μm。

[0057] 在可选的实施例中，介质膜层9的材质为SiN或SiO2。

[0058] 在可选的实施例中，每个发光单元1设置至少一个导电孔21，参考说明书附图2和说明书附图3，示出了一个发光单元1对应一个导电孔21的结构。导电孔21为圆台孔，导电孔
21贯穿衬底层2，导电孔21的底面为靠近N‑CAP层的一侧，导电孔21的开口为远离N‑CAP层的一侧，导电孔21底面直径小于导电孔开口直径，则导电孔21的开口直径为导电孔21的最大
直径，导电孔21的开口直径应该至少比台面直径小10μm。

[0059] 由此，导电孔21表面形成有N‑金属层11，使得导电孔21表面的电阻小于衬底层2的电阻，当进行N面电注入时，电流优先通过导电孔21表面的N‑金属层11，减少N面的载流子扩散，减小了电流的无效注入，提高注入效率，提高发光效率和发光均匀性，进而实现提升产品良率的目的。

[0060] 在可选的实施例中，若每个发光单元1设置二个及以上数量的导电孔21，则导电孔21的开口应不超出台面对应的衬底层2的范围，即导电孔21的开口应不超出截断后的N‑CAP层3对应的衬底层2的范围。

[0061] 本申请公开的一种二维可寻址VCSEL，其有益效果为：通过高掺杂的薄N‑CAP层的设置，降低了发光单元中外延层的厚度，减少外延层的应力累计，提高外延生长的质量；同时由于N‑CAP层设置在反射腔外，且厚度较小，减少反射腔内的光吸收，降低损耗；介质膜层向下延伸至所述衬底层，使N‑CAP层在P面被刻断，从而实现了异面电极的分区驱动；高掺杂的N‑CAP层、衬底层以及N‑金属层共同作用，减少N面的载流子扩散，提升产品良率；在衬底上设置贯穿衬底的导电孔并在导电孔与衬底的表面形成N‑金属层，形成导电通道，降低电阻，减小了电流的无效注入，提高注入效率，提高发光效率和发光均匀性；导电孔由于电阻低，电注入时产生的热量少，同时与外界接触面积大又具有良好的散热性能，保证发光单元的稳定性与发光效率。

[0062] 本发明实施例还提供一种二维可寻址VCSEL的制备方法，用于制备以上任意一种二维可寻址VCSEL，包括以下步骤：

[0063] 步骤201：在衬底层上依次生长N‑CAP层、N‑DBR层、有源层、P‑DBR层和P‑CAP层，其中，N‑CAP层为高掺杂层，N‑CAP层的厚度可以在30nm至100nm之间。

[0064] 具体的，衬底层可以选择非掺杂GaAs衬底。在生长N‑CAP层、N‑DBR层、有源层、P‑DBR层和P‑CAP层时，采用金属有机化学气相沉积工艺。

[0065] 由此，通过在反射腔腔外生长高掺杂的N‑CAP层，同时对，N‑CAP层的厚度进行控制，能够有效降低发光单元中外延层的厚度，减少外延层的应力累计，提高外延生长的质量；N‑CAP层厚度较薄，能够有效减少减少反射腔内的光吸收，降低损耗。

[0066] 步骤202：在P‑CAP层上形成P面电极。

[0067] 具体的，P面电极可以是金属环，金属环的外直径可以在5μm至30μm之间，金属环的内直径为3μm至27μm之间。金属环的材料可以是Ti、Pt、Au等。

[0068] 步骤203：在P‑CAP层和P面电极上方形成氮化硅掩膜层。

[0069] 具体的，在P‑CAP层和P面电极上方沉积氮化硅，形成氮化硅掩膜层，氮化硅掩膜层的厚度可以在100nm至1000nm之间。

[0070] 步骤204：以氮化硅掩膜层为掩膜进行刻蚀，刻蚀至衬底层，形成台面。

[0071] 具体的，采用刻蚀工艺，以氮化硅掩膜层为掩膜进行刻蚀，直至衬底层，形成VCSEL芯片的台面。

[0072] 步骤205：采用湿法氧化工艺对晶圆进行处理。

[0073] 具体的，采用湿法氧化工艺对晶圆进行处理包括：

[0074] 采用湿法氧化工艺对晶圆进行处理，是利用水蒸气从侧向氧化生成氧化铝，形成高阻值限制区，用来进行电限制和光限制。

[0075] 步骤206：在台面侧壁与衬底层上表面生长介质膜层。

[0076] 具体的，将晶圆置于PECVD中，在台面侧壁与衬底层上表面完成介质膜层的生长，介质膜层的材料可以为SiN或SiO2。

[0077] 步骤207：通过光刻及干法刻蚀工艺去除P面电极上方的介质膜层。

[0078] 具体的，采用光刻及干法刻蚀工艺去除P面电极上方的介质膜层，使P面电极露出。

[0079] 步骤208：在晶圆上表面沉积金属薄膜，通过光刻及湿法刻蚀工艺形成P面隔离通道，通过光刻和电镀工艺形成P‑金属层；

[0080] 由此，通过P面隔离通道，实现P面发光区的条形分区。由于P‑金属层形成在晶圆的上表面，因此P‑金属层能够与P面电极相连，且多个VCSEL芯片的P‑金属层相连。

[0081] 步骤209：将晶圆键合研磨，降低芯片厚度。

[0082] 具体的，将晶圆键合研磨，使其厚度降低至100μm。

[0083] 步骤210：对晶圆下表面进行光刻，显影后通过干法刻蚀工艺形成导电孔，干法刻蚀在N‑CAP层停止，导电孔底面为N‑CAP层的下表面，导电孔的最大直径小于台面的直径。

[0084] 具体的，通过干法刻蚀工艺形成导电孔时，采用交替使用刻蚀气体和钝化气体的刻蚀方法。其中，刻蚀气体可以为BCl3和Cl2，钝化气体可以为SiCl4和N2。通过优化刻蚀时间与钝化时间的比例，能够精确控制刻蚀的导电孔的角度，实现大选择比刻蚀。

[0085] 具体的，通过干法刻蚀工艺形成的导电孔为圆台孔，导电孔的开口直径小于导电孔的开口直径。

[0086] 具体的，导电孔开口直径至少比台面直径小10μm。

[0087] 步骤211：在晶圆下表面沉积金属薄膜，通过光刻及湿法刻蚀工艺形成N面隔离通道，通过光刻和电镀工艺形成N‑金属层。

[0088] 具体的，在晶圆下表面形成N‑金属层，一方面，实现芯片的异面电极结构，另一方面，在衬底层、导电孔侧壁和导电孔上底面上均形成N‑金属层，形成导电通道，降低电阻，减小了电流的无效注入，提高注入效率，提高发光效率和发光均匀性。

[0089] 步骤212：晶圆经高温退火，形成欧姆接触，完成二维可寻址VCSEL的制备。

[0090] 具体的，晶圆可以经200℃‑300℃的高温退火，形成欧姆接触。

[0091] 本申请公开的一种二维可寻址VCSEL的制备方法，通过将电极设置在发光单元相对的两个面上，形成异面电极结构，在衬底层上生长薄的N‑CAP层，降低了发光单元中外延层的厚度，缩短N‑CAP层生长时间，减少外延层的应力累计，提高外延生长的质量；同时由于N‑CAP层是生长在反射腔外，且厚度较薄，能够减少反射腔内的光吸收，降低损耗；由于以氮化硅掩膜层为掩膜进行刻蚀，且刻蚀至衬底层，使N‑CAP层在P面被刻断，进而实现了异面电极的分区驱动；高掺杂的N‑CAP层、衬底层以及N‑金属层共同作用，减少N面的载流子扩散，能够提升产品良率；在衬底上设置贯穿衬底的导电孔并在导电孔与衬底的表面形成N‑金属层，形成导电通道，降低电阻，减小了电流的无效注入，提高注入效率，提高发光效率和发光均匀性；导电孔由于电阻低，电注入时产生的热量少，同时与外界接触面积大又具有良好的散热性能，保证发光单元的稳定性与发光效率。该制备方法操作流程简单易控制，制备的二维可寻址VCSEL质量好，损耗低，散热效果好，结构稳定，具有更高的产品良率，适合二维可寻址VCSEL的量产。

[0092] 以上所述仅是本申请的可选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。