一种半导体结构及其制备方法、图像传感器

摘要

本申请提供一种半导体结构及其制备方法、图像传感器，该制作方法包括：在来料晶圆上形成耐高温层；采用高温工艺在所述耐高温层上制备背面金属栅格层；处理所述背面金属栅格层得到包括多个金属栅格柱的背面金属栅格柱层；剥离所述背面金属栅格柱层；将所述背面金属栅格柱层与半导体结构中的目标晶圆键合。本申请通过在另外的来料晶圆上制备背面金属栅格柱层，然后将背面金属栅格柱层剥离后与像素晶圆键合，从而能避免在沉积形成钨层时，像素区发生局部坍塌或弯曲现象。

权利要求

1.一种半导体结构的制备方法，其特征在于，包括：在来料晶圆上形成耐高温层；

采用高温工艺在所述耐高温层上制备背面金属栅格层；

所述在所述耐高温层上制备背面金属栅格层，包括：在所述耐高温层上方沉积停止层；

在所述停止层上依次顺序沉积形成氮化钛层、钨层和氧化物层，在所述氧化物层上方制备所述背面金属栅格层；

处理所述背面金属栅格层得到包括多个金属栅格柱的背面金属栅格柱层；

所述处理所述背面金属栅格层得到包括多个金属栅格柱的背面金属栅格柱层，包括：在所述背面金属栅格层上涂敷光刻胶，并进行光刻处理得到光刻图形；

基于所述停止层以及所述光刻图形，对所述背面金属栅格层进行刻蚀得到所述背面金属栅格柱层；

剥离所述背面金属栅格柱层；

将所述背面金属栅格柱层与半导体结构中的目标晶圆键合。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述来料晶圆包括硅类衬底。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述耐高温层的材料包括耐高温聚合物材料。

4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述耐高温聚合物材料包括聚酰亚胺和聚对苯二甲酸乙二醇酯中的至少一种。

5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述高温工艺包括高温化学气相沉积工艺。

6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述剥离所述背面金属栅格柱层包括：通过激光剥离工艺剥离所述停止层以及所述背面金属栅格柱层。

7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述停止层的材料包括二氧化硅。

8.一种半导体结构，其特征在于，采用权利要求1‑7任一项所述的半导体结构的制备方法制成，所述半导体结构包括：目标晶圆；

背面金属栅格柱层，与所述目标晶圆的入光面键合。

9.一种图像传感器，其特征在于，包括：外围电路结构和半导体结构，所述外围电路结构和所述半导体结构连接；所述半导体结构采用权利要求1‑7任一项所述的半导体结构的制备方法制成；其中，所述半导体结构包括：目标晶圆；

背面金属栅格柱层，与所述目标晶圆的入光面键合。

说明书

一种半导体结构及其制备方法、图像传感器

技术领域

[0001] 本申请涉及半导体技术领域，具体涉及一种半导体结构及其制备方法、图像传感器。

背景技术

[0002] 图像传感器是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以互补金属氧化物半导体图像传感器(CMOS Image Sensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。

[0003] 三维堆栈式(3D‑Stack)CIS被开发出来，以支持对更高质量影像的需求。在现有的背照式(Back side illuminatio，BSI)图像传感器工艺上，通常会在像素区的衬底背面设置背面金属栅格(Backside Metal Grid，BMG)，利用BMG的不透光特性，来防止不同像素(光电二极管)之间的光线的串扰。

发明内容

[0004] 本申请在于提供一种半导体结构及其制备方法、图像传感器，能避免在沉积形成钨层时，像素区发生局部坍塌或弯曲现象。

[0005] 一方面，本申请实施例提供了一种半导体结构的制备方法，包括：

[0006] 在来料晶圆上形成耐高温层；

[0007] 采用高温工艺在所述耐高温层上制备背面金属栅格层；

[0008] 处理所述背面金属栅格层得到包括多个金属栅格柱的背面金属栅格柱层；

[0009] 剥离所述背面金属栅格柱层；

[0010] 将所述背面金属栅格柱层与半导体结构中的目标晶圆键合。

[0011] 在一些实施例中，所述来料晶圆包括硅类衬底。

[0012] 在一些实施例中，所述耐高温层的材料包括耐高温聚合物材料。

[0013] 在一些实施例中，所述耐高温聚合物材料包括聚酰亚胺和聚对苯二甲酸乙二醇酯中的至少一种。

[0014] 在一些实施例中，所述高温工艺包括高温化学气相沉积工艺。

[0015] 在一些实施例中，所述在所述耐高温层上制备背面金属栅格层，包括：

[0016] 在所述耐高温层上方沉积停止层；

[0017] 在所述停止层上依次顺序沉积形成氮化钛层、钨层和氧化物层，在所述氧化物层上方制备所述背面金属栅格层。

[0018] 在一些实施例中，所述处理所述背面金属栅格层得到包括多个金属栅格柱的背面金属栅格柱层，包括：

[0019] 在所述背面金属栅格层上涂敷光刻胶，并进行光刻处理得到光刻图形；

[0020] 基于所述停止层以及所述光刻图形，对所述背面金属栅格层进行刻蚀得到所述背面金属栅格柱层。

[0021] 在一些实施例中，所述剥离所述背面金属栅格柱层包括：通过激光剥离工艺剥离所述停止层以及所述背面金属栅格柱层。

[0022] 在一些实施例中，所述停止层的材料包括二氧化硅。

[0023] 另一方面，本申请实施例还提供了一种半导体结构，包括：

[0024] 目标晶圆；

[0025] 背面金属栅格柱层，与所述像素晶圆的入光面键合。

[0026] 另一方面，本申请实施例还提供了一种图像传感器，包括：

[0027] 外围电路结构和半导体结构，所述外围电路结构和所述半导体结构连接；

[0028] 所述半导体结构包括：

[0029] 目标晶圆；

[0030] 背面金属栅格柱层，与所述目标晶圆的入光面键合。

[0031] 本申请实施例提供的一种半导体结构及其制备方法、图像传感器的有益效果是：传统工艺金属钨是在像素区上生长，增加了晶圆像素区的弯曲度，本申请通过在另外的来料晶圆上制备钨层，并形成背面金属栅格柱层，然后将背面金属栅格柱层剥离后与像素晶圆键合，从而能避免在沉积形成钨层时，像素区发生局部坍塌或弯曲现象。此外，通过在来料晶圆上沉积耐高温的材料，在耐高温的材料上进行制备金属格栅柱层，使得可以采用高温工艺制程制备背面金属栅格柱层，进而能够使得膜层内分子排列更致密，宏观上增加了膜层之间的致密度。

附图说明

[0032] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0033] 图1是本申请实施例提供的半导体结构的制备方法的流程示意图；

[0034] 图2a至图2g是本申请实施例提供的半导体结构在不同工艺步骤下的剖视结构示意图。

具体实施方式

[0035] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0036] 应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本申请的范围。

[0037] 应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。

[0038] 在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

[0039] 如本申请所使用的，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对靠近衬底，而顶侧相对远离衬底。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一组水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电层和触点层(其中形成有触点、互连线以及一个或多个电介质层。

[0040] 需要说明的是，本申请实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。

[0041] 随着对于高质量影像的追求的提升，内部包括逻辑晶圆和像素晶圆的堆叠式CMOS图像传感器逐步进入市场。与传统CMOS传感器相比，堆叠式的传感器具有更小的芯片结构和更快的处理速度，并应用了TSV(硅通孔)技术，实现芯片与芯片之间、晶圆和晶圆之间的垂直导通与互连，使其在三维方向堆叠密度更大。

[0042] 三维堆栈式(3D‑Stack)CIS被开发出来，以支持对更高质量影像的需求。具体而言，3D‑Stack CIS可以对逻辑晶圆以及像素晶圆分别进行制作，进而将所述逻辑晶圆的正面以及所述像素晶圆的正面键合，由于像素部分和逻辑电路部分相互独立，因此可针对高画质的需求对像素部分进行优化，针对高性能的需求对逻辑电路部分进行优化。

[0043] 在具体实施中，可以采用穿透硅通孔(Through Silicon Via，TSV)技术在逻辑晶圆与像素晶圆内分别形成金属互连结构，进而在晶圆之间进行垂直导通，满足晶圆之间的互连功能。

[0044] 一些示例的BMG的制备是在像素区的衬底背面的表面依次沉积TiN层（即氮化钛）、W层（即钨层）、OX层（即氧化物层），然后经过刻蚀（ETCH）形成BMG柱，由于BSI图像传感器的后段工艺过程无法进行高温制程，这使得TiN层（即氮化钛）、W层（即钨层）、OX层（即氧化物层）的致密性无法保证，从而影响光线在BMG柱之间的传播。此外，W层（即钨层）沉积后会增加像素区的弯曲度，从而加重高K介电材料产生气泡的风险。

[0045] 本申请实施例提供了一种半导体结构100及其制作方法、图像传感器。

[0046] 请参见图1，图1是本申请实施例提供的半导体结构100的制备方法的流程示意图，该半导体结构100的制备方法可以包括以下步骤S100‑S500，另外，请参见图2a至图2g，图2a至图2g是本申请实施例提供的不同工艺步骤下半导体结构100的剖视结构示意图，下面将结合图2a至图2g进一步描述步骤S100‑S500。其中：

[0047] S100、在来料晶圆10上形成耐高温层20。

[0048] 在一些实施例中，用于执行刻蚀工艺，未刻蚀的晶圆为如图2a所示的来料晶圆10，已完成刻蚀的晶圆为输出晶圆。来料晶圆10包括堆叠面和非堆叠面，在来料晶圆10的堆叠面形成如图2a所示的耐高温层20。

[0049] 在一些示例中，所述来料晶圆10包括硅类材料衬底。本申请的实施例中，衬底为半导体衬底。举例而言，衬底可以为单晶硅(Si)衬底、单晶锗(Ge)衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium On Insulator，GOI)衬底等。衬底还可以为P型掺杂衬底或N型掺杂衬底。可以根据实际需求选择合适的材料作为衬底，本申请对此不做具体限制。当然，其他实施例中，衬底的材料还可以为包括其他元素的半导体或化合物。举例而言，衬底可以为砷化镓(gallium arsenide，GaAs)衬底、磷化铟(Indium phosphide，InP)衬底或碳化硅(SiC)衬底等。

[0050] 在一些示例中，所述耐高温层20的材料包括耐高温聚合物材料。所述耐高温聚合物材料包括聚酰亚胺（Polyimide，简称PI）和聚对苯二甲酸乙二醇酯（Polyethylene terephthalate，简称PET）中的至少一种。本申请在来料晶圆10的堆叠面形成耐高温层20，能够在后文采用高温工艺制备背面金属栅格柱层80。

[0051] 其中，聚酰亚胺(PI)是含有两个与氮键合的酰基的酰亚胺单体的聚合物。聚酰亚胺(PI)可以是热固性的，也可以是热塑性的，聚酰亚胺(PI）具有很高的热稳定性，而且还具有出色的介电性能和固有的低热膨胀系数。

[0052] 其中，聚对苯二甲酸乙二醇酯(PET）为高聚合物，PET在较宽的温度范围内具有优良的物理机械性能，长期使用温度可达120℃，电绝缘性优良。

[0053] S200、采用高温工艺在所述耐高温层20上制备背面金属栅格层（图中未示出）。

[0054] 在一些示例中，所述高温工艺包括高温化学气相沉积(High Temperature ChemicalVapor Deposition，HTCVD)工艺。本申请将含有构成背面金属栅格层（图中未示出）元素的气态反应剂或液态反应剂的蒸气及反应所需其它气体引入反应室，在耐高温层20的表面发生化学反应，并把固体产物沉积到表面生成背面金属栅格层（图中未示出）。

[0055] 在一些实施例中，在所述耐高温层20上制备背面金属栅格层（图中未示出），包括：

[0056] S210、在所述耐高温层20上方沉积停止层30。

[0057] S220、在所述停止层30上依次顺序沉积形成氮化钛层40、钨层50和氧化物层60，在所述氧化物层60上方制备所述背面金属栅格层（图中未示出）。

[0058] 在一些示例中，根据实际需要选取沉积方式来在耐高温层20上形成具有停止层30。然后，采用高温工艺在所述停止层30上依次顺序沉积形成氮化钛层40、钨层50和氧化物层60，在所述氧化物层60上方制备所述背面金属栅格层（图中未示出）。停止层30的材料为二氧化硅。

[0059] 在一些示例中，根据实际需要选取沉积方式来在耐高温层20上形成多层层结构，多层层结构依次顺序为停止层30、TiN层（即氮化钛层40）、W层（即钨层50）、OX层（即氧化物层60）。

[0060] 在一些示例中，沉积方式可以为化学气相沉积(800emical vapordeposition，CVD)、物理气相沉积(Physicalvapor deposition，PVD)、等离子体增强化学气相沉积(Plasma‑enhanced CVD，PECVD)、溅镀(Sputtering)、有机金属化学气相沉积(Metal‑organic 800emicalvapor deposition，MOCVD)及原子层沉积(Atomic layer deposition，ALD)等。

[0061] S300、处理所述背面金属栅格层（图中未示出），得到包括多个金属栅格柱81的背面金属栅格柱层80。

[0062] 在一示例中，背面金属栅格层（图中未示出）由方形或环形栅格段构成，这些栅格段的外边缘彼此相邻，以构成背面金属栅格层（图中未示出），然后基于下文的光刻处理和刻蚀处理得到多个独立的金属栅格柱81。

[0063] 在一些实施例中，所述处理所述背面金属栅格层（图中未示出），得到包括多个金属栅格柱81的背面金属栅格柱层80，包括：

[0064] S310、在所述背面金属栅格层（图中未示出）涂敷光刻胶，并进行光刻处理得到光刻图形。

[0065] 在一些示例中，光刻（Photo‑lithography，简称PH）工艺和刻蚀(Etch，简称ET)工艺是半导体器件制造工艺中的重要步骤。

[0066] 其中，光刻胶包括甲酚酚醛树脂、二氮萘醌光敏化合物和溶剂。本申请在背面金属栅格层（图中未示出）背离来料晶圆10的表面上涂覆光刻胶形成一光刻胶层，然后，根据光刻图形对所述光刻胶层进行曝光，以及对该曝光后光刻胶层进行显影，使光刻图形转移至光刻胶层得到掩膜层，即使得光刻胶层被刻画为多个几何图形结构的开口的掩膜层，以便后续进行刻蚀。

[0067] S320、基于所述停止层30以及所述光刻图形，对所述背面金属栅格层（图中未示出）进行刻蚀得到所述背面金属栅格柱层80。

[0068] 在一些示例中，从背面金属栅格层（图中未示出）开始至停止层30，通过ET工艺基于氧化物层60上的光刻图形对所述背面金属栅格层（图中未示出）进行刻蚀，以便将掩膜层上的光刻图形转移到所在背面金属栅格层（图中未示出）上形成多个背面金属栅格柱81背面金属栅格柱层80。以掩膜层的光刻图形对所述背面金属栅格层（图中未示出）、所述OX层（即氧化物层60）、所述W层（即钨层50）、所述TiN层（即氮化钛层40）进行刻蚀直至停止层30停止刻蚀。

[0069] 在一些示例中，具体地，在暴露出背面金属栅格层（图中未示出）的位置后，进行适当的刻蚀工艺，举例而言，可以为干法刻蚀或者湿法刻蚀，以移除被开口暴露的堆叠结构（包括背面金属栅格层（图中未示出）、所述OX层（即氧化物层60）、所述W层（即钨层50）、所述TiN层（即氮化钛层40）的部分而形成沟道孔90，直到刻蚀形成的沟道孔90暴露出停止层30为止得到包括多个金属栅格柱81的背面金属栅格柱层80。沟道孔90由堆叠结构的背离来料晶圆10的表面延伸至停止层30将停止层30暴露出来，且沟道孔90的一部分位于堆叠结构中，而在沟道孔90形成后，可以将掩膜层移除。

[0070] 在一些示例中，刻蚀采用干法刻蚀，干法刻蚀得到的图形精度高，不会出现湿法腐蚀产生的侧腐蚀。

[0071] 在本发明具体实施例中，光刻图形包括至少一个长方体状的凸起图形。所述第一光刻图形包括至少一个长方体状的开口图形。光刻图形中任一开口图像的宽度范围为130nm～160nm。通过形成上述尺寸的开口图形能满足BMG像素隔离技术中对隔离线尺寸的工艺要求，并且能降低成本。

[0072] 在一些示例中，根据光刻图案的开口的布局以切割形成独立的柱体层叠结构，柱体层叠结构包括依次层叠排布的背面金属栅格层（图中未示出）柱体结构、所述OX层柱体结构、所述W层柱体结构、所述TiN层柱体结构，其中相邻的柱体层叠结构之间通过沟道孔90分开。

[0073] S400、剥离所述背面金属栅格柱层80。

[0074] 在一些示例中，通过激光剥离(laser lift‑off，LLO)技术对背面金属栅格层（图中未示出）进行激光处理，以将背面金属栅格层（图中未示出）从氧化物层60上剥离。示例性的，剥离是通过利用激光使玻璃底板与柔性的聚酰亚胺(polyimide，PI)层分离。

[0075] 本申请的背面金属栅格柱层80的制备不是在像素区的衬底背面的表面依次沉积TiN层（即氮化钛）、W层（即钨层50）、OX层（即二氧化硅层），然后经过刻蚀（ETCH）形成BMG柱，而是将背面金属栅格柱层80的制备放在另一片晶圆（即来料晶圆10）上进行，如此避免像素晶圆71或功能晶圆的像素区弯曲度增加，从而避免像素晶圆71或功能晶圆因像素区的弯曲度增加导致引起致密性降低的问题，提升光线在BMG柱之间的传播效果。此外，本申请将W层（即钨层50）的沉积转移到另一片晶圆（即来料晶圆10）上，能够降低像素晶圆71或功能晶圆的像素区的弯曲度，从而大大降低高K介电材料产生气泡的风险。

[0076] 在一些实施例中，S400、剥离所述背面金属栅格柱层80还包括：

[0077] S410、通过激光剥离工艺剥离所述停止层30以及所述背面金属栅格柱层80。

[0078] S500、将所述背面金属栅格柱层80与半导体结构100中的目标晶圆键合。

[0079] 在一些示例中，晶圆键合技术(Wafer Bonding)是利用两片镜面抛光的、干净的晶圆表面结合在一起。本申请可采用UV胶进行晶圆键合，由于UV胶强度更好且透明，使得背面金属栅格柱层80与目标晶圆键合的贴合度更高。此外，本申请还可以采用静电吸附技术、真空吸附技术进行晶圆键合。目标晶圆可以是上文实施例中的具有像素区的像素晶圆71，也可以是同时集成有像素区和逻辑区的功能晶圆。

[0080] 例如，通过静电吸附力吸附背面金属栅格柱层80，将背面金属栅格柱层80和像素晶圆71对准。将背面金属栅格柱层80向下弯曲使得背面金属栅格柱层80的中心区域与所述像素晶圆71的中心区域接触。调整所述静电吸附力的大小，使所述背面金属栅格柱层80在其重力和所述静电吸附力作用下与所述像素晶圆71键合。

[0081] 根据一些实施例，像素晶圆71包括对应于多组功能芯片的多个像素阵列，其中，每组功能芯片对应于像素晶圆71中的一个像素阵列。同时准备待键合的背面金属栅格柱层80和像素晶圆71，以缩短制造半导体器件100的时间。

[0082] 三维堆栈式(3D‑Stack)CIS包括接地端金属(BSGND)，由于像素区晶圆的衬底背面上需设置背面金属栅格柱层80，并利用背面金属栅格柱层80的不透光特性，来防止不同像素(光电二极管)之间的光的串扰。本申请的背面金属栅格柱层80的制备不是在像素区的衬底背面的表面依次沉积TiN层（即氮化钛）、W层（即钨层50）、OX层（即二氧化硅层），然后经过刻蚀（ETCH）形成BMG柱，而是将背面金属栅格柱层80的制备放在另一片晶圆（即来料晶圆10）上进行，如此避免目标晶圆的像素区的弯曲度增加，从而避免目标晶圆因像素区的弯曲度增加导致引起致密性降低的问题，提升光线在BMG柱之间的传播效果。此外，本申请将W层（即钨层50）的沉积转移到另一片晶圆（即来料晶圆10）上，能够降低目标晶圆像素区表面的弯曲度，从而大大降低高K介电材料产生气泡的风险。

[0083] 本申请通过在另外的来料晶圆10上制备背面金属栅格柱层80，然后将背面金属栅格柱层80剥离后与目标晶圆键合，从而能避免在沉积形成钨层50时，目标晶圆发生局部坍塌或弯曲现象。此外，通过高温工艺制程制备背面金属栅格柱层80，能够使得膜层内分子排列更致密，宏观上增加了膜层之间的致密度。

[0084] 本申请实施例还提供一种半导体结构100，包括：

[0085] 目标晶圆；

[0086] 背面金属栅格柱层80，与所述目标晶圆的入光面键合。

[0087] 具体地，目标晶圆可以是上文实施例中的像素晶圆71，也可以是同时集成有像素区和逻辑区的功能晶圆。

[0088] 其中，像素晶圆71中设有多个像素阵列，每个像素阵列包括多个发光二极管，所述像素晶圆71的一表面设有第一键合焊盘，所述第一键合焊盘包括由内而外依次堆叠的第一铜焊盘及第一帽层。

[0089] 其中，逻辑晶圆72中设有CMOS器件，所述逻辑晶圆的一表面设有第二键合焊盘，所述第二键合焊盘包括由内而外依次堆叠的第二铜焊盘及第二帽层。其中，所述像素晶圆71与所述逻辑晶圆72通过所述第一键合焊盘与所述第二键合焊盘键合连接。

[0090] 其中，功能晶圆中如上述像素晶圆71设有多个像素阵列，且如上述逻辑晶圆72中设有CMOS器件。也就是说，逻辑晶圆和像素晶圆可以在同一片晶圆上形成功能晶圆。其中，像素晶圆和逻辑晶圆是采用晶圆键合（化学反应）、静电吸附或者真空吸附进行键合连接。而，背面金属栅格柱层80与目标晶圆的入光面采用UV胶粘合实现键合连接。例如，在目标晶圆的入光面涂覆UV胶，直径与背面金属栅格柱层80一致，背面金属栅格柱层80背面通过UV胶将背面金属栅格柱层80的背面和目标晶圆的入光面进行键合。

[0091] 例如，先通过静电吸附力吸附像素晶圆71，将像素晶圆71和逻辑晶圆72对准。将像素晶圆71向下弯曲使得像素晶圆71的中心区域与所述逻辑晶圆72的中心区域接触。调整所述静电吸附力的大小，使所述像素晶圆71的非入光面在其重力和所述静电吸附力作用下与所述逻辑晶圆72键合。然后，通过静电吸附力吸附背面金属栅格柱层80，将背面金属栅格柱层80和像素晶圆71对准。将背面金属栅格柱层80向下弯曲使得背面金属栅格柱层80的中心区域与所述像素晶圆71的中心区域接触。调整所述静电吸附力的大小，使所述背面金属栅格柱层80在其重力和所述静电吸附力作用下与所述像素晶圆71的入光面键合。本申请通过静电吸附键合相比真空吸附键合，减小对晶圆形变的影响。

[0092] 上述半导体结构100可以具体为三维图像传感器(比如，3D 3D‑Stack)。可以理解的是，本申请实施例提供的一种图像传感器，由于设置了本申请实施例提供的半导体器件，具有与上述半导体器件相同的有益效果。

[0093] 本申请实施例还提供一种图像传感器，包括：

[0094] 外围电路结构和半导体结构100，所述外围电路结构和所述半导体结构100连接；

[0095] 所述半导体结构100包括：

[0096] 目标晶圆；

[0097] 背面金属栅格柱层80，与所述目标晶圆的入光面键合。

[0098] 具体地，目标晶圆可以是上文实施例中的像素晶圆71，也可以是同时集成有像素区和逻辑区的功能晶圆。通过将像素区和逻辑区分别设置在两张晶圆得到像素晶圆和逻辑晶圆上，并且将像素晶圆与逻辑晶圆键合在一起，从而能够获得更大的像素面积，并且有利于缩短光线抵达光电元件的路径、减少了光线的散射，使光线更聚焦，从而提升了图像传感器在弱光环境中的感光能力，降低了系统噪声和串扰。

[0099] 上述图像传感器可以具体为三维图像传感器(比如，3D 3D‑Stack)。可以理解的是，本申请实施例提供的一种图像传感器，由于设置了本申请实施例提供的半导体器件，具有与上述半导体器件相同的有益效果。

[0100] 以上对本申请实施例所提供的一种半导体结构100及其制备方法、图像传感器进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。