一种多电源切换电路结构及电子设备

摘要

本发明实施例公开了一种多电源切换电路结构，包括预降压电路、切换控制电路和电源切换电路，其中预降压电路包括第一分压单元和第二分压单元，第一分压单元用于降低电源电压以产生第一偏置电压，第二分压单元用于产生第二偏置电压，切换控制电路用于在第一偏置电压的驱动下对第二偏置电压进行逻辑运算以获得切换控制信号，在第一偏置电压和切换控制信号的驱动下使得电源切换电路中的其中一个电源切换单元导通、其他电源切换单元断开，进而使得与导通的电源切换单元连接的电源的输出电压通过导通的电源切换单元进行输出，通过上述方式本发明可适用于高电压的电源切换，可以实现电源电压幅度较宽的电平转换，扩大电源切换电路结构的适用范围。

权利要求

1.一种多电源切换电路结构，其特征在于，包括预降压电路、切换控制电路和电源切换电路；

所述预降压电路包括一第一分压单元、第1至第N个具有电源连接端的预降压单元以及连接在第m个和第m+1个预降压单元的电源连接端之间的第二分压单元，N个所述预降压单元的电源连接端与N个电源一一对应连接，所述第一分压单元与N个所述预降压单元连接；

所述切换控制电路与所述第一分压单元、所述第二分压单元连接，所述电源切换电路包括一电压输出端和N个电源切换单元，N个电源切换单元的输入端分别与N个电源一一对应连接，N个电源切换单元的输出端均连接至所述电压输出端， N个电源切换单元与所述第一分压单元和所述切换控制电路连接；N为大于1的正整数，m为小于N的正整数；

当任一电源为高电平、其他电源为低电平时，所述第一分压单元用于降低高电平电源的输出电压，以获得第一偏置电压；

位于第m个和第m+1个预降压单元之间的第二分压单元用于产生第二偏置电压，其中当第m个电源为高电平、其他电源为低电平时，所述第二偏置电压与第m个电源的输出电压相同，当第m+1个电源为高电平、其他电源为低电平时，所述第二偏置电压低于所述第m+1个电源的输出电压；当第m个和第m+1个电源均为低电平时，所述第二偏置电压为低电平电压；所述切换控制电路在所述第一偏置电压的驱动下，用于对N‑1个第二分压单元产生的第二偏置电压进行逻辑运算，以产生N个切换控制信号，在所述第一偏置电压和N个切换控制信号的驱动下使得其中一个电源切换单元导通、其他电源切换单元断开，进而使得与导通的电源切换单元连接的电源的输出电压通过导通的电源切换单元从所述电压输出端输出。

2.根据权利要求1所述的多电源切换电路结构，其特征在于，每个所述预降压单元包括第一电阻、第一NMOS管、第二NMOS管以及第一二极管串；

所述第一二极管串包括1个二极管或串联连接的多个二极管；

所述第一电阻的第一端与所述第一NMOS管的漏极连接且连接节点为预降压单元的电源连接端，所述第一电阻的第二端与所述第一NMOS管的栅极、所述第一二极管串的正极连接，所述第一NMOS管的源极与所述第一分压单元连接，第一二极管串的负极与所述第二NMOS管的栅极和漏极连接，所述第二NMOS管的源极接地。

3.根据权利要求2所述的多电源切换电路结构，其特征在于，所述第一分压单元包括第二电阻、第三电阻以及第一电容；

所述第二电阻的第一端与第一NMOS管的源极、第一电容的第一端连接，所述第二电阻的第二端与第三电阻的第一端连接且连接节点用于输出所述第一偏置电压，第三电阻的第二端和第一电容的第二端均接地。

4.根据权利要求3所述的多电源切换电路结构，其特征在于，所述第二分压单元包括第四电阻、第二电容以及第二二极管串，所述第二二极管串包括1个二极管或串联连接的多个二极管；

所述第四电阻的第一端与第二电容的第一端均连接至第m个预降压单元的电源连接端，第四电阻的第二端与第二电容的第二端、第二二极管串的负极连接且连接节点用于产生所述第二偏置电压，所述第二二极管串的正极连接第m+1个预降压单元的电源连接端。

5.根据权利要求4所述的多电源切换电路结构，其特征在于，所述切换控制电路包括一第一PMOS管、N‑1个反相器和1个与非门；

所述N‑1个反相器的供电端和所述与非门的供电端均连接至供电电压，第1至第N‑1个反相器的信号输入端分别与第1至第N‑1个第二分压单元的第二电容的第二端连接，第1至第N‑1个反相器的信号输出端分别与第1至第N‑1个电源切换单元连接，所述与非门的一信号输入端与第N‑1个反相器的信号输出端连接，所述与非门的另一信号输入端与第1个反相器的信号输出端连接，所述与非门的信号输出端与第N个电源切换单元连接，所述N‑1个反相器的接地端和所述与非门的接地端均连接至所述第一PMOS管的源极，所述第一PMOS管的栅极连接所述第二电阻的第二端，所述第一PMOS管的漏极接地。

6.根据权利要求5所述的多电源切换电路结构，其特征在于，所述电源切换单元包括第二PMOS管、第三PMOS管、第三二极管串和第四二极管串；所述第三二极管串包括1个二极管或串联连接的多个二极管，所述第四二极管串包括1个二极管或串联连接的多个二极管；

所述第二PMOS管的栅极连接至所述第二电阻的第二端，所述第二PMOS管的源极为电源切换单元的输入端，第二PMOS管的漏极与第三二极管串的正极、第四二极管串的负极、第三PMOS管的源极连接，所述第三PMOS管的漏极与第三二极管串的负极、第四二极管串的正极均连接至所述电压输出端，第1至第N‑1个电源切换单元的第三PMOS管的栅极分别连接至第

1至第N‑1个反相器的信号输出端，第N个电源切换单元的第三PMOS管的栅极连接至所述与非门的信号输出端。

7.根据权利要求6所述的多电源切换电路结构，其特征在于，所述电源切换电路还包括稳压电容，所述稳压电容的第一端与所述电压输出端连接，稳压电容的第二端接地。

8.一种电子设备，其特征在于，包括权利要求1‑7任一项所述的多电源切换电路结构。

说明书

一种多电源切换电路结构及电子设备

技术领域

[0001] 本发明涉及电源技术领域，尤其涉及一种多电源切换电路结构及电子设备。

背景技术

[0002] 在一些控制系统中，常常会拥有多个电源，既作为电源信号，又作为电路使能信号。当其中一个电源为高电平时，此电源为整个系统供电的同时，还作为其中部分电路的使能信号，而其他电源则为低电平。对于多个电源的系统，会涉及电源的切换，需要保证电源在切换过程中能够平稳的进行转换。

[0003] 目前的电源转换电路一般通过单纯的开关进行选择，开关由电源提供的电压进行驱动，然而这种方式只适用于电源电压较低且不超过开关耐压幅度（约2.5V甚至更低）、能够直接用电源进行开关控制的状况。当电源电压较高，超出开关耐压限度时，则上述电源切换电路无法使用，电源转换电路的适应范围较小。

发明内容

[0004] 本发明实施例提供一种多电源切换电路，可以实现电源电压幅度较宽的电平转换，扩大电源切换电路结构的适用范围。

[0005] 为了解决上述技术问题，本发明一方面提供一种多电源切换电路结构，包括预降压电路、切换控制电路和电源切换电路；

[0006] 所述预降压电路包括一第一分压单元、第1至第N个具有电源连接端的预降压单元以及连接在第m个和第m+1个预降压单元的电源连接端之间的第二分压单元，N个所述预降压单元的电源连接端与N个电源一一对应连接，所述第一分压单元与N个所述预降压单元连接；所述切换控制电路与所述第一分压单元、所述第二分压单元连接，所述电源切换电路包括一电压输出端和N个电源切换单元，N个电源切换单元的输入端分别与N个电源一一对应连接，N个电源切换单元的输出端均连接至所述电压输出端， N个电源切换单元与所述第一分压单元和所述切换控制电路连接；N为大于1的正整数，m为小于N的正整数；

[0007] 当任一电源为高电平、其他电源为低电平时，所述第一分压单元用于降低高电平电源的输出电压，以获得第一偏置电压；

[0008] 位于第m个和第m+1个预降压单元之间的第二分压单元用于产生第二偏置电压，其中当第m个电源为高电平、其他电源为低电平时，所述第二偏置电压与第m个电源的输出电压相同，当第m+1个电源为高电平、其他电源为低电平时，所述第二偏置电压低于所述第m+1个电源的输出电压；当第m个和第m+1个电源均为低电平时，所述第二偏置电压为低电平电压；所述切换控制电路在所述第一偏置电压的驱动下，用于对N‑1个第二分压单元产生的第二偏置电压进行逻辑运算，以产生N个切换控制信号，在所述第一偏置电压和N个切换控制信号的驱动下使得其中一个电源切换单元导通、其他电源切换单元断开，进而使得与导通的电源切换单元连接的电源的输出电压通过导通的电源切换单元从所述电压输出端输出。

[0009] 进一步地，每个所述预降压单元包括第一电阻、第一NMOS管、第二NMOS管以及第一二极管串；

[0010] 所述第一二极管串包括1个二极管或串联连接的多个二极管；

[0011] 所述第一电阻的第一端与所述第一NMOS管的漏极连接且连接节点为预降压单元的电源连接端，所述第一电阻的第二端与所述第一NMOS管的栅极、所述第一二极管串的正极连接，所述第一NMOS管的源极与所述第一分压单元连接，第一二极管串的负极与所述第二NMOS管的栅极和漏极连接，所述第二NMOS管的源极接地。

[0012] 进一步地，所述第一分压单元包括第二电阻、第三电阻以及第一电容；

[0013] 所述第二电阻的第一端与第一NMOS管的源极、第一电容的第一端连接，所述第二电阻的第二端与第三电阻的第一端连接且连接节点用于输出所述第一偏置电压，第三电阻的第二端和第一电容的第二端均接地。

[0014] 进一步地，所述第二分压单元包括第四电阻、第二电容以及第二二极管串，所述第二二极管串包括1个二极管或串联连接的多个二极管；

[0015] 所述第四电阻的第一端与第二电容的第一端均连接至第m个预降压单元的电源连接端，第四电阻的第二端与第二电容的第二端、第二二极管串的负极连接且连接节点用于产生所述第二偏置电压，所述第二二极管串的正极连接第m+1个预降压单元的电源连接端。

[0016] 进一步地，所述切换控制电路包括一第一PMOS管、N‑1个反相器和1个与非门；

[0017] 所述N‑1个反相器的供电端和所述与非门的供电端均连接至供电电压，第1至第N‑1个反相器的信号输入端分别与第1至第N‑1个第二分压单元的第二电容的第二端连接，第1至第N‑1个反相器的信号输出端分别与第1至第N‑1个电源切换单元连接，所述与非门的一信号输入端与第N‑1个反相器的信号输出端连接，所述与非门的另一信号输入端与第1个反相器的信号输出端连接，所述与非门的信号输出端与第N个电源切换单元连接，所述N‑1个反相器的接地端和所述与非门的接地端均连接至所述第一PMOS管的源极，所述第一PMOS管的栅极连接所述第二电阻的第二端，所述第一PMOS管的漏极接地。

[0018] 进一步地，所述电源切换单元包括第二PMOS管、第三PMOS管、第三二极管串和第四二极管串；所述第三二极管串包括1个二极管或串联连接的多个二极管，所述第四二极管串包括1个二极管或串联连接的多个二极管；

[0019] 所述第二PMOS管的栅极连接至所述第二电阻的第二端，所述第二PMOS管的源极为电源切换单元的输入端，第二PMOS管的漏极与第三二极管串的正极、第四二极管串的负极、第三PMOS管的源极连接，所述第三PMOS管的漏极与第三二极管串的负极、第四二极管串的正极均连接至所述电压输出端，第1至第N‑1个电源切换单元的第三PMOS管的栅极分别连接至第1至第N‑1个反相器的信号输出端，第N个电源切换单元的第三PMOS管的栅极连接至所述与非门的信号输出端。

[0020] 进一步地，所述电源切换电路还包括稳压电容，所述稳压电容的第一端与所述电压输出端连接，稳压电容的第二端接地。

[0021] 本发明另一方面还提供一种电子设备，包括上述任一项的多电源切换电路结构。

[0022] 有益效果：本发明的多电源切换电路结构，通过预降压电路对电源的输出电压进行降压，从而可提供较低的第一偏置电压以驱动后续的切换控制电路和电源切换电路，以避免偏置电压超出后续电路中的开关器件的耐压值而导致电路损坏，因此本发明可适用于高电压的电源切换，可以实现电源电压幅度较宽的电平转换，扩大电源切换电路结构的适用范围。

附图说明

[0023] 下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其有益效果显而易见。

[0024] 图1是本发明实施例提供的多电源切换电路结构的电路原理图。

具体实施方式

[0025] 请参照图式，其中相同的组件符号代表相同的组件，本发明的原理是以实施在一适当的运算环境中来举例说明。以下的说明是基于所例示的本发明具体实施例，其不应被视为限制本发明未在此详述的其它具体实施例。

[0026] 参阅图1，本发明实施例提供一种多电源切换电路结构，包括预降压电路10、切换控制电路20和电源切换电路30。

[0027] 所述预降压电路10包括一第一分压单元111、第1至第N个具有电源连接端的预降压单元121 12N以及连接在第m个和第m+1个预降压单元的电源连接端之间的第二分压单~元，即两个预降压单元的电源连接端之间连接有一个第二分压单元，第二分压单元共有N‑1个，分别为第二分压单元131 13N‑1。其中，N为大于1的正整数，m为小于N的正整数。
~

[0028] N个所述预降压单元121 12N的电源连接端与N个电源VC1 VCN一一对应连接，所述~ ~第一分压单元111与N个所述预降压单元121 12N连接；所述切换控制电路20与所述第一分~
压单元111、所述第二分压单元131 13N‑1连接，所述电源切换电路30包括一电压输出端A和~
N个电源切换单元311 31N，N个电源切换单元311 31N的输入端分别与N个电源VC1 VCN一一~ ~ ~
对应连接，N个电源切换单元311 31N的输出端均连接至电压输出端A， N个电源切换单元~
311 31N与所述第一分压单元111和所述切换控制电路20连接。
~

[0029] 其中，当任一电源为高电平、其他电源为低电平时，所述第一分压单元111用于降低高电平电源的输出电压，以获得第一偏置电压VPL。

[0030] 位于第m个预降压单元12m和第m+1个预降压单元12m+1之间的第二分压单元13m用于产生第二偏置电压VOm，其中当第m个电源VCm为高电平、其他电源为低电平时，所述第二偏置电压VOm为第m个电源VCm的输出电压，当第m+1个电源VCm+1为高电平、其他电源为低电平时，所述第二偏置电压VOm低于第m+1个电源VCm+1的输出电压；当第m个和第m+1个电源均为低电平时，所述第二偏置电压VOm为低电平电压。

[0031] 所述切换控制电路20在所述第一偏置电压VPL的驱动下，用于对N‑1个第二分压单元131 13N‑1产生的第二偏置电压进行逻辑运算，以产生N个切换控制信号VCT1 VCTN，在所~ ~述第一偏置电压VPL和N个切换控制信号VCT1 VCTN的驱动下使得其中一个电源切换单元导~
通、其他电源切换单元断开，进而使得与导通的电源切换单元连接的电源的输出电压通过导通的电源切换单元从所述电压输出端A输出。

[0032] 通过上述方式，可以实现N个电源VC1 VCN之间的切换。此外，通过预降压电路10对~电源的输出电压进行降压，从而可提供较低的第一偏置电压以驱动后续的切换控制电路20和电源切换电路30，以避免偏置电压超出后续电路中的开关器件的耐压值而导致电路损坏，因此本发明可适用于高电压的电源切换，可以实现电源电压幅度较宽的电平转换，扩大电源切换电路结构的适用范围。

[0033] 更具体地，如图1所示，本发明实施例中，N个所述预降压单元均包括第一电阻、第一NMOS管、第二NMOS管以及第一二极管串，所述第一二极管串包括1个二极管或串联连接的多个二极管。其中，N个所述预降压单元121 12N中的第一电阻分别为第一电阻R1A、~R2A、……、RNA，N个第一NMOS管分别第一NMOS管M1A、M2A、……、MNA，N个第二NMOS管分别为第二NMOS管M1B、M2B、……、MNB，N个第一二极管串分别为DA1、DA2、……、DAN。

[0034] 以第1个预降压单元121为例，所述第一电阻R1A的第一端与所述第一NMOS管M1A的漏极连接且连接节点为第1个预降压单元121的电源连接端，所述第一电阻R1A的第二端与所述第一NMOS管M1A的栅极、所述第一二极管串DA1的正极连接，所述第一NMOS管M1A的源极与所述第一分压单元111连接，第一二极管串DA1的负极与所述第二NMOS管M1B的栅极和漏极连接，所述第二NMOS管M1B的源极接地。

[0035] 进一步地，所述第一分压单元111包括第二电阻RX、第三电阻RY以及第一电容C1。所述第二电阻RX的第一端与第一NMOS管M1A MNA的源极、第一电容C1的第一端连接，所述第~
二电阻RX的第二端与第三电阻RY的第一端连接且连接节点用于输出所述第一偏置电压VPL，第三电阻RY的第二端和第一电容C1的第二端均接地。

[0036] 此外，所述第二分压单元包括第四电阻、第二电容以及第二二极管串，所述第二二极管串包括1个二极管或串联连接的多个二极管。具体而言，N‑1个第二分压单元131 13N‑1~中的第四电阻分别为第四电阻R1B、R2B、……、RN‑1B，第二电容分别为CA1、CA2、……、CAN‑
1，第二二极管串分别为DB1、DB2、……、DBN‑1。以第1个第二分压单元131为例，第1个第二分压单元131连接在第1个预降压单元121和第2个预降压单元122的电源连接端之间，其中，第
1个第二分压单元131的第四电阻R1B的第一端与第二电容CA1的第一端均连接至第1个预降压单元121的电源连接端，第四电阻R1B的第二端与第二电容CA1的第二端、第二二极管串DB1的负极连接且连接节点用于产生第二偏置电压VO1，所述第二二极管串DB1的正极连接第2个预降压单元122的电源连接端。

[0037] 所述切换控制电路20包括一第一PMOS管MC1、N‑1个反相器INV1 INVN‑1和1个与非~门Q1。

[0038] 所述N‑1个反相器INV1 INVN‑1的供电端和所述与非门Q1的供电端均连接至供电~电压，该供电电压也即输出电压VCC，第1至第N‑1个反相器INV1 INVN‑1的信号输入端分别~
与第1至第N‑1个第二分压单元131 13N‑1的第二电容的第二端连接，第1至第N‑1个反相器~
INV1 INVN‑1的信号输出端分别与第1至第N‑1个电源切换单元311 31N‑1连接，所述与非门~ ~
Q1的一信号输入端与第N‑1个反相器INVN‑1的信号输出端连接，所述与非门Q1的另一信号输入端与第1个反相器INV1的信号输出端连接，所述与非门Q1的信号输出端与第N个电源切换单元31N连接，所述N‑1个反相器INV1 INVN‑1的接地端和所述与非门Q1的接地端均连接~
至所述第一PMOS管MC1的源极，所述第一PMOS管MC1的栅极连接所述第二电阻RX的第二端，所述第一PMOS管MC1的漏极接地。

[0039] 可以理解的是，N个切换控制信号VCT1、……VCTN为电压域限制在输出电压VCC和GNDU电压之间的反相电平，当其中一个切换控制信号为低电平时，其他切换控制信号为高电平。

[0040] 其中，所述电源切换电路包括第二PMOS管、第三PMOS管、第三二极管串和第四二极管串；所述第三二极管串包括1个二极管或串联连接的多个二极管，所述第四二极管串包括1个二极管或串联连接的多个二极管。如图所示，N个电源切换单元311 31N中的第二PMO管~
分别为第二PMOS管MS1A、MS2A、……、MSNA，第三PMOS管分别为第三PMOS管MS1B、MS2B、……、MSNB，第三二极管串分别为第三二极管串DC1、DC2、……、DCN，第四二极管串分别为第四二极管串DD1、DD2、……、DDN。

[0041] 以第1个电源切换单元为例，所述第二PMOS管MS1A的栅极连接至所述第二电阻RX的第二端，所述第二PMOS管MS1A的源极为第1个电源切换单元的输入端，与第1个电源VC1连接，第二PMOS管MS1A的漏极与第三二极管串DC1的正极、第四二极管串DD1的负极、第三PMOS管MS1B的源极连接，所述第三PMOS管MS1B的漏极与第三二极管串DC1的负极、第四二极管串DD1的正极均连接至所述电压输出端A。其中， 第1至第N‑1个电源切换单元311 31N‑1的第~三PMOS管MS1B MSN‑1B的栅极分别连接至第1至第N‑1个反相器INV1 INVN‑1的信号输出端，~ ~
第N个电源切换单元31N的第三PMOS管的栅极连接至所述与非门Q1的信号输出端。

[0042] 进一步地，所述电源切换电路还包括稳压电容CH，所述稳压电容CH的第一端与所述电压输出端A连接，稳压电容CH的第二端接地。

[0043] 可以理解的是，当其中一个电源切换单元例如电源切换单元311处于导通状态时，电源VC1通过导通的电源切换单元311给稳压电容CH进行充电，最终使得电压输出端A的输出电压VCC稳定到电源VC1的幅度。

[0044] 本发明的多电源切换电路的工作原理如下：

[0045] N个电源VC1 VCN中，当其中一个电源为高电平时，其他电源为低电平。例如，如图~所示，当电源VC1为高电平时，其他电源为低电平，此时通过第一电阻R1A、第一二极管串DA1以及第二NMOS管M1B的组成分压结构，将电源VC1的输出电压降到VP1电压，该VP1电压的幅度约为n*Vdio+Vthn，用以控制第一NMOS管M1A的栅极，并通过第一NMOS管M1A与第二电阻Rx、第三电阻Ry一同产生的直流通路将VPRE电压钳位至约n*Vdio幅度，可以为后续电路提供驱动能力较弱、但满足工艺耐压幅度的低压电源。同时，产生第一偏置电压VPL为后续电路提供偏置电压；另外由第二电阻RX和第三电阻RY组成的电阻串的一系列抽头可以提供符合工艺耐压需求的偏置电压。第一二极管串DA1可以是若干二极管的串联结构，上述的n为第一二极管串DA1内串联的二极管个数，其值与电源VC1的电压幅度和特定工艺下单管耐压水平相关，上述的Vthn为所述第二NMOS管M1B的阈值电压，所述的Vdio表示二极管的导通电压。

[0046] 此外，当电源VC1为高电平、其他电源为低电平时，由于第二二极管串DB1反偏不导通，因此第四电阻R1B不产生压降，从而第二分压单元131的产生的第二偏置电压VO1为电源VC1的输出电压，也即高电平电压，而第一偏置电压VPL从低电平逐步建立到稳定的可使第一PMOS管MC1和第二PMOS管MS1A导通的电位，此时第一PMOS管MC1和第二PMOS管MS1A导通，而高电平电压的第二偏置电压VO1传输至第1个反相器INV1，反相器INV1将第二偏置电压VO1转换为低电平电压GNDU输出，即此时切换控制信号VCT1为低电平电压GNDU，切换控制信号VCT1传输至第三PMOS管MS1B的栅极，从而驱动第三PMOS管MS1B导通，由此使得第1个电源切换单元311处于导通状态，电源VC1的输出电压通过第1个电源切换单元311从电压输出端A输出，最终使得电压输出端A的输出电压VCC稳定到电源VC1的幅度。而由于其他电源VC2~VCN为低电平，因此其他第二分压单元132 13N‑1产生第二偏置电压VO2 VON‑1均为低电平~ ~
电压，从而使得反相器INV2 INVN‑1的输入端均是输入低电平电压，输出端均是输出高电平~
电压VCC的切换控制信号VCT2 VCN‑1，即此时切换控制信号VCT2 VCN‑1均为高电平电压~ ~
VCC，从而使得第2个至第N‑1个电源切换单元312 31N‑1的第三PMOS管MS2B MSN‑1B断开，而~ ~
与非门Q1的一个输入端输入高电平电压的切换控制信号VCN‑1,另一个输入端输入低电平电压的切换控制信号VCT1，因此与非门Q1的输出端输出高电平电压的切换控制信号VCTN，由此使得第N个电源切换单元31N的第三PMOS管MSNBC也处于断开状态。由此，通过上述过程，可实现第1个电源VC1的电压输出。

[0047] 当电源VC1为低电平、电源VC2为高电平时，第二二极管串DB1导通并与第四电阻R1B进行分压后产生低于电源VC2的输出电压的第二偏置电压VO1，即此时该第二偏置电压VO1介于低电平电压和高电平电压之间，而由于反相器只对高电平电压和低电平电压起作用，因此第二偏置电压VO1输入至反相器INV1后，反相器INV1对第二偏置电压VO1不起反相作用，直接通过第二偏置电压VO1，而由于输出电压VCC为高电平电压，因此将使得反相器INV1输出的切换控制信号VCT1从第二偏置电压VO1拉高为高电平电压VCC，由此该高电平电压的切换控制信号VCT1传输至第1个电源切换单元311的第三PMOS管MS1B时，使得该第三PMOS管MS1B断开，从而第1个电源切换单元311处于断开状态。

[0048] 由于电源VC2为高电平，因此连接在第2个预降压单元122和第3个预降压单元（图中未示意）之间的第二分压单元（图中未示意）则产生高电平电压的第二偏置电压，该第二偏置电压与电源VC2的输出电压相同，由此该高电平电压的第二偏置电压经过第2个反相器后变为低电平的切换控制信号，该低电平的切换控制信号传输至第2个电源切换单元的第三PMOS管，由此可使得第2个电源切换单元的第三PMOS管导通，进而电源VC2的输出电压通过第2个电源切换单元从电压输出端A输出。

[0049] 上面例举了m=1和m=2时分别实现电源VC1和电源VC2的电压输出的过程，对于m=3、……、N‑1时，可以以此类推，不在一一进行赘述。

[0050] 此外，当第N个电源为高电平、其他电源为低电平时，第1至第N‑2个第二分压单元131 13N‑2产生的第二偏置电压VO1 VON‑2均为低电平电压，经过反相器INV1 INVN‑2的反~ ~ ~
向作用后变为高电平电压，从而切换控制信号VCT1 VCTN‑2均为高电平电压，从而使得第1~
至第N‑2个电源切换单元为断开状态，而第N‑1个第二分压单元13N‑1则产生低于第N个电源VCN的输出电压的第二偏置电压VON‑1，第二偏置电压VON‑1经过反相器后被拉高为VCC电压输出，从而使得切换控制信号VCTN‑1为高电平电压VCC，从而使得第N‑1个电源切换单元也处于断开状态。此时，与非门Q1的一个输入端输入高电平电压的切换控制信号VCTN‑1，另一个输入端输入高电平电压的切换控制信号VCT1，从而与非门Q1输出低电平电压的切换控制信号VCTN，由此可使得第N个电源切换单元31N处于导通状态，进而使得电源VCN通过第N个电源切换单元31N从电压输出端A输出。

[0051] 本发明实施例中，第三二极管串DC1、DC2、……、DCN中串联二极管的个数与特定工艺的耐压水平相关，用于保护第二PMOS管和第三PMOS管在电源建立过程中，其漏源电压不超过工艺耐压要求。

[0052] 第四二极管串DD1、DD2、……、DDN用于电路正常工作时，保护第二PMOS管和第三PMOS管的漏源电压不超过工艺耐压要求。以电源VC1为例，当电源VC1为低电平、其他任意电源(例如假设电源VC2)为高电平时，电压输出端A的输出电压VCC为电源VC2的电压。输出电压VCC通过第四二极管串DD1和第二PMOS管MS1A产生功耗极低的分压通路，将第三PMOS管MS1B的漏端电源钳位在VCC‑n1*Vdio的电位，从而保证了第二PMOS管MS1A和第三PMOS管MS1B的漏源电压都符合耐压需求。其中n1表示每个第四二极管串中串联的二极管个数。

[0053] 本发明实施例还提供一种电子设备，包括上述任一实施例所描述的多电源切换电路结构。

[0054] 本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。