一种氮化镓射频开关结构和通信基站

摘要

本发明公开一种氮化镓射频开关结构和通信基站，其中开关结构包括至少两路开关通路，开关通路包括串联晶体管单元和并联晶体管单元，串联晶体管单元与并联晶体管单元串联，连接点同时连接射频端口，串联晶体管单元和并联晶体管单元分别通过各自的栅极供电，串联晶体管单元和并联晶体管单元的栅极分别设有偏置电阻，在并联晶体管单元与射频端口相连的晶体管栅极设置与偏置电阻并联的偏置二极管组件,在偏置二极管组件负极串联偏置电容，偏置电容另一端接地。本发明的这种偏置元件组合降低了射频开关的损耗，同时不会引入很多的额外芯片面积。

权利要求

1.一种氮化镓射频开关结构，包括至少两路开关通路，所述开关通路包括串联晶体管单元和并联晶体管单元，所述串联晶体管单元与所述并联晶体管单元串联，连接点同时连接射频端口，所述串联晶体管单元和所述并联晶体管单元分别通过各自的栅极供电，其特征在于：所述串联晶体管单元和所述并联晶体管单元的栅极分别设有偏置电阻，在所述并联晶体管单元与射频端口相连的晶体管栅极设置与所述偏置电阻并联的偏置二极管组件,在所述偏置二极管组件负极串联偏置电容，所述偏置电容另一端接地。

2.根据权利要求1所述的氮化镓射频开关结构，其特征在于：所述串联晶体管单元和/或所述并联晶体管单元包括一只晶体管。

3.根据权利要求1所述的氮化镓射频开关结构，其特征在于：所述串联晶体管单元和/或所述并联晶体管单元至少包括两只晶体管，晶体管之间通过源极和漏极相连；每个晶体管的栅极均连接有偏置电阻。

4.根据权利要求1所述的氮化镓射频开关结构，其特征在于：所述偏置二极管组件包括一个二极管或至少两个串联的二极管。

5.根据权利要求1～4任一项所述的氮化镓射频开关结构，其特征在于：所述晶体管为耗尽型氮化镓高电子迁移率晶体管。

6.根据权利要求5所述的氮化镓射频开关结构，其特征在于：所述偏置电容的大小不超过20pF。

7.一种通信基站，其特征在于：包括权利要求1～6任一项所述的氮化镓射频开关结构。

说明书

一种氮化镓射频开关结构和通信基站

技术领域

[0001] 本发明涉及射频开关及集成电路技术领域，具体涉及一种氮化镓射频开关结构和通信基站。

背景技术

[0002] 射频开关是通信基站系统的重要组成部分，当前5G通信技术要求射频开关能够工作在更高的频率，承受更高的输入功率，具有尽可能低的损耗。而传统基站的射频开关是基于SOI技术，功率承载能力有限，耐压低，因此功率容量更大，耐压能力更强的氮化镓材料开始进入基站射频开关领域。

[0003] 图1为传统的氮化镓双路开关结构，当栅极供电1、栅极供电4偏置在0V，栅极供电2和栅极供电3偏置在‑40到‑25V时，天线‑第二射频端口为通路，天线‑第一射频端口为断路；当栅极供电2、栅极供电3偏置在0V，栅极供电1和栅极供电4偏置在‑40到‑25V时，天线‑第一射频端口为通路，天线‑第二射频端口为断路。公式(1)表示开关的功率容量和电压的关系，Vth代表晶体管的阈值电压，VDS代表晶体管能够承受的最大漏极电压，Z0代表晶体管的饱和特征阻抗。这些参数均由器件的物理特性决定，但是在图1所示的射频开关结构中，VDS还受栅极偏置电压的影响。这是由于随着输入信号的增大，输入电压的摆幅会导致断路的串联晶体管开启，断路晶体管的栅极偏置电压越高，该现象越明显。因此以上述第一种情况为例，栅极供电2和栅极供电3的偏置电压越低，开关的损耗越低，性能越好。

[0004]

[0005] 实际工作中的电压一般由电源芯片产生，其中负压产生多依赖于电荷泵，从常用工作电压3.3或5V转换到所需要的负压。在这一过程中，所需的负压越低，所需要的元器件越多，因此功耗越高，噪声越大芯片面积也越大。为了兼顾各种性能，在栅极供电2和栅极供电3的偏置电压较高的情况下，尽可能将射频开关的损耗降低是当前氮化镓射频开关的发展目标之一。

发明内容

[0006] 本发明提出了一种低损耗的氮化镓射频开关结构和通信基站，相比传统的开关结构，优化了其电容特性，具有更低的损耗，尤其在较高的工作频率下效果显著。

[0007] 一种氮化镓射频开关结构，包括至少两路开关通路，所述开关通路包括串联晶体管单元和并联晶体管单元，所述串联晶体管单元与所述并联晶体管单元串联，连接点同时连接射频端口，所述串联晶体管单元和所述并联晶体管单元分别通过各自的栅极供电，所述串联晶体管单元和所述并联晶体管单元的栅极分别设有偏置电阻，在所述并联晶体管单元与射频端口相连的晶体管栅极设置与所述偏置电阻并联的偏置二极管组件,在所述偏置二极管组件负极串联偏置电容，所述偏置电容另一端接地。

[0008] 作为一种优选的实施例，所述串联晶体管单元和/或所述并联晶体管单元包括一只晶体管。

[0009] 作为一种优选的实施例，所述串联晶体管单元和/或所述并联晶体管单元至少包括两只晶体管，晶体管之间通过源极和漏极相连；每个晶体管的栅极均连接有偏置电阻。

[0010] 作为一种优选的实施例，所述偏置二极管组件包括一个二极管或至少两个串联的二极管。

[0011] 作为一种优选的实施例，所述晶体管为耗尽型氮化镓高电子迁移率晶体管。

[0012] 进一步，所述偏置电容的大小不超过20pF。

[0013] 本发明还提供一种通信基站，包括上述任一种技术方案所述的氮化镓射频开关结构。

[0014] 本发明由于偏置二极管的整流作用，使偏置电容上产生电荷积累，导致栅极偏置电压随着输入功率的变大而不断变低；引入偏置电容可以实现优化反射系数的效果，不会引入额外的插损，进而整体开关的损耗降低。这种偏置元件组合降低了射频开关的损耗，同时不会引入很多的额外芯片面积。

附图说明

[0015] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0016] 图1为传统氮化镓双路开关结构图；

[0017] 图2为本发明一实施例氮化镓射频开关结构图；

[0018] 图3为图2实施例中串联晶体管单元包括多个晶体管的连接图；

[0019] 图4为图2实施例中并联晶体管单元包括多个晶体管的连接图；

[0020] 图5为图2实施例中并联晶体管单元包括多个偏置二极管的连接图；

[0021] 图6为偏置二极管对射频开关功率性能的影响示意图；

[0022] 图7为栅极电压随输入功率变化示意图；

[0023] 图8为图2实施例的结构与传统结构的插入损耗对比图；

[0024] 图9为图2实施例的结构与传统结构的反射系数对比图。

具体实施方式

[0025] 为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

[0026] 需要说明的是，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

[0027] 图1所示的传统射频开关结构往往需要额外的匹配元件来优化反射系数，但是额外引入的元件会引入额外的损耗，因此通常的做法是在开关电路外部使用损耗低的贴片元件做为匹配元件，但这会降低系统的集成度。

[0028] 本实施例提供一种氮化镓射频开关结构，包括至少两路开关通路，开关通路包括串联晶体管单元和并联晶体管单元，其中，串联晶体管单元与并联晶体管单元串联，连接点同时连接射频端口。本领域技术人员应当了解，串联晶体管单元与并联晶体管单元是通过它们的源极和漏极连接。

[0029] 在本实施例中，串联晶体管单元和并联晶体管单元分别通过各自的栅极供电，串联晶体管单元和并联晶体管单元的栅极分别设有偏置电阻，在并联晶体管单元与射频端口相连的晶体管栅极设置与偏置电阻并联的偏置二极管组件,在偏置二极管组件负极串联偏置电容，偏置电容另一端接地。

[0030] 以如图2所示的氮化镓射频开关结构为例，该开关结构包括两路开关通路，每一路通路包括一个串联晶体管单元和一个并联晶体管单元，即第一开关通路包括第一串联晶体管单元和第一并联晶体管单元，第二开关通路包括第二串联晶体管单元和第二并联晶体管单元。在本实施方式中，以串联晶体管单元和并联晶体管单元都包括两只晶体管为例，并联晶体管单元中的T3和T7的栅极均设有偏置电阻，与偏置电阻并联的分别有一偏置二极管组件D1和D2。与偏置二极管组件串联的分别有一偏置电容C1和C2。

[0031] 串联晶体管单元和/或并联晶体管单元可以分别包括一只晶体管，也可以分别包括至少两只晶体管。包括至少两只晶体管时，晶体管之间通过源极和漏极相连。每个晶体管的栅极均连接有偏置电阻。

[0032] 需要说明的是，本发明中开关通路的数量不限于两路，还可以大于2。一路开关通路中的串联晶体管单元和并联晶体管单元的数量也可以是多个，每一个串联晶体管单元和并联晶体管单元中的晶体管数量也不仅限于2个，还可以是一个或多个。偏置二极管组件包括一个二极管或至少两个串联的二极管。图3、图4、图5分别是串联晶体管单元包括多个晶体管的连接图、并联晶体管单元包括多个晶体管的连接图和并联晶体管单元包括多个偏置二极管的连接图。另外，本领域技术人员应当理解，本发明中的偏置电阻和偏置电容，可以是一只电阻和一只电容，也可以是由多个电阻或电容或其他元器件构成的等效的电阻和电容。

[0033] 本实施例中所说的晶体管为PNP型场效应管。偏置电容的大小不超过20pF。

[0034] 如果只引入二极管作为额外的偏置元件，效果是会提高功率，但同时会增大射频开关的损耗，也增大了芯片面积。因此本发明引入了额外的偏置元件来降低氮化镓射频开关的损耗，具体的，本发明引入了极少量的二极管和偏置电容作为额外偏置元件，降低了射频开关的损耗，同时不会引入很多的额外芯片面积。

[0035] 二极管引入的主要原因在于，二极管具有单向导通特性，当信号通过晶体管时，会有电流通过栅极电路，栅极电流通过二极管后会逐渐积累电荷，随着电荷的不断积累，二极管电流流出端口的电位会不断降低，导致栅极偏置电压随着输入功率的变大而不断变低。当输入功率不断增加，晶体管偏置电压不断降低到远低于外部供给电压的水平，从而达到了更大的饱和功率，这便降低了外部供给电压的要求，可以使较高的负压实现较好的效果，图6展示了引入偏置二极管后，在相同的负压‑19V的情况下，射频开关的功率性能，其中细线是传统结构，粗线是加入偏置二极管。

[0036] 偏置电容引入的主要原因在于，传统射频开关结构往往需要额外的匹配元件来优化反射系数，但是额外引入的元件会引入额外的损耗，因此通常的做法是在开关电路外部使用损耗低的贴片元件做为匹配元件，但这会降低系统的集成度。在偏置上引入偏置电容可以实现优化反射系数的效果，不会引入额外的插损，由于反射系数得到优化，因此整体开关的损耗降低。

[0037] 本实施例中所使用的晶体管为耗尽型氮化镓高电子迁移率晶体管，串联晶体管单元采用传统结构，并联晶体管单元靠近射频端口的晶体管引入偏置二极管和偏置电容。当射频信号通过时，并联晶体管的栅极也会产生电流，而由于偏置二极管的整流作用，使得仅有沿着二极管导通方向的电流通过。流过二极管的电流在偏置电容上产生电荷积累，由于反向电流无法通过二极管，电容的放电功能无法实现，进而电荷逐步累积，提高了该点的电压,逐步使得该点电压的绝对值进一步增大，图7是引入偏置二极管后，栅极电压随输入功率的变化。

[0038] 从图7可以看到，两种开关结构的外部负压均为‑25V。随着输入功率的增大，射频开关关断路晶体管的栅极电压不断降低，远低于外部供给电压的‑25V，与此对应的，传统结构的栅极电压几乎保持在‑25V不变。

[0039] 图8和图9分别展示了本发明结构和传统结构的性能对比。对比可以发现本发明提出的氮化镓射频开关结构在插入损耗和反射系数对比传统氮化镓射频开关结构均有优势。

[0040] 本发明所提出的氮化镓射频开关结构，仅在并联支路上最靠近射频端口的晶体管上引入偏置二极管以及一个偏置电容，但却可以实现比传统结构好得多的效果。大大减小了额外元件的引入，降低损耗的同时具有更小的元器件数量和晶体管面积。

[0041] 本发明还提供一种通信基站，包括上述任一种技术方案所述的氮化镓射频开关结构。

[0042] 以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。