一种电阻校准电路、电阻校准方法和存储器

摘要

本公开实施例涉及半导体领域，提供了一种电阻校准电路、电阻校准方法和存储器，电阻校准电路包括仲裁电路和校准电路，在接收到新的校准处理命令时，根据当前环境参数与上一环境参数的变化情况，选择利用全校准模式或短校准模式对阻值控制码进行校准处理。

权利要求

1.一种电阻校准电路，其特征在于，所述电阻校准电路包括：

仲裁电路，配置为在接收到新的校准处理命令时，对当前环境参数与上一环境参数进行比较，产生并输出模式标志信号；其中，所述上一环境参数是指上一次校准处理时的环境参数；

校准电路，与所述仲裁电路连接，配置为在接收到所述校准处理命令时，基于所述模式标志信号，利用短校准模式和全校准模式的两者之一对阻值控制码进行校准处理；

其中，所述校准电路包括电阻单元，且所述阻值控制码用于调整电阻单元的阻值；

所述校准电路，还配置为在接收到系统初始化后的第一个所述校准处理命令时，利用所述全校准模式对所述阻值控制码进行校准处理；或者，在接收到系统重置处理后的第一个所述校准处理命令时，利用所述全校准模式对所述阻值控制码进行校准处理。

2.根据权利要求1所述的电阻校准电路，其特征在于，

所述仲裁电路，具体配置为在接收到新的校准处理命令时，若所述当前环境参数与所述上一环境参数之间的差值大于预设阈值，则产生并输出第一状态的所述模式标志信号；

若所述当前环境参数与所述上一环境参数之间的差值小于等于预设阈值，则产生并输出第二状态的所述模式标志信号；

所述校准电路，具体配置为在接收到所述校准处理命令时，若所述模式标志信号处于第一状态，则利用所述全校准模式对所述阻值控制码进行校准处理；若所述模式标志信号处于第二状态，则利用所述短校准模式对所述阻值控制码进行校准处理；

其中，所述短校准模式占用的时钟周期数小于所述全校准模式占用的时钟周期数，和/或，所述短校准模式的功耗小于所述全校准模式的功耗。

3.根据权利要求2所述的电阻校准电路，其特征在于，

所述校准电路，还配置为在校准处理完成后，输出校准结束信号；

所述仲裁电路，还配置为对周围环境进行检测；以及，在接收到所述校准结束信号时，将实时检测结果存储为所述上一环境参数；以及，在接收到新的所述校准处理命令时，将实时检测结果存储为所述当前环境参数。

4.根据权利要求3所述的电阻校准电路，其特征在于，所述仲裁电路包括：环境参数探测器，配置为对周围环境进行检测；

第一寄存器，配置为接收所述环境参数探测器输出的实时检测结果；以及在接收到所述校准结束信号时，将所述实时检测结果存储为所述上一环境参数；

第二寄存器，配置为接收所述环境参数探测器输出的实时校测结果；以及在接收到新的所述校准处理命令时，将所述实时检测结果存储为所述当前环境参数；

其中，所述环境参数探测器的输出端与所述第一寄存器的输入端、所述第二寄存器的输入端均连接。

5.根据权利要求4所述的电阻校准电路，其特征在于，所述仲裁电路还包括：减法器，配置为对所述当前环境参数和所述上一环境参数进行减法运算，产生并输出环境差值参数；

比较器，配置为对所述环境差值参数和所述预设阈值进行比较，产生并输出所述模式标志信号；

其中，所述减法器的输入端与所述第一寄存器的输出端、所述第二寄存器的输出端连接，所述减法器的输出端与所述比较器的输入端连接。

6.根据权利要求1所述的电阻校准电路，其特征在于，所述校准处理包括上拉校准处理和下拉校准处理，所述阻值控制码包括上拉控制码和下拉控制码；

在所述全校准模式中，以初始默认值为校准起点对所述上拉控制码进行上拉校准处理，且以初始默认值为校准起点对所述下拉控制码进行下拉校准处理；

在所述短校准模式中，以所述上拉控制码的上一锁定值为校准起点对所述上拉控制码进行上拉校准处理，且以所述下拉控制码的上一锁定值为校准起点对所述下拉控制码进行下拉校准处理。

7.根据权利要求2所述的电阻校准电路，其特征在于，

所述短校准模式支持对所述阻值控制码的内部位进行连续两次减法运算，或者对所述阻值控制码的内部位进行连续两次加法运算，或者保持所述阻值控制码不变，所述内部位是指所述阻值控制码的最小位，且所述内部位不向用户开放；

所述预设阈值=单位变化量×4，所述单位变化量是指所述环境参数的变化量与所述阻值控制码的变化量的比值。

8.根据权利要求1‑7任一项所述的电阻校准电路，其特征在于，

所述环境参数包括温度参数和/或电压参数。

9.一种存储器，其特征在于，所述存储器包括如权利要求1至8任一项所述的电阻校准电路。

10.一种电阻校准方法，其特征在于，所述方法包括：

在接收到新的校准处理命令时，对当前环境参数与上一环境参数进行比较；

若当前环境参数与上一环境参数之间的差值大于预设阈值，则利用全校准模式对阻值控制码进行校准处理；或者，若所述当前环境参数与所述上一环境参数之间的差值小于等于预设阈值，则利用短校准模式对阻值控制码进行校准处理；

其中，所述上一环境参数是指上一次校准处理时的环境参数，所述阻值控制码用于调整电阻单元的阻值。

11.根据权利要求10所述的电阻校准方法，其特征在于，在所述对当前环境参数与上一环境参数进行比较之后，所述方法还包括：若所述当前环境参数与所述上一环境参数之间的差值大于预设阈值，则产生并输出第一状态的模式标志信号；或者，若所述当前环境参数与所述上一环境参数之间的差值小于等于预设阈值，则产生并输出第二状态的所述模式标志信号；

在所述模式标志信号处于第一状态时，利用所述全校准模式对所述阻值控制码进行校准处理；或者，在所述模式标志信号处于第二状态时，利用所述短校准模式对所述阻值控制码进行校准处理。

12.根据权利要求10所述的电阻校准方法，其特征在于，所述方法还包括：在接收到系统初始化后的第一个所述校准处理命令时，利用所述全校准模式对所述阻值控制码进行校准处理；

在接收到系统重置处理后的第一个所述校准处理命令时，利用所述全校准模式对所述阻值控制码进行校准处理。

13.根据权利要求10所述的电阻校准方法，其特征在于，所述方法还包括：对周围环境进行检测；

在接收到校准结束信号时，将实时检测结果存储为所述上一环境参数；

在接收到新的所述校准处理命令时，将实时检测结果存储为所述当前环境参数；

其中，所述校准结束信号是在一次校准处理完成后产生的。

14.根据权利要求11所述的电阻校准方法，其特征在于，所述校准处理包括上拉校准处理和下拉校准处理，所述阻值控制码包括上拉控制码和下拉控制码；所述利用短校准模式对所述阻值控制码进行校准处理，包括：以上拉控制码的上一锁定值为校准起点，调整所述上拉控制码以完成上拉校准处理；

以下拉控制码的上一锁定值为校准起点，调整所述下拉控制码以完成下拉校准处理。

15.根据权利要求14所述的电阻校准方法，其特征在于，所述下拉校准处理包括2个时钟周期；所述以下拉控制码的上一锁定值为校准起点，调整所述下拉控制码以完成下拉校准处理，包括：在下拉校准处理的第1个时钟周期中，若所述电阻单元的下拉阻值大于标准阻值，则对所述下拉控制码的内部位进行减一运算；在下拉校准处理的第2个时钟周期中，若所述电阻单元的下拉阻值仍大于标准阻值，则对所述下拉控制码的内部位继续进行减一运算；

或者，在下拉校准处理的第1个时钟周期中，若所述电阻单元的下拉阻值大于标准阻值，则对所述下拉控制码的内部位进行减一运算；在下拉校准处理的第2个时钟周期中，若所述电阻单元的下拉阻值小于标准阻值，则对所述下拉控制码的内部位进行加一运算；

或者，在下拉校准处理的第1个时钟周期中，若所述电阻单元的下拉阻值小于标准阻值，则对所述下拉控制码的内部位进行加一运算；在下拉校准处理的第2个时钟周期中，若所述电阻单元的下拉阻值仍小于标准阻值，则对所述下拉控制码的内部位继续进行加一运算；

或者，在下拉校准处理的第1个时钟周期中，若所述电阻单元的下拉阻值小于标准阻值，则对所述下拉控制码的内部位进行加一运算；在下拉校准处理的第2个时钟周期中，若所述电阻单元的下拉阻值大于标准阻值，则对所述下拉控制码的内部位进行减一运算；

其中，所述下拉控制码的内部位是指所述下拉控制码的最小位，且所述下拉控制码的内部位不向用户开放。

16.根据权利要求14所述的电阻校准方法，其特征在于，所述上拉校准处理包括2个时钟周期；所述以上拉控制码的上一锁定值为校准起点，调整所述上拉控制码以完成上拉校准处理，包括：在上拉校准处理的第1个时钟周期中，若所述电阻单元的上拉阻值小于标准阻值，则对所述上拉控制码的内部位进行减一运算；在上拉校准处理的第2个时钟周期中，若所述电阻单元的上拉阻值仍小于标准阻值，则对所述上拉控制码的内部位继续进行减一运算；

或者，在上拉校准处理的第1个时钟周期中，若所述电阻单元的上拉阻值小于标准阻值，则对所述上拉控制码的内部位进行减一运算；在上拉校准处理的第2个时钟周期中，若所述电阻单元的上拉阻值大于标准阻值，则对所述上拉控制码的内部位进行加一运算；

或者，在上拉校准处理的第1个时钟周期中，若所述电阻单元的上拉阻值大于标准阻值，则对所述上拉控制码的内部位进行加一运算；在上拉校准处理的第2个时钟周期中，若所述电阻单元的上拉阻值大于标准阻值，则对所述上拉控制码的内部位继续进行加一运算；

或者，在上拉校准处理的第1个时钟周期中，若所述电阻单元的上拉阻值大于标准阻值，则对所述上拉控制码的内部位进行加一运算；在上拉校准处理的第2个时钟周期中，若所述电阻单元的上拉阻值小于标准阻值，则对所述上拉控制码的内部位进行减一运算；

其中，所述上拉控制码的内部位是指所述上拉控制码的最小位，且所述上拉控制码的内部位不向用户开放。

说明书

一种电阻校准电路、电阻校准方法和存储器

技术领域

[0001] 本公开涉及半导体存储器技术领域，尤其涉及一种电阻校准电路、电阻校准方法和存储器。

背景技术

[0002] 在动态随机存取存储器（Dynamic Random Access Memory，DRAM）的工作过程中，需要通过输出驱动电路实现信号的输出驱动或者终结处理。应理解，由于输出驱动电路的等效电阻会随着环境参数（例如温度、电压）的变化发生改变，所以存储器需要对相关等效电阻的阻值进行校准，以上称为ZQ校准。然而，目前的ZQ校准会占用过多的功耗和系统时间，降低了存储器的性能。

发明内容

[0003] 本公开提供了一种电阻校准电路、电阻校准方法和存储器。

[0004] 本公开的技术方案是这样实现的：

[0005] 第一方面，本公开实施例提供了一种电阻校准电路，所述电阻校准电路包括：

[0006] 仲裁电路，配置为在接收到新的校准处理命令时，对当前环境参数与上一环境参数进行比较，产生并输出模式标志信号；其中，所述上一环境参数是指上一次校准处理时的环境参数；

[0007] 校准电路，与所述仲裁电路连接，配置为在接收到所述校准处理命令时，基于所述模式标志信号，利用短校准模式和全校准模式的两者之一对阻值控制码进行校准处理；

[0008] 其中，所述校准电路包括电阻单元，且所述阻值控制码用于调整电阻单元的阻值。

[0009] 在一些实施例中，所述校准电路，还配置为在接收到系统初始化后的第一个所述校准处理命令时，利用所述全校准模式对所述阻值控制码进行校准处理；或者，在接收到系统重置处理后的第一个所述校准处理命令时，利用所述全校准模式对所述阻值控制码进行校准处理。

[0010] 在一些实施例中，所述仲裁电路，具体配置为在接收到新的校准处理命令时，若所述当前环境参数与所述上一环境参数之间的差值大于预设阈值，则产生并输出第一状态的所述模式标志信号；若所述当前环境参数与所述上一环境参数之间的差值小于等于预设阈值，则产生并输出第二状态的所述模式标志信号；所述校准电路，具体配置为在接收到所述校准处理命令时，若所述模式标志信号处于第一状态，则利用所述全校准模式对所述阻值控制码进行校准处理；若所述模式标志信号处于第二状态，则利用所述短校准模式对所述阻值控制码进行校准处理；其中，所述短校准模式占用的时钟周期数小于所述全校准模式占用的时钟周期数，和/或，所述短校准模式的功耗小于所述全校准模式的功耗。

[0011] 在一些实施例中，所述校准电路，还配置为在校准处理完成后，输出校准结束信号；所述仲裁电路，还配置为对周围环境进行检测；以及，在接收到所述校准结束信号时，将实时检测结果存储为所述上一环境参数；以及，在接收到新的所述校准处理命令时，将实时检测结果存储为所述当前环境参数。

[0012] 在一些实施例中，所述仲裁电路包括：环境参数探测器，配置为对周围环境进行检测；第一寄存器，配置为接收所述环境参数探测器输出的实时检测结果；以及在接收到所述校准结束信号时，将所述实时检测结果存储为所述上一环境参数；第二寄存器，配置为接收所述环境参数探测器输出的实时校测结果；以及在接收到新的所述校准处理命令时，将所述实时检测结果存储为所述当前环境参数；其中，所述环境参数探测器的输出端与所述第一寄存器的输入端、所述第二寄存器的输入端均连接。

[0013] 在一些实施例中，所述仲裁电路还包括：减法器，配置为对所述当前环境参数和所述上一环境参数进行减法运算，产生并输出环境差值参数；比较器，配置为对所述环境差值参数和所述预设阈值进行比较，产生并输出所述模式标志信号；其中，所述减法器的输入端与所述第一寄存器的输出端、所述第二寄存器的输出端连接，所述减法器的输出端与所述比较器的输入端连接。

[0014] 在一些实施例中，所述校准处理包括上拉校准处理和下拉校准处理，所述阻值控制码包括上拉控制码和下拉控制码；在所述全校准模式中，以初始默认值为校准起点对所述上拉控制码进行上拉校准处理，且以初始默认值为校准起点对所述下拉控制码进行下拉校准处理；在所述短校准模式中，以所述上拉控制码的上一锁定值为校准起点对所述上拉控制码进行上拉校准处理，且以所述下拉控制码的上一锁定值为校准起点对所述下拉控制码进行下拉校准处理。

[0015] 在一些实施例中，所述短校准模式支持对所述阻值控制码的内部位进行连续两次减法运算，或者对所述阻值控制码的内部位进行连续两次加法运算，或者保持所述阻值控制码不变，所述内部位是指所述阻值控制码的最小位，且所述内部位不向用户开放；所述预设阈值=单位变化量 4，所述单位变化量是指所述环境参数的变化量与所述阻值控制码的变化量的比值。

[0016] 在一些实施例中，所述环境参数包括温度参数和/或电压参数。

[0017] 第二方面，本公开实施例提供了一种电阻校准方法，所述方法包括：

[0018] 在接收到新的校准处理命令时，对当前环境参数与上一环境参数进行比较；

[0019] 若当前环境参数与上一环境参数之间的差值大于预设阈值，则利用全校准模式对阻值控制码进行校准处理；或者，若所述当前环境参数与所述上一环境参数之间的差值小于等于预设阈值，则利用短校准模式对阻值控制码进行校准处理；

[0020] 其中，所述上一环境参数是指上一次校准处理时的环境参数，所述阻值控制码用于调整电阻单元的阻值。

[0021] 在一些实施例中，在所述对当前环境参数与上一环境参数进行比较之后，所述方法还包括：

[0022] 若所述当前环境参数与所述上一环境参数之间的差值大于预设阈值，则产生并输出第一状态的模式标志信号；或者，若所述当前环境参数与所述上一环境参数之间的差值小于等于预设阈值，则产生并输出第二状态的所述模式标志信号；

[0023] 在所述模式标志信号处于第一状态时，利用所述全校准模式对所述阻值控制码进行校准处理；或者，在所述模式标志信号处于第二状态时，利用所述短校准模式对所述阻值控制码进行校准处理。

[0024] 在一些实施例中，所述方法还包括：

[0025] 在接收到系统初始化后的第一个所述校准处理命令时，利用所述全校准模式对所述阻值控制码进行校准处理；

[0026] 在接收到系统重置处理后的第一个所述校准处理命令时，利用所述全校准模式对所述阻值控制码进行校准处理。

[0027] 在一些实施例中，所述方法还包括：

[0028] 对周围环境进行检测；

[0029] 在接收到校准结束信号时，将实时检测结果存储为所述上一环境参数；

[0030] 在接收到新的所述校准处理命令时，将实时检测结果存储为所述当前环境参数；

[0031] 其中，所述校准结束信号是在一次校准处理完成后产生的。

[0032] 在一些实施例中，所述校准处理包括上拉校准处理和下拉校准处理，所述阻值控制码包括上拉控制码和下拉控制码；所述利用短校准模式对所述阻值控制码进行校准处理，包括：

[0033] 以上拉控制码的上一锁定值为校准起点，调整所述上拉控制码以完成上拉校准处理；

[0034] 以下拉控制码的上一锁定值为校准起点，调整所述下拉控制码以完成下拉校准处理。

[0035] 在一些实施例中，所述下拉校准处理包括2个时钟周期；所述以下拉控制码的上一锁定值为校准起点，调整所述下拉控制码以完成下拉校准处理，包括：

[0036] 在下拉校准处理的第1个时钟周期中，若所述电阻单元的下拉阻值大于标准阻值，则对所述下拉控制码的内部位进行减一运算；在下拉校准处理的第2个时钟周期中，若所述电阻单元的下拉阻值仍大于标准阻值，则对所述下拉控制码的内部位继续进行减一运算；

[0037] 或者，在下拉校准处理的第1个时钟周期中，若所述电阻单元的下拉阻值大于标准阻值，则对所述下拉控制码的内部位进行减一运算；在下拉校准处理的第2个时钟周期中，若所述电阻单元的下拉阻值小于标准阻值，则对所述下拉控制码的内部位进行加一运算；

[0038] 或者，在下拉校准处理的第1个时钟周期中，若所述电阻单元的下拉阻值小于标准阻值，则对所述下拉控制码的内部位进行加一运算；在下拉校准处理的第2个时钟周期中，若所述电阻单元的下拉阻值仍小于标准阻值，则对所述下拉控制码的内部位继续进行加一运算；

[0039] 或者，在下拉校准处理的第1个时钟周期中，若所述电阻单元的下拉阻值小于标准阻值，则对所述下拉控制码的内部位进行加一运算；在下拉校准处理的第2个时钟周期中，若所述电阻单元的下拉阻值大于标准阻值，则对所述下拉控制码的内部位进行减一运算；

[0040] 其中，所述下拉控制码的内部位是指所述下拉控制码的最小位，且所述下拉控制码的内部位不向用户开放。

[0041] 在一些实施例中，所述上拉校准处理包括2个时钟周期；所述以上拉控制码的上一锁定值为校准起点，调整所述上拉控制码以完成上拉校准处理，包括：

[0042] 在上拉校准处理的第1个时钟周期中，若所述电阻单元的上拉阻值小于标准阻值，则对所述上拉控制码的内部位进行减一运算；在上拉校准处理的第2个时钟周期中，若所述电阻单元的上拉阻值仍小于标准阻值，则对所述上拉控制码的内部位继续进行减一运算；

[0043] 或者，在上拉校准处理的第1个时钟周期中，若所述电阻单元的上拉阻值小于标准阻值，则对所述上拉控制码的内部位进行减一运算；在上拉校准处理的第2个时钟周期中，若所述电阻单元的上拉阻值大于标准阻值，则对所述上拉控制码的内部位进行加一运算；

[0044] 或者，在上拉校准处理的第1个时钟周期中，若所述电阻单元的上拉阻值大于标准阻值，则对所述上拉控制码的内部位进行加一运算；在上拉校准处理的第2个时钟周期中，若所述电阻单元的上拉阻值大于标准阻值，则对所述上拉控制码的内部位继续进行加一运算；

[0045] 或者，在上拉校准处理的第1个时钟周期中，若所述电阻单元的上拉阻值大于标准阻值，则对所述上拉控制码的内部位进行加一运算；在上拉校准处理的第2个时钟周期中，若所述电阻单元的上拉阻值小于标准阻值，则对所述上拉控制码的内部位进行减一运算；

[0046] 其中，所述上拉控制码的内部位是指所述上拉控制码的最小位，且所述上拉控制码的内部位不向用户开放。

[0047] 第三方面，本公开实施例提供了一种存储器，该存储器包括如第一方面所述的电阻校准电路。

[0048] 本公开实施例提供了一种电阻校准电路、电阻校准方法和存储器，在全校准模式的基础上还引入了短校准模式，可以节省功耗，同时保证校准正确性。

附图说明

[0049] 图1为一种上拉校准处理的电路结构示意图；

[0050] 图2为一种下拉校准处理的电路结构示意图；

[0051] 图3为本公开实施例提供的一种电阻校准电路的结构示意图；

[0052] 图4为本公开实施例提供的另一种电阻校准电路的结构示意图；

[0053] 图5为本公开实施例提供的一种校准处理的步骤示意图；

[0054] 图6为本公开实施例提供的仲裁电路的具体结构示意图；

[0055] 图7为本公开实施例提供的一种校准处理的具体流程示意图一；

[0056] 图8为本公开实施例提供的一种校准处理的具体流程示意图二；

[0057] 图9为本公开实施例提供的一种电阻校准方法的流程示意图；

[0058] 图10为本公开实施例提供的一种存储器的结构示意图。

具体实施方式

[0059] 下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。

[0060] 以下为本公开实施例涉及的名词及缩写。

[0061] 动态随机存取存储器（Dynamic Random Access Memory，DRAM）；

[0062] 同步动态随机存取存储器（Synchronous Dynamic Random Access Memory，SDRAM）；

[0063] 双倍数据速率内存（Double Data Rate SDRAM，DDR）；

[0064] 低功率DDR（Low Power DDR，LPDDR）；

[0065] 第五代LPDDR（5th LPDDR，LPDDR5）。

[0066] 存储器中存在用于输出驱动以及信号终结的输出驱动电路，其等效电阻的阻值需要进行校准以匹配实际应用场景。具体的，在校准过程中，需要通过调整阻值控制码的大小来改变输出驱动电路的等效电阻的阻值，直至其等效电阻的阻值符合要求，以上过程也称为ZQ校准。

[0067] ZQ校准具体包括下拉电阻的校准（也称为下拉校准处理）和上拉电阻的校准（也称为上拉校准处理），阻值控制码具体分为上拉控制码Zqpu和下拉控制码Zqpd。

[0068] 针对上拉校准，请参见图1，对于上拉电阻部分，输出驱动电路的阻值受到6个可调节的信号（Zqpu0 Zqpu5）控制，即上拉控制码Zqpu[5:0]，但内部位Zqpu0并不向用户开放，最终被锁定的上拉控制码仅有5位，具体是指Zqpu[5:1]。除此之外，图1中的VDDQ是指电源信号，PuSwitch是指上拉开关信号，在上拉校准过程中，PuSwitch均开启所控制的开关管。另外，图1中不同开关管的尺寸可以不同；示例性的，各个开关管的尺寸可以按照以下比例设计，开关管MN0：开关管MN1：开关管MN2：开关管MN3：开关管MN4：开关管MN5：开关管MN6：开关管MN7：开关管MN8：开关管 。

[0069] 针对下拉校准，请参见图2，对于下拉电阻部分，输出驱动电路的阻值同样受到6个可调节的信号（Zqpd0 Zqpd5）控制，即下拉控制码Zqpd[5:0]，但内部位Zqpd0并不向用户开放。除此之外，图2中的VSS是指地信号，PdSwitch是指下拉开关信号，在下拉校准过程中，PdSwitch均开启所控制的开关管。类似的，图2中不同开关管（MN10 MN19）的尺寸可以不同。

[0070] LPDDR5中存在两种ZQ校准模式可供选择：命令校准模式和背景校准模式。在背景校准模式下，通过DRAM内部的计时器进行计时，间隔某个固定时间重新进行ZQ校准，目前背景校准模式下的ZQ校准均采用基于二分法的全校准模式（Full Calibration）。

[0071] 以上拉校准处理为例，全校准模式（Full Calibration）以上拉控制码Zqpu[5:0]=000000为校准起点，主要包括以下步骤：

[0072] 步骤1：设置Zqpu[5]=1，判断输出驱动电路的上拉等效阻值是否大于标准阻值；

[0073] 步骤2：若输出驱动电路的上拉等效阻值大于标准阻值，则确认Zqpu[5]=1，并设置Zqpu[4]=1；若输出驱动电路的上拉等效阻值小于标准阻值，则确认Zqpu[5]=0，并设置Zqpu[4]=1；再次判断输出驱动电路的上拉等效阻值是否大于标准阻值。

[0074] 步骤3 步骤7均与步骤2类似。~

[0075] 换句话说，步骤2能够确定Zqpu[5]的取值，步骤3能够确定Zqpu[4]的取值，步骤4能够确定Zqpu[3]的取值，步骤5能够确定Zqpu[2]的取值，步骤6能够确定Zqpu[1]的取值，步骤7能够确定Zqpu[0]的取值。以上每一步骤均占用1个时钟周期，从而总共需要占用7个时钟周期；类似的，下拉校准处理也要占用7个时钟周期，导致ZQ校准的功耗较大，占用的时钟周期多。

[0076] 下面将结合附图对本公开各实施例进行详细说明。

[0077] 在本公开的一实施例中，参见图3，其示出了本公开实施例提供的一种电阻校准电路10的组成结构示意图。如图3所示，该电阻校准电路10包括：

[0078] 仲裁电路11，配置为在接收到新的校准处理命令时，对当前环境参数与上一环境参数进行比较，产生并输出模式标志信号；其中，上一环境参数是指上一次校准处理时的环境参数；

[0079] 校准电路12，与仲裁电路11连接，配置为在接收到校准处理命令时，基于模式标志信号，利用短校准模式和全校准模式的两者之一对阻值控制码进行校准处理。

[0080] 需要说明的是，校准电路12包括电阻单元，且阻值控制码用于调整电阻单元的阻值。例如，前述的输出驱动电路可以视为电阻单元。如前述，输出驱动电路的等效阻值可能会因为环境参数（例如电压/温度）的改变而产生偏移，因此需要定期对阻值控制码进行校准，但是全校准模式会导致功耗较高且占用的时钟周期较多。

[0081] 针对这一问题，本公开实施例提供了电阻校准电路10来对输出驱动电路的阻值进行校准，由于电阻校准电路10在全校准模式的基础上还引入了短校准模式（Short Calibration）。如此，在某些场景下，利用短校准模式而非是全校准模式进行校准处理，能够降低功耗，减少资源占用。

[0082] 具体来说，在接收到新的校准处理命令时，电阻校准电路10会对当前环境参数和上一次校准处理时的环境参数（即上一环境参数）进行比较；如果当前环境参数相较于上一次校准处理时的环境参数发生较大变动，那么电阻单元的等效阻值也会发生较大变动，因此需要通过全校准模式进行校准，保证电阻单元的等效阻值为标准阻值；如果当前环境参数相较于上一次校准处理时的环境参数发生较小变动，那么电阻单元的等效阻值的变化不大，因此可以通过短校准模式进行校准，节省功耗。

[0083] 应理解，如图3所示，校准电路12接收的校准处理命令和仲裁电路11接收的校准处理命令“同源”，其时序可能略有偏移，但基本可以视为“同一个校准处理命令”。

[0084] 需要说明的是，短校准模式的能耗小于全校准模式的能耗，和/或，短校准模式占用的时钟周期小于全校准模式占用的时钟周期。

[0085] 在这里，短校准模式的校准逻辑存在多种可能。在一种可能中，短校准模式以阻值校准码的上一锁定值为校准起点进行快速校准；在另一种可能中，短校准模式可以根据当前环境参数对应计算一个快速初始值，以快速初始值为校准起点进行快速校准……换句话说，任意一种比全校准模式所占用的时钟周期少和/或比全校准模式的能耗小的校准模式均可以视为本公开实施例的短校准模式。

[0086] 应理解，短校准模式本质属于一种不完全校准，因此其校准效果是弱于全校准模式的，因此在系统上电/重置（Reset）后的第一次校准，应当通过全校准模式进行。因此，校准电路12，还配置为在接收到系统初始化后的第一个校准处理命令时，利用全校准模式对阻值控制码进行校准处理；或者，在接收到系统重置处理后的第一个校准处理命令时，利用全校准模式对阻值控制码进行校准处理。

[0087] 这一机制可以通过多种方式实现，例如，在系统初始化/系统重置处理后，将上一环境参数设置为一个远离合理范围的值，此时模式标志信号必然指示全校准模式；又例如，在仲裁电路11中引入逻辑器件，将当前环境参数与上一环境参数的比较结果与重置指示信号（该信号指示系统是否进行了初始化/重置操作）进行逻辑运算后产生模式标志信号。

[0088] 具体的，在一些实施例中，仲裁电路11，具体配置为在接收到新的校准处理命令时，若当前环境参数与上一环境参数之间的差值大于预设阈值，则产生并输出第一状态的模式标志信号；若当前环境参数与上一环境参数之间的差值小于等于预设阈值，则产生并输出第二状态的模式标志信号；

[0089] 校准电路12，具体配置为在接收到校准处理命令时，若模式标志信号处于第一状态，则利用全校准模式对阻值控制码进行校准处理；若模式标志信号处于第二状态，则利用短校准模式对阻值控制码进行校准处理。

[0090] 在这里，第一状态和第二状态的逻辑电位是不同。例如，第一状态为高电平状态，第二状态为低电平状态；或者，第一状态为低电平状态，第二状态为高电平状态。

[0091] 在另一些实施例中，仲裁电路11，还可以配置为在接收到新的校准处理命令时，若当前环境参数与上一环境参数之间的差值大于等于预设阈值，则产生并输出第一状态的模式标志信号；若当前环境参数与上一环境参数之间的差值小于预设阈值，则产生并输出第二状态的模式标志信号。

[0092] 在又一些实施例中，若当前环境参数与上一环境参数之间的差值大于等于预设阈值，则控制（电阻校准电路所属的）存储器进行重置处理，同样能够实现利用全校准模式进行校准处理。

[0093] 在一些实施例中，如图4所示，校准电路12，还配置为在校准处理完成后，输出校准结束信号；仲裁电路11，还配置为对周围环境进行检测；以及，在接收到校准结束信号时，将实时检测结果存储为上一环境参数；以及，在接收到新的校准处理命令Zqstart cmd时，将实时检测结果存储为当前环境参数。

[0094] 在图4中，模式标志信号表示为flag。

[0095] 值得注意的是，在图4中，仲裁电路11接收的校准结束信号表示为Last zqdone，即仲裁电路11实际上是根据上一次校准处理的校准结束信号Last zqdone进行上一环境参数的存储；而校准电路12输出的校准结束信号表示为The next zqdone，即本次校准处理的结束标志。换句话说，为了更好的表示在一次完整的校准处理中的信号关系，图4对于不同时机的校准结束信号的命名不同。但实际上，校准电路12在一次校准处理后输出的校准结束信号The next zqdone将直接给传输到仲裁电路11，也就是仲裁电路11接收到的校准结束信号Last zqdone。

[0096] 环境参数可以为电压参数和/或温度参数。以环境参数包括电压参数为例，电阻校准电路10可以实现如图5所示的控制逻辑，具体包括：

[0097] S201：存储器处于背景校准模式/命令校准模式。

[0098] S202：接收到校准处理命令Zqstart cmd1，执行一次校准处理。

[0099] S203：校准处理完成。

[0100] S204：确定上一电压参数Voltage code1。

[0101] 需要说明的是，上一电压参数Voltage code1相当于前述的“上一环境参数”。这样，在上一次校准处理完成后，触发存储该时间点的电压参数。

[0102] S205：接收到校准处理命令Zqstart cmd2，准备执行新一次校准处理。

[0103] S206：确定当前电压参数Voltage code2。

[0104] 需要说明的是，当前电压参数Voltage code2相当于前述的“当前环境参数”。这样，在本次校准处理开始前，触发存储新的电压参数。

[0105] S207：对上一电压参数Voltage code1和当前电压参数Voltage code2进行比较。

[0106] S208：根据比较结果选择全校准模式或短校准模式执行本次的校准处理。

[0107] 在一些实施例中，如图6所示，仲裁电路11包括：

[0108] 环境参数探测器111，配置为对周围环境进行检测；

[0109] 第一寄存器112，配置为接收环境参数探测器111输出的实时检测结果；以及在接收到校准结束信号Last zqdone时，将实时检测结果存储为上一环境参数；

[0110] 第二寄存器113，配置为接收环境参数探测器111输出的实时校测结果；以及在接收到新的校准处理命令Zqstart cmd时，将实时检测结果存储为当前环境参数；

[0111] 其中，环境参数探测器111的输出端与第一寄存器112的输入端、第二寄存器113的输入端均连接。

[0112] 如前述，环境参数可以为电压参数和/或温度参数，以下为具体说明：

[0113] （1）若环境参数为电压参数，则环境参数探测器111具体为电压传感器；

[0114] （2）若环境参数为温度参数，则环境参数探测器111具体为温度传感器；

[0115] （3）若环境参数同时包括温度参数和电压参数，则环境参数探测器111同时包括温度传感器和电压传感器，第一寄存器112包括第一温度寄存器和第一电压寄存器，第二寄存器113包括第二温度寄存器和第二电压寄存器；第一温度寄存器的输入端、第二温度寄存器的输入端与该温度传感器的输出端连接，第一电压寄存器的输入端、第二电压寄存器的输入端与该电压传感器的输出端连接。

[0116] 需要说明的是，第一寄存器和第二寄存器均可由D型触发器、反相器、锁存器的一种或几种形成。

[0117] 在一些实施例中，如图6所示，仲裁电路11还包括：

[0118] 减法器114，配置为对当前环境参数和上一环境参数进行减法运算，产生并输出环境差值参数；

[0119] 比较器115，配置为对环境差值参数和预设阈值进行比较，产生并输出模式标志信号flag；

[0120] 其中，减法器的输入端与第一寄存器112的输出端、第二寄存器113的输出端连接，减法器的输出端与比较器115的输入端连接。

[0121] 需要说明的是，预设阈值是系统设置/用户设置的。

[0122] 需要说明的是，无论是短校准模式还是全校准模式，阻值控制码均包括上拉控制码Zqpu[5:0]和下拉控制码Zqpd[5:0]，校准处理均包括对上拉控制码进行校准的上拉校准处理和对下拉控制码进行校准的下拉校准处理。在这里，上拉校准处理和下拉校准处理是分开进行的。另外，在每次校准处理完成后，阻值控制码均会被锁定。阻值控制码的锁定值是指Zqpu[5:1]和Zqpd[5:1]，内部位Zqpu[0]和内部位Zqpd[0]仅用于校准过程而不会被锁定，或者说不向用户开放。

[0123] 在一些实施例中，全校准模式是以初始默认值（例如000000）为校准起点对上拉控制码进行校准，且以初始默认值（例如000000）为校准起点对下拉控制码进行校准的；而短校准模式是以上拉控制码的上一锁定值为校准起点对上拉控制码进行校准，且以下拉控制码的上一锁定值为校准起点对下拉控制码进行校准的。

[0124] 以下示例性的给出一种短校准模式的可行逻辑。如图7所示，短校准模式的过程包括：

[0125] S300：短校准模式开始。

[0126] S301：将下拉控制码的上一锁定值确定为下拉初始值Zqpd0[5:1]，将上拉控制码的上一锁定值确定为上拉初始值Zqpu0[5:1]。

[0127] S302：对下拉初始值Zqpd0[5:1]和上拉初始值Zqpu0[5:1]进行补位，形成下拉控制码Zqpd[5:0]和上拉控制码Zqpu[5:0]。

[0128] 示例性的，下拉初始值Zqpd0[5:1]=10010，此时补位形成的下拉控制码Zqpd[5:0] =10010 0；上拉初始值Zqpu0[5:1]=10010，此时补位形成的上拉控制码Zqpu[5:0]=100100。

[0129] S303：上拉校准处理开始，对电阻单元的上拉等效阻值和标准阻值进行比较。

[0130] S304：电阻单元的上拉等效阻值 标准阻值

[0131] 在这里，对于步骤S304，如果判断结果为是，则执行步骤S305，如果判断结果为否，则执行步骤S309。

[0132] S305：将上拉控制码Zqpu[5:0]减去半位。

[0133] 示例性的， 。特别的，由于内部位Zqpu0并不参与锁定处理，所以Zqpu0的位权相当于Zqpu[5:1]的“半位”，即对内部位Zqpu0进行减一运算。

[0134] S306：对电阻单元的上拉等效阻值和标准阻值进行比较。

[0135] S307：电阻单元的上拉等效阻值 标准阻值

[0136] 在这里，对于步骤S307，如果判断结果为是，则执行步骤S308，如果判断结果为否，则执行步骤S313。

[0137] S308：将上拉控制码Zqpu[5:0]继续减去半位，并执行步骤S314。

[0138] 此时， ，即对内部位Zqpu0继续进行减一运算。此时，Zqpu[5:1]相比于上一锁定值总共减少了一位，同时上拉校准处理完成。

[0139] 在这种情况下，在后续锁存命令信号到来时，上拉控制码的新锁定值Zqpu[5:1]=10001，相较于上一锁定值发生改变。

[0140] S309：将上拉控制码Zqpu[5:0]加上半位。

[0141] 此时， ，即对内部位Zqpu0进行加一运算。

[0142] S310：对电阻单元的上拉等效阻值和标准阻值进行比较。

[0143] S311：电阻单元的上拉等效阻值 标准阻值

[0144] 在这里，对于步骤S311，如果判断结果为是，则执行步骤S313，如果判断结果为否，则执行步骤S312。

[0145] S312：将上拉控制码Zqpu[5:0]继续加上半位，并执行步骤S314。

[0146] 此时， ，即对内部位Zqpu0进行加一运算。这样，Zqpu[5:1]相较于较上一锁定值总共增加了一位，并结束上拉校准处理。

[0147] 在这种情况下，在后续锁存命令信号到来时，上拉控制码的新锁定值Zqpu[5:1]=10011，相较于上一锁定值发生改变。

[0148] S313：将上拉控制码Zqpu[5:1]还原为上一锁定值。

[0149] 具体的说，如果是S307后执行S313，那么S313的具体操作是：将上拉控制码加上半位，即 ；如果是S311后执行S313，那么S313的具体操作是：将上拉控制码减去半位，即 ，并结束
上拉校准处理。

[0150] 在这种情况下，在后续的锁存命令信号到来时，上拉控制码Zqpu[5:1]=10010，相较于上一锁定值未发生改变。

[0151] S314：上拉校准处理结束。

[0152] 这样，上拉校准处理固定占据2个时钟周期。

[0153] 如图8所示，在步骤S314之后，继续执行步骤S401 S414以完成下拉校准部分，下拉~校准处理具体包括：

[0154] S401：下拉校准处理开始，对电阻单元的下拉等效阻值和标准阻值进行比较。

[0155] S402：电阻单元的下拉等效阻值 标准阻值

[0156] 在这里，对于步骤S402，如果判断结果为是，则执行步骤S403，如果判断结果为否，则执行步骤S407。

[0157] S403：将下拉控制码Zqpd[5:0]减去半位。

[0158] 此时， ，即对内部位Zqpd0进行减一运算。

[0159] S404：对电阻单元的下拉等效阻值和标准阻值进行比较。

[0160] S405：电阻单元的下拉等效阻值 标准阻值

[0161] 在这里，对于步骤S405，如果判断结果为是，则执行步骤S406，如果判断结果为否，则执行步骤S411。

[0162] S406：将下拉控制码Zqpd[5:0]继续减去半位，并执行步骤S412。

[0163] 此时， ，即对内部位Zqpu0进行减一运算。这样，Zqpd[5:1]相比于上一锁定值总共减少了一位。

[0164] 在这种情况下，当后续的预设锁定信号到来时，本次的下拉控制码的新锁定值Zqpd[5:1]=10001，相较于上一锁定值发生改变。

[0165] S407：将下拉控制码Zqpd[5:0]加上半位。

[0166] 此时， ，即对内部位Zqpu0进行加一运算。

[0167] S408：对电阻单元的下拉等效阻值和标准阻值进行比较。

[0168] S409：电阻单元的下拉等效阻值 标准阻值

[0169] 在这里，对于步骤S409，如果判断结果为是，则执行步骤S411，如果判断结果为否，则执行步骤S410。

[0170] S410：将下拉控制码Zqpd[5:0]继续加上半位，并执行步骤S412。

[0171] 此时， ，即对内部位Zqpu0进行加一运算。这样，Zqpd[5:1]相较于较上一锁定值总共增加了一位。

[0172] 在这种情况下，在后续的锁存命令信号到来时，下拉控制码的新锁定值Zqpd[5:1]=10011，相较于上一锁定值发生改变。

[0173] S411：将下拉控制码Zqpd[5:1]还原为上一锁定值。

[0174] 具体的说，如果是S405后执行S411，那么S411的具体操作是：将下拉控制码加上半位，即 ；如果是S409后执行S411，那么S411的具体操作是：将下拉控制码减去半位，即 。

[0175] 在这种情况下，在后续锁存命令信号到来时，下拉控制码Zqpd[5:1]=10010，相较于上一锁定值未发生改变。

[0176] S412：下拉校准处理结束，并执行步骤S413或者步骤S414。

[0177] S413：若下拉控制码的新锁定值和下拉控制码的新锁定值均无变化，则确定变化记录信号ZQUF=L。

[0178] S414：若下拉控制码的新锁定值和下拉控制码的新锁定值至少有一个变化，则确定变化记录信号ZQUF=H。

[0179] 在这里，变化记录信号ZQUF是校准电路12在校准处理结束后输出的另一个信号，以指示本次校准处理是否改变了阻值控制码。

[0180] 需要说明的是，在上述说明中，如图1所示，电阻单元的上拉电阻部分由N型场效应管NMOS构成；但是，电阻单元的下拉电阻部分需要由P型场效应管构成，以符合上述的校准逻辑。或者，在另一些实施例中，如图2所示，电阻单元的下拉电阻部分也可以由N型场效应管构成，此时步骤S403应该调整为“将下拉控制码Zqpd[5:0]加上半位”，步骤S406应该调整为“将下拉控制码Zqpd[5:0]继续加上半位”，步骤S407应该调整为“将下拉控制码Zqpd[5:0]减去半位”；步骤S410应该调整为“将下拉控制码Zqpd[5:0]继续减去半位”。或者，也可以不修改上述步骤，通过在电路中引入反相器实现相关逻辑。

[0181] 特别地，对于图7和图8所示的短校准模式的逻辑，短校准模式支持对阻值控制码的内部位进行连续两次减法运算，或者对阻值控制码的内部位进行连续两次加法运算，或者保持阻值控制码不变。相应的，在一种具体的实施例中，预设阈值=单位变化量 2，单位变化量是指环境参数的变化量与阻值控制码（包含内部位）的变化量的比值，即；特别地，阻值控制码是对应环境参数下校准完成的码值，即单位变化量=（环境参数1‑环境参数2）/（环境参数1对应的经校准后的阻值校准码‑环境参数2对应的经校准后的阻值校准码），具体请参见后续示例。另外，内部位是指阻值控制码的最小位，且内部位不向用户开放。

[0182] 在另一种具体的实施例中，预设阈值 ，此时经短校准模式校准后的阻值校准码有可能无法将电阻单元的阻值校准到标准阻值，但是两者之间的误差较小，不会影响存储器的工作性能，从而均衡了功耗和性能。

[0183] 以下对单位变化量的确定进行详细说明。

[0184] 在第一种情况下，以环境参数包括电压参数为例，先通过Shmoo测试获得环境电压和阻值控制码的关系表达式。假设所得到的测试结果为：

[0185] （1）在环境电压=0.95V（伏）时，经过校准的阻值控制码zqcode（具体可以为上拉控制码）=011001；

[0186] （2）在环境电压=1.25V时，经过校准的阻值控制码zqcode（具体可以为上拉控制码）=001001；

[0187] 那么可以通过公式（1）确定单位变化量为20mV（毫伏），预设阈值为80mV。

[0188] …………（1）

[0189] 具体来说，环境参数探测器111（具体为电压传感器）用于检测电压变化，第一寄存器112用于锁存上一次校准的电压参数，第二寄存器113用于锁存本次校准的电压参数，前后两次电压参数经过减法器得出电压差值参数 （相当于前述的环境差值参数）。

[0190] 在一种实施例中，具体的电压值将转换为数字编码（即Code）形式，即电压参数并非为具体的电压值，而是与相应的电压值具有对应关系的编码。示例性的，假设电压差值参数 的每一档代表电压差值为80mV，即电压差值参数 code的每一档相差（单位变化量 4），则预设阈值为逻辑“1”。具体来说，通过比较器115对电压差值参数 code和提前设定的数值“1”进行比较，其输出的模式标志信号flag可用于全校准模式/短校准模式的选择。在这里，如果 code  “1”，说明电压差值超过80mV，如果 code  “1”，说明电压差值不超过80mV。

[0191] 在另一种实施例中，具体的电压值将转换为模拟信号形式，即电压参数为具体的电压值，此时预设阈值为80mV对应的电压信号。

[0192] 换句话说，当外部电压变化较大，可以短暂关闭短校准功能，保障ZQ校准结果准确；特别地，短校准模式下在初始化/重置情况下会默认进行全校准模式的校准，确保ZQ校准结果准确。反之，当外部电压变化较小，短校准功能打开，减少ZQ校准时间和功耗。

[0193] 在第二种情况下，以环境参数包括温度参数为例，先通过Shmoo测试获得环境温度和阻值控制码的关系表达式。假设所得到的测试结果为:

[0194] （1）在环境温度=‑40℃（摄氏度）时，阻值控制码zqcode（具体可以为上拉控制码）=001011；

[0195] （2）在环境温度=130时，阻值控制码zqcode（具体可以为上拉控制码）=011000；

[0196] 那么可以通过公式（2）确定单位变化量为10℃，预设阈值为40℃，其余机制可参照前述内容。

[0197] ……………（2）

[0198] 特别地，若环境参数同时包括电压参数和温度参数，则可以设置2个比较器115，第1个比较器115用于对温度差值参数和预设温度阈值（40℃）进行比较，第2个比较器115用于对电压差值参数和预设电压阈值（80mV）进行比较，2个比较结果通过或运算/与运算得到最终的模式标志信号flag。

[0199] 从以上可以看出，全校准模式和短校准模式的校准过程不同，全校准模式至少占用（7 2）个时钟周期，短校准模式至少占用（2 2）个时钟周期；因此短校准模式下的每次校准处理至少能够节省（5 2）个时钟周期。此时，由于一个电子设备中可能存在很多个存储器，每个存储器中ZQ校准的时间和功耗都将明显减小。

[0200] 综上所述，本公开实施例引入仲裁电路，在对电阻单元进行阻值校准时除了需要根据校准处理命令启动校准处理，还需要参考模式标志信号flag用于全/短校准模式的选择，特别地，在系统初始化/重置后的第一次校准处理需要通过全校准模式进行，在后续过程中，若电压/温度较上一次校准发生较大变化，则通过全校准模式进行校准处理；若电压/温度较上一次校准发生较小变化，则通过短校准模式进行校准处理；不仅保证校准正确性，而且节省功耗和资源占用。

[0201] 在本公开的另一实施例中，参见图9，其示出了本公开实施例提供的一种电阻校准方法。如图9所示，该方法包括：

[0202] S501：在接收到新的校准处理命令时，对当前环境参数与上一环境参数进行比较。

[0203] 对于步骤S501，根据比较结果可以选择执行S502或S503。

[0204] 需要说明的是，上一环境参数是指上一次校准处理时的环境参数，

[0205] S502：若当前环境参数与上一环境参数之间的差值大于预设阈值，则利用全校准模式对阻值控制码进行校准处理。

[0206] S503：若当前环境参数与上一环境参数之间的差值小于等于预设阈值，则利用短校准模式对阻值控制码进行校准处理。

[0207] 在这里，阻值控制码用于调整电阻单元的阻值。

[0208] 具体的，在一些实施例中，可以通过引入模式标志信号实现上述逻辑。换句话说，在对当前环境参数与上一环境参数进行比较之后，该方法还包括：

[0209] 若当前环境参数与上一环境参数之间的差值大于预设阈值，则产生并输出第一状态的模式标志信号；或者，若当前环境参数与上一环境参数之间的差值小于等于预设阈值，则产生并输出第二状态的模式标志信号；

[0210] 相应的，在模式标志信号处于第一状态时，利用全校准模式对阻值控制码进行校准处理；或者，在模式标志信号处于第二状态时，利用短校准模式对阻值控制码进行校准处理。

[0211] 在一些实施例中，该方法还包括：

[0212] 在接收到系统初始化后的第一个校准处理命令时，利用全校准模式对阻值控制码进行校准处理；或者，在接收到系统重置处理后的第一个校准处理命令时，利用全校准模式对阻值控制码进行校准处理。

[0213] 在一些实施例中，该方法还包括：

[0214] 对周围环境进行检测；以及，在接收到校准结束信号时，将实时检测结果存储为上一环境参数；以及，在接收到新的校准处理命令时，将实时检测结果存储为当前环境参数；其中，校准结束信号是在一次校准处理完成后产生的。

[0215] 需要说明的是，校准处理包括上拉校准处理和下拉校准处理，阻值控制码包括上拉控制码和下拉控制码；所述利用短校准模式对阻值控制码进行校准处理，包括：

[0216] 以上拉控制码的上一锁定值为校准起点，调整上拉控制码以完成上拉校准处理；以下拉控制码的上一锁定值为校准起点，调整下拉控制码以完成下拉校准处理。

[0217] 在一种具体的实施例中，下拉校准处理包括2个时钟周期；所述以下拉控制码的上一锁定值为校准起点，调整下拉控制码以完成下拉校准处理，包括：

[0218] 在下拉校准处理的第1个时钟周期中，若电阻单元的下拉阻值大于标准阻值，则对下拉控制码的内部位进行减一运算；在下拉校准处理的第2个时钟周期中，若电阻单元的下拉阻值仍大于标准阻值，则对下拉控制码的内部位继续进行减一运算；

[0219] 或者，在下拉校准处理的第1个时钟周期中，若电阻单元的下拉阻值大于标准阻值，则对下拉控制码的内部位进行减一运算；在下拉校准处理的第2个时钟周期中，若电阻单元的下拉阻值小于标准阻值，则对下拉控制码的内部位进行加一运算；

[0220] 或者，在下拉校准处理的第1个时钟周期中，若电阻单元的下拉阻值小于标准阻值，则对下拉控制码的内部位进行加一运算；在下拉校准处理的第2个时钟周期中，若电阻单元的下拉阻值仍小于标准阻值，则对下拉控制码的内部位继续进行加一运算；

[0221] 或者，在下拉校准处理的第1个时钟周期中，若电阻单元的下拉阻值小于标准阻值，则对下拉控制码的内部位进行加一运算；在下拉校准处理的第2个时钟周期中，若电阻单元的下拉阻值大于标准阻值，则对下拉控制码的内部位进行减一运算；

[0222] 其中，下拉控制码的内部位是指下拉控制码的最小位，且下拉控制码的内部位不向用户开放。

[0223] 应理解，以上实施例应用于下拉电阻由P型场效应管构成的场景。在另一些实施例中，如果下拉电阻为N型场效应管构成，则需要参考前述内容对校准细节进行调整，或者额外引入反相器。

[0224] 类似的，上拉校准处理包括2个时钟周期；所述以上拉控制码的上一锁定值为校准起点，调整上拉控制码以完成上拉校准处理，包括：

[0225] 在上拉校准处理的第1个时钟周期中，若电阻单元的上拉阻值小于标准阻值，则对上拉控制码的内部位进行减一运算；在上拉校准处理的第2个时钟周期中，若电阻单元的上拉阻值仍小于标准阻值，则对上拉控制码的内部位继续进行减一运算；

[0226] 或者，在上拉校准处理的第1个时钟周期中，若电阻单元的上拉阻值小于标准阻值，则对上拉控制码的内部位进行减一运算；在上拉校准处理的第2个时钟周期中，若电阻单元的上拉阻值大于标准阻值，则对上拉控制码的内部位进行加一运算；

[0227] 或者，在上拉校准处理的第1个时钟周期中，若电阻单元的上拉阻值大于标准阻值，则对上拉控制码的内部位进行加一运算；在上拉校准处理的第2个时钟周期中，若电阻单元的上拉阻值大于标准阻值，则对上拉控制码的内部位继续进行加一运算；

[0228] 或者，在上拉校准处理的第1个时钟周期中，若电阻单元的上拉阻值大于标准阻值，则对上拉控制码的内部位进行加一运算；在上拉校准处理的第2个时钟周期中，若电阻单元的上拉阻值小于标准阻值，则对上拉控制码的内部位进行减一运算；

[0229] 其中，上拉控制码的内部位是指上拉控制码的最小位，且上拉控制码的内部位不向用户开放。

[0230] 另外，在一些实施例中，“小于”可以变更为“小于等于”；在另一些实施例中，“大于”可以变更为“大于等于”。

[0231] 应理解，以上实施例应用于上拉电阻由N型场效应管构成的场景。在另一些实施例中，如果上拉电阻为P型场效应管构成，则需要参考前述内容对校准细节进行调整，或者额外引入反相器。

[0232] 综上，本公开实施例在全校准模式的基础上还引入了短校准模式（Short Calibration）。在电压/温度发生突变的情况下，通过全校准模式进行校准处理；在电压/温度未发生突变的情况下，无需通过全校准模式而是通过短校准模式进行校准处理，能够降低功耗，减少资源占用，而且保证等效电阻的准确性。

[0233] 在本公开的又一实施例中，参见图10，其示出了本公开实施例提供的一种存储器60的组成结构示意图。如图10所示，该存储器60包括前述的电阻校准电路10。

[0234] 以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。