半导体结构及其形成方法

摘要

本公开实施例涉及半导体技术领域，由于晶体管尺寸不断微缩，位于晶体管宽度方向边缘处的寄生晶体管易于开启，因此，本公开实施例提供一种半导体结构及其形成方法，方法包括：提供基底；基底包括有源区，有源区包括沿第一方向依次排列的第一凸出部、主体部和第二凸出部；在有源区的表面形成栅极结构、以及位于栅极结构侧壁的第一侧墙层；第一侧墙层之间具有开口，开口至少暴露出部分第一凸出部和部分第二凸出部；采用第一离子，通过开口对暴露出的第一凸出部和第二凸出部进行第一离子注入。由于可以通过开口至少对第一凸出部和第二凸出部进行第一离子注入，从而第一离子能够扩散至主体部的边缘，进而使得主体部边缘处的寄生晶体管不易开启。

权利要求

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

提供基底；所述基底包括有源区，所述有源区包括沿第一方向依次排列的第一凸出部、主体部和第二凸出部；

在所述有源区的表面形成栅极结构、以及位于所述栅极结构侧壁的第一侧墙层；所述第一侧墙层之间具有开口，所述开口至少暴露出部分所述第一凸出部和部分所述第二凸出部；

采用第一离子，通过所述开口对暴露出的所述第一凸出部和所述第二凸出部进行第一离子注入。

2.根据权利要求1所述的方法，其特征在于，进行所述第一离子注入时，所述第一离子的注入角度朝向所述主体部，注入的所述第一离子扩散至与所述第一凸出部和所述第二凸出部相接的部分所述主体部。

3.根据权利要求1或2所述的方法，其特征在于，所述开口还暴露出与所述第一凸出部相接的部分所述主体部，以及与所述第二凸出部相接的部分所述主体部；所述方法还包括：采用所述第一离子，通过所述开口对暴露出的部分所述主体部进行所述第一离子注入。

4.根据权利要求3所述的方法，其特征在于，所述第一离子的类型与所述有源区的掺杂类型相同。

5.根据权利要求1所述的方法，其特征在于，在所述有源区的表面形成栅极结构，包括：在所述基底的表面形成初始栅极结构；

在所述初始栅极结构表面形成栅极掩膜层；所述栅极掩膜层至少包括沿所述第一方向依次排列的第一环形掩膜、连接掩膜和第二环形掩膜；所述连接掩膜与所述第一环形掩膜和所述第二环形掩膜均部分叠设，且所述连接掩膜未覆盖所述第一环形掩膜和所述第二环形掩膜的环形孔内；

以所述栅极掩膜层为掩膜，刻蚀所述初始栅极结构，形成沿所述第一方向依次排列的第一环形部、连接部和第二环形部；所述第一环形部、所述连接部和所述第二环形部构成所述栅极结构；

所述第一环形部和所述第二环形部的环形孔分别暴露出所述第一凸出部和所述第二凸出部。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

在所述第一侧墙层的侧壁形成填满所述开口的第二侧墙层；其中，所述第二侧墙层和所述第一侧墙层的厚度之和的2倍大于所述第一环形部的最大内径、且大于所述第二环形部的最大内径。

7.根据权利要求6所述的方法，其特征在于，所述第一凸出部和所述第二凸出部在所述第一方向上的尺寸大于所述开口沿所述第一方向的最大尺寸，且所述最大尺寸为所述连接部在第二方向上的尺寸的0.5 1倍；所述第一方向与所述第二方向位于所述基底所在的平~面内，且所述第二方向与所述第一方向垂直。

8.根据权利要求7所述的方法，其特征在于，形成所述第二侧墙层之后，所述方法还包括：采用第二离子，对暴露出的所述有源区进行第二离子注入，形成位于所述主体部沿所述第二方向两端的第一源漏极和第二源漏极；

其中，所述第二离子与所述第一离子的类型相反。

9.根据权利要求6至8任一项所述的方法，其特征在于，所述栅极掩膜层包括第一子掩膜层和第二子掩膜层；在所述初始栅极结构表面形成栅极掩膜层，包括：在所述初始栅极结构的表面形成所述第一子掩膜层；其中，所述第一子掩膜层包括沿所述第一方向间隔排列的所述第一环形掩膜和所述第二环形掩膜；

在所述初始栅极结构的表面形成牺牲结构，所述牺牲结构的顶表面与所述第一环形掩膜的顶表面齐平；

在所述第一子掩膜层和所述牺牲结构的表面形成所述第二子掩膜层；所述第二子掩膜层包括所述连接掩膜；所述连接掩膜在所述基底上的投影与所述第一环形掩膜和所述第二环形掩膜在所述基底上的投影均部分重合，且所述连接掩膜未延伸至所述第一环形掩膜和所述第二环形掩膜的环形孔内。

10.根据权利要求9所述的方法，其特征在于，在以所述栅极掩膜层为掩膜，刻蚀所述初始栅极结构之前，所述方法还包括：刻蚀去除暴露出的所述牺牲结构。

11.根据权利要求9所述的方法，其特征在于，所述栅极掩膜层还包括位于所述第一环形掩膜沿所述第一方向远离所述连接掩膜的第一延展掩膜、以及位于所述第二环形掩膜沿所述第一方向远离所述连接掩膜的第二延展掩膜；

以所述栅极掩膜层为掩膜，刻蚀所述初始栅极结构之后，所述栅极结构还包括：位于所述第一环形部沿所述第一方向远离所述连接部的第一延展部、以及位于所述第二环形部沿所述第一方向远离所述连接部的第二延展部。

12.根据权利要求1所述的方法，其特征在于，所述提供基底，包括：提供衬底；

在所述衬底表面形成有源区掩膜层，所述有源区掩膜层包括沿所述第一方向依次排列的第一凸出掩膜、主体掩膜和第二凸出掩膜；其中，所述第一凸出掩膜、所述主体掩膜和所述第二凸出掩膜的中心连线沿所述第一方向延伸；

通过所述有源区掩膜层，刻蚀所述衬底，以去除所述第一凸出掩膜、所述主体掩膜和所述第二凸出掩膜暴露出的部分衬底，形成沿所述第一方向依次排列的所述第一凸出部、所述主体部和所述第二凸出部。

13.一种半导体结构，其特征在于，包括：

基底；所述基底包括有源区；所述有源区包括沿第一方向依次排列的第一凸出部、主体部和第二凸出部；所述第一凸出部和所述第二凸出部中掺杂有第一离子；

位于所述基底表面的栅极结构，所述栅极结构包括沿所述第一方向依次排列的第一环形部、连接部和第二环形部，所述第一环形部至少部分位于所述第一凸出部上方，所述连接部位于所述主体部上方，所述第二环形部至少部分位于所述第二凸出部上方；

在第二方向上，所述第一凸出部和所述第二凸出部与所述主体部相接的尺寸大于等于所述连接部在所述第二方向上的尺寸；所述第一方向与所述第二方向位于所述基底所在的平面内，且所述第二方向与所述第一方向垂直。

14.根据权利要求13所述的结构，其特征在于，位于所述主体部上方的部分所述第一环形部包括第一子分支部和第二子分支部，位于所述主体部上方的部分所述第二环形部包括第三子分支部和第四子分支部，所述第一子分支部、所述第二子分支部、所述第三子分支部、所述第四子分支部的延伸方向与所述第一方向相交；

所述第一环形部和所述第二环形部在所述第二方向上的外径尺寸大于等于所述连接部在所述第二方向上尺寸的2倍。

15.根据权利要求13所述的结构，其特征在于，所述半导体结构还包括位于所述栅极结构侧壁的第一侧墙层，以及位于所述第一侧墙层侧壁的第二侧墙层；

其中，所述第二侧墙层和所述第一侧墙层的厚度之和的2倍大于所述第一环形部的最大内径、且大于所述第二环形部的最大内径。

16.根据权利要求15所述的结构，其特征在于，所述第一环形部和所述第二环形部的最小内径大于所述第一侧墙层厚度的2倍。

17.根据权利要求13所述的结构，其特征在于，所述半导体结构还包括位于所述主体部沿所述第二方向两端的第一源漏极和第二源漏极，所述第一源漏极和所述第二源漏极掺杂有第二离子；

与所述第一凸出部和所述第二凸出部相接的部分所述主体部掺杂有所述第一离子；

其中，所述第二离子与所述第一离子的类型相反。

18.根据权利要求13至17任一项所述的结构，其特征在于，所述栅极结构还包括位于所述第一环形部沿所述第一方向远离所述连接部的第一延展部、以及位于所述第二环形部沿所述第一方向远离所述连接部的第二延展部。

说明书

半导体结构及其形成方法

技术领域

[0001] 本公开涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法。

背景技术

[0002] 随着半导体器件尺寸的不断微缩，晶体管的尺寸也不断缩小。当晶体管宽度的尺寸窄到一定程度时，位于晶体管宽度方向边缘处的寄生晶体管更易于开启，即容易出现窄宽度效应（或称为窄沟道效应），窄宽度效应会对晶体管的性能造成例如亚阈值区电流双峰等负面影响。

发明内容

[0003] 有鉴于此，本公开实施例提供一种半导体结构及其形成方法。

[0004] 第一方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：

[0005] 提供基底；所述基底包括有源区，所述有源区包括沿第一方向依次排列的第一凸出部、主体部和第二凸出部；

[0006] 在所述有源区的表面形成栅极结构、以及位于所述栅极结构侧壁的第一侧墙层；所述第一侧墙层之间具有开口，所述开口至少暴露出部分所述第一凸出部和部分所述第二凸出部；

[0007] 采用第一离子，通过所述开口对暴露出的所述第一凸出部和所述第二凸出部进行第一离子注入。

[0008] 在一些实施例中，进行所述第一离子注入时，所述第一离子的注入角度朝向所述主体部，注入的所述第一离子扩散至与所述第一凸出部和所述第二凸出部相接的部分所述主体部。

[0009] 在一些实施例中，所述开口还暴露出与所述第一凸出部相接的部分所述主体部，以及与所述第二凸出部相接的部分所述主体部；所述方法还包括：

[0010] 采用所述第一离子，通过所述开口对暴露出的部分所述主体部进行所述第一离子注入。

[0011] 在一些实施例中，所述第一离子的类型与所述有源区的掺杂类型相同。

[0012] 在一些实施例中，在所述有源区的表面形成栅极结构，包括：

[0013] 在所述基底的表面形成初始栅极结构；

[0014] 在所述初始栅极结构表面形成栅极掩膜层；所述栅极掩膜层至少包括沿所述第一方向依次排列的第一环形掩膜、连接掩膜和第二环形掩膜；所述连接掩膜与所述第一环形掩膜和所述第二环形掩膜均部分叠设，且所述连接掩膜未覆盖所述第一环形掩膜和所述第二环形掩膜的环形孔内；

[0015] 以所述栅极掩膜层为掩膜，刻蚀所述初始栅极结构，形成沿所述第一方向依次排列的第一环形部、连接部和第二环形部；所述第一环形部、所述连接部和所述第二环形部构成所述栅极结构；

[0016] 所述第一环形部和所述第二环形部的环形孔分别暴露出所述第一凸出部和所述第二凸出部。

[0017] 在一些实施例中，所述方法还包括：在所述第一侧墙层的侧壁形成填满所述开口的第二侧墙层；其中，所述第二侧墙层和所述第一侧墙层的厚度之和的2倍大于所述第一环形部的最大内径、且大于所述第二环形部的最大内径。

[0018] 在一些实施例中，所述第一凸出部和所述第二凸出部在所述第一方向上的尺寸大于所述开口沿所述第一方向的最大尺寸，且所述最大尺寸为所述连接部在第二方向上的尺寸的0.5 1倍；所述第一方向与所述第二方向位于所述基底所在的平面内，且所述第二方向~与所述第一方向垂直。

[0019] 在一些实施例中，形成所述第二侧墙层之后，所述方法还包括：

[0020] 采用第二离子，对暴露出的所述有源区进行第二离子注入，形成位于所述主体部沿所述第二方向两端的第一源漏极和第二源漏极；

[0021] 其中，所述第二离子与所述第一离子的类型相反。

[0022] 在一些实施例中，所述栅极掩膜层包括第一子掩膜层和第二子掩膜层；在所述初始栅极结构表面形成栅极掩膜层，包括：

[0023] 在所述初始栅极结构的表面形成所述第一子掩膜层；其中，所述第一子掩膜层包括沿所述第一方向间隔排列的所述第一环形掩膜和所述第二环形掩膜；

[0024] 在所述初始栅极结构的表面形成牺牲结构，所述牺牲结构的顶表面与所述第一环形掩膜的顶表面齐平；

[0025] 在所述第一子掩膜层和所述牺牲结构的表面形成所述第二子掩膜层；所述第二子掩膜层包括所述连接掩膜；所述连接掩膜在所述基底上的投影与所述第一环形掩膜和所述第二环形掩膜在所述基底上的投影均部分重合，且所述连接掩膜未延伸至所述第一环形掩膜和所述第二环形掩膜的环形孔内。

[0026] 在一些实施例中，在以所述栅极掩膜层为掩膜，刻蚀所述初始栅极结构之前，所述方法还包括：

[0027] 刻蚀去除暴露出的所述牺牲结构。

[0028] 在一些实施例中，所述栅极掩膜层还包括位于所述第一环形掩膜沿所述第一方向远离所述连接掩膜的第一延展掩膜、以及位于所述第二环形掩膜沿所述第一方向远离所述连接掩膜的第二延展掩膜；

[0029] 以所述栅极掩膜层为掩膜，刻蚀所述初始栅极结构之后，所述栅极结构还包括：位于所述第一环形部沿所述第一方向远离所述连接部的第一延展部、以及位于所述第二环形部沿所述第一方向远离所述连接部的第二延展部。

[0030] 在一些实施例中，所述提供基底，包括：

[0031] 提供衬底；

[0032] 在所述衬底表面形成有源区掩膜层，所述有源区掩膜层包括沿所述第一方向依次排列的第一凸出掩膜、主体掩膜和第二凸出掩膜；其中，所述第一凸出掩膜、所述主体掩膜和所述第二凸出掩膜的中心连线沿所述第一方向延伸；

[0033] 通过所述有源区掩膜层，刻蚀所述衬底，以去除所述第一凸出掩膜、所述主体掩膜和所述第二凸出掩膜暴露出的部分衬底，形成沿所述第一方向依次排列的所述第一凸出部、所述主体部和所述第二凸出部。

[0034] 第二方面，本公开实施例提供一种半导体结构，所述半导体结构包括：

[0035] 基底；所述基底包括有源区；所述有源区包括沿第一方向依次排列的第一凸出部、主体部和第二凸出部；所述第一凸出部和所述第二凸出部中掺杂有第一离子；

[0036] 位于所述基底表面的栅极结构，所述栅极结构包括沿所述第一方向依次排列的第一环形部、连接部和第二环形部，所述第一环形部至少部分位于所述第一凸出部上方，所述连接部位于所述主体部上方，所述第二环形部至少部分位于所述第二凸出部上方。

[0037] 在一些实施例中，在第二方向上，所述第一凸出部和所述第二凸出部与所述主体部相接的尺寸大于等于所述连接部在所述第二方向上的尺寸；所述第一方向与所述第二方向位于所述基底所在的平面内，且所述第二方向与所述第一方向垂直。

[0038] 在一些实施例中，位于所述主体部上方的部分所述第一环形部包括第一子分支部和第二子分支部，位于所述主体部上方的部分所述第二环形部包括第三子分支部和第四子分支部，所述第一子分支部、所述第二子分支部、所述第三子分支部、所述第四子分支部的延伸方向与所述第一方向相交；

[0039] 所述第一环形部和所述第二环形部在所述第二方向上的外径尺寸大于等于所述连接部在所述第二方向上尺寸的2倍。

[0040] 在一些实施例中，所述半导体结构还包括位于所述栅极结构侧壁的第一侧墙层，以及位于所述第一侧墙层侧壁的第二侧墙层；

[0041] 其中，所述第二侧墙层和所述第一侧墙层的厚度之和的2倍大于所述第一环形部的最大内径、且大于所述第二环形部的最大内径。

[0042] 在一些实施例中，所述第一环形部和所述第二环形部的最小内径大于所述第一侧墙层厚度的2倍。

[0043] 在一些实施例中，所述半导体结构还包括位于所述主体部沿所述第二方向两端的第一源漏极和第二源漏极，所述第一源漏极和所述第二源漏极掺杂有第二离子；

[0044] 与所述第一凸出部和所述第二凸出部相接的部分所述主体部掺杂有所述第一离子；

[0045] 其中，所述第二离子与所述第一离子的类型相反。

[0046] 在一些实施例中，所述栅极结构还包括位于所述第一环形部沿所述第一方向远离所述连接部的第一延展部、以及位于所述第二环形部沿所述第一方向远离所述连接部的第二延展部。

[0047] 本公开实施例提供的半导体结构及其形成方法，其中，半导体结构的形成方法包括：首先，提供包括有源区的基底，有源区包括沿第一方向依次排列的第一凸出部、主体部和第二凸出部；其次，在有源区表面形成栅极结构、以及位于栅极结构侧壁的第一侧墙侧，第一侧墙层之间具有开口，且开口至少暴露出部分第一凸出部和部分第二凸出部；最后，采用第一离子，通过开口对第一凸出部和第二凸出部进行第一离子注入。由于形成的第一侧墙层之间具有开口，且开口至少暴露出部分第一凸出部和部分第二凸出部，因此，可以通过开口至少对暴露的第一凸出部和第二凸出部进行第一离子注入，从而使得第一离子能够扩散至主体部的边缘。如此，可以实现提高主体部边缘处的离子浓度，进而可以提高主体部边缘处寄生晶体管的阈值电压，使主体部边缘处的寄生晶体管不易开启，减少窄沟道效应的产生。

附图说明

[0048] 在附图（其不一定是按比例绘制的）中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

[0049] 图1为本公开实施例提供的半导体结构形成方法的流程示意图；

[0050] 图2为本公开实施例提供的半导体结构形成过程中的结构示意图一；

[0051] 图3为本公开实施例提供的半导体结构形成过程中的结构示意图二；

[0052] 图4为本公开实施例提供的半导体结构形成过程中的结构示意图三；

[0053] 图5为本公开实施例提供的半导体结构形成过程中的结构示意图四；

[0054] 图6为本公开实施例提供的半导体结构形成过程中的结构示意图五；

[0055] 图7为本公开实施例提供的半导体结构形成过程中的结构示意图六；

[0056] 图8为本公开实施例提供的半导体结构形成过程中的结构示意图七；

[0057] 图9为本公开实施例提供的半导体结构形成过程中的结构示意图八；

[0058] 图10为本公开实施例提供的半导体结构形成过程中的结构示意图九；

[0059] 图11为本公开实施例提供的半导体结构形成过程中的结构示意图十；

[0060] 图12为本公开实施例提供的半导体结构形成过程中的结构示意图十一；

[0061] 图13为本公开实施例提供的半导体结构形成过程中的结构示意图十二；

[0062] 图14为本公开实施例提供的半导体结构形成过程中的结构示意图十三。

具体实施方式

[0063] 下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

[0064] 在下文的描述中，给出了大量的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

[0065] 在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

[0066] 应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。

[0067] 在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

[0068] 目前，随着晶体管的尺寸不断缩小，晶体管容易出现窄宽度效应。窄宽度效应是晶体管的阈值电压在器件宽度窄到一定程度时，阈值电压随着宽度的减小而减小的效应。

[0069] 窄宽度效应主要是由位于晶体管宽度方向边缘处的寄生晶体管更易于开启造成的，即晶体管宽度边缘处的阈值电压比晶体管中心的阈值电压小。造成窄宽度效应的主要原因包括以下两点：1）宽度边缘处有源区的窄角导致了较强的边缘电场，使得在相同栅极电压下晶体管边缘处更容易反型；2）宽度边缘处的衬底杂质向浅沟槽隔离结构（Shallow Trench Isolation，STI）扩散，使得边缘的掺杂浓度降低，阈值电压也随之降低。

[0070] 进一步地，窄宽度效应会对晶体管的性能造成诸如亚阈值区电流双峰等负面影响。

[0071] 基于此，本公开实施例提供的一种半导体结构的形成方法，半导体结构的形成方法包括：首先，提供包括有源区的基底，有源区包括沿第一方向依次排列的第一凸出部、主体部和第二凸出部；其次，在有源区表面形成栅极结构、以及位于栅极结构侧壁的第一侧墙侧，第一侧墙层之间具有开口，且开口至少暴露出部分第一凸出部和部分第二凸出部；最后，采用第一离子，通过开口对第一凸出部和第二凸出部进行第一离子注入。由于形成的第一侧墙层之间具有开口，且开口至少暴露出部分第一凸出部和部分第二凸出部，因此，可以通过开口至少对暴露的第一凸出部和第二凸出部进行第一离子注入，从而使得第一离子能够扩散至主体部的边缘。如此，可以实现提高主体部边缘处的离子浓度，进而可以提高主体部边缘处寄生晶体管的阈值电压，使主体部边缘处的寄生晶体管不易开启，减少窄沟道效应的产生。

[0072] 在介绍本公开实施例之前，先定义一下以下实施例可能用到的描述立体结构的三个方向，以笛卡尔坐标系为例，三个方向可以包括X轴、Y轴和Z轴方向。基底可以包括处于正面的顶表面以及处于与正面相对背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义与基底顶表面和底表面相交（例如垂直）的方向为第三方向。在基底的顶表面和底表面（即基底所在的平面）方向上，定义两彼此相交（例如彼此垂直）的方向，例如可以定义第一凸出部、主体部和第二凸出部依次排列的方向为第一方向，基于第一方向和第二方向可以确定基底的平面方向。

[0073] 需要说明的是，本公开实施例中，第一方向、第二方向和第三方向可以两两相互垂直，在其它实施例中，第一方向、第二方向和第三方向也可以不垂直。本公开实施例中，定义第一方向为X轴方向，定义第二方向为Y轴方向，定义第三方向为Z轴方向。

[0074] 本公开实施例提供一种半导体结构的形成方法，图1为本公开实施例提供的半导体结构形成方法的流程示意图，如图1所示，半导体结构的形成方法包括以下步骤：

[0075] 步骤S101，提供基底；基底包括有源区，有源区包括沿第一方向依次排列的第一凸出部、主体部和第二凸出部。

[0076] 本公开实施例中，基底至少包括衬底，有源区形成于衬底中，衬底可以是硅衬底，衬底也可以包括其他半导体元素，例如：锗（Ge），或包括半导体化合物，例如：碳化硅（SiC）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、砷化铟（InAs）或锑化铟（InSb），或包括其他半导体材料，例如：硅锗（SiGe）、磷化砷镓（GaAsP）、砷化铟铝（AlInAs）、砷化镓铝（AlGaAs）、砷化铟镓（GaInAs）、磷化铟镓（GaInP）、和/或磷砷化铟镓（GaInAsP）或其组合。在其它实施例中，衬底可以是N型掺杂的衬底或者P型掺杂的衬底。

[0077] 在一些实施例中，对衬底的有源区进行P阱离子注入，P阱离子注入的离子注入剂‑2量为8E12 3E13每平方厘米（cm ）。P阱离子注入后，衬底的有源区的掺杂浓度为1E18 3E18~ ~
‑3
每立方厘米（cm ）。

[0078] 本公开实施例中，衬底还包括位于有源区之间的浅沟槽隔离结构，也可以说，通过浅沟槽隔离结构定义出有源区。

[0079] 本公开实施例中，第一凸出部、主体部和第二凸出部的中心连线可以沿第一方向延伸。在其他实施例中，第一凸出部、主体部和第二凸出部的中心连线也可以与第一方向相交。

[0080] 在一些实施例中，在第二方向上，第一凸出部和第二凸出部与主体部相接处的尺寸小于主体部在第二方向上的尺寸。

[0081] 本公开实施例中，第一凸出部和第二凸出部在基底所在的平面上的投影形状可以是矩形、半圆形、三角形或者其他可以实现的形状。主体部在基底上的投影形状可以是矩形。

[0082] 步骤S102，在有源区的表面形成栅极结构、以及位于栅极结构侧壁的第一侧墙层；第一侧墙层之间具有开口，开口至少暴露出部分第一凸出部和部分第二凸出部。

[0083] 本公开实施例中，栅极结构包括栅极介质层以及位于栅极介质层上的栅极导电层。栅极介质层的材料可以是氧化硅或者其它适合的材料；栅极导电层的材料可以是任意一种导电性能较好的材料，例如为钛（Ti）、氮化钛（TiN）、氮化钨（WN）、钨（W）、钴（Co）、铂（Pt）、钯（Pd）、钌（Ru）、铜（Cu）中的任意一种。

[0084] 本公开实施例中，第一侧墙层可以在后续的离子掺杂过程中保护栅极结构，能够避免在离子掺杂时对栅极结构进行掺杂；另外，第一侧墙层还可以在后续形成轻掺杂漏极时，对轻掺杂漏极的区域进行定位。

[0085] 在一些实施例中，开口还可以暴露出与第一凸出部相接的部分主体部，以及与第二凸出部相接的部分主体部。

[0086] 步骤S103，采用第一离子，通过开口对暴露出的第一凸出部和第二凸出部进行第一离子注入。

[0087] 本公开实施例中，第一离子的类型与有源区的掺杂类型相同，例如，有源区的掺杂类型可以是P型掺杂，对应的，第一离子可以是硼、镓、铟等III族离子；又如，有源区的掺杂类型可以是N型掺杂，对应的，第一离子可以是磷、锑、砷等V族离子。

[0088] 在一些实施例中，第一离子注入的离子注入剂量为4E13 6E13cm‑2。第一离子注入~‑3
后，第一凸出部和第二凸出部的掺杂浓度为3E18 6E18cm 。
~

[0089] 在一些实施例中，进行第一离子注入时，第一离子的注入角度朝向主体部，如此，可以使得注入的第一离子扩散至与第一凸出部和第二凸出部相接的部分主体部，从而可以实现提高主体部边缘处的离子浓度，进而提高主体部边缘处寄生晶体管的阈值电压，使主体部边缘处的寄生晶体管不易开启，减少窄沟道效应的产生。

[0090] 在其它实施例中，当开口还暴露出与第一凸出部相接的部分主体部，以及与第二凸出部相接的部分主体部时，半导体结构的形成方法还包括：采用第一离子，通过开口对暴露出的部分主体部进行第一离子注入。

[0091] 需要说明的是，对暴露出的部分主体部进行第一离子注入，也可以实现提高主体部边缘处的离子浓度，从而可以使主体部边缘处的寄生晶体管不易开启，减少窄沟道效应的产生。

[0092] 图2 图14为本公开实施例提供的半导体结构形成过程中的结构示意图，下面结合~图2 图14对本公开实施例提供的半导体结构的形成过程进行详细的说明。其中，图3 图12~ ~
中的左图以及图2、图13和图14示出了半导体结构形成过程中俯视图，图3 图12右图示出了~
左图沿a‑a'的剖视图。

[0093] 首先，可以参考图2和图3，执行步骤S101，提供基底；基底包括有源区11，有源区11包括沿X轴方向（即第一方向）依次排列的第一凸出部111、主体部112和第二凸出部113。

[0094] 在一些实施例中，请继续参考图2和图3，提供基底，可以包括以下步骤：

[0095] 步骤一，提供衬底10a。

[0096] 步骤二，在衬底10a表面形成有源区掩膜层11a，有源区掩膜层11a包括沿X轴方向（即第一方向）依次排列的第一凸出掩膜111a、主体掩膜112a和第二凸出掩膜113a；其中，第一凸出掩膜111a、主体掩膜112a和第二凸出掩膜113a的中心连线沿X轴方向（即第一方向）延伸。

[0097] 步骤三，通过有源区掩膜层11a，刻蚀衬底10a，以去除第一凸出掩膜111a、主体掩膜112a和第二凸出掩膜113a暴露出的部分衬底10a，形成如图3所示的沿X轴方向（即第一方向）依次排列的第一凸出部111、主体部112和第二凸出部113。

[0098] 需要说明的是，在形成如图3所示的有源区11的同时，也形成了位于有源区11之间的隔离凹槽（未示出）。在一些实施例中，半导体结构的形成方法还包括：依次形成位于隔离凹槽的侧壁的氧化层101，以及位于氧化层101表面、且填满隔离凹槽的隔离层102，氧化层101和隔离层102共同构成浅沟槽隔离结构10。

[0099] 在一些实施例中，请继续参考图3，第一凸出部111、主体部112和第二凸出部113的中心连线可以沿X轴方向延伸；在其他实施例中，第一凸出部111、主体部112和第二凸出部113的中心连线也可以与X轴方向交叉。

[0100] 本公开实施例中，第一凸出部111和第二凸出部113在基底所在的平面上的投影形状可以是矩形（请参考图3）、半圆形、三角形或者其他可以实现的形状。主体部112基底上的投影形状可以是矩形（请参考图3）。

[0101] 本公开实施例中，第一凸出部111和第二凸出部113在基底所在的平面上的投影形状可以相同，也可以不同。

[0102] 接下来，可以参考图4 图10，执行步骤S102，在有源区11的表面形成栅极结构12、~以及位于栅极结构12侧壁的第一侧墙层15；第一侧墙层15之间具有开口B，开口B至少暴露出部分第一凸出部111和部分第二凸出部113。

[0103] 在一些实施例中，在有源区11的表面形成栅极结构12，可以包括以下步骤：

[0104] 步骤一，在基底的表面形成初始栅极结构12a。

[0105] 请参考图4，在基底的表面依次沉积栅极介质材料和栅极导电材料，形成位于初始栅极介质层120a和位于初始栅极介质层120a表面的初始栅极导电层120b；初始栅极介质层120a和初始栅极导电层120b共同构成初始栅极结构12a。

[0106] 本公开实施例中，初始栅极介质层120a和初始栅极导电层120b可以通过任意一种合适的沉积工艺形成，例如，化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺。

[0107] 步骤二，在初始栅极结构12a表面形成栅极掩膜层13；栅极掩膜层13至少包括沿X轴方向依次排列的第一环形掩膜131、连接掩膜132和第二环形掩膜133；连接掩膜132与第一环形掩膜131和第二环形掩膜133均部分叠设，且连接掩膜132未覆盖第一环形掩膜131和第二环形掩膜133的环形孔A内。

[0108] 在一些实施例中，请继续参考图4，栅极掩膜层13可以通过以下步骤形成：在初始栅极结构12a表面沉积第一掩膜材料，形成初始栅极掩膜层（未示出）；刻蚀初始栅极掩膜层形成栅极掩膜层13；栅极掩膜层13包括沿X轴方向依次排列的第一环形掩膜131、连接掩膜132和第二环形掩膜133。其中，第一掩膜材料可以是氧化硅、氮化硅、碳化硅、氮氧化硅中的一种或几种；初始栅极掩膜层可以通过任意一种合适的沉积工艺形成。

[0109] 需要说明的是，连接掩膜132未覆盖第一环形掩膜131和第二环形掩膜133的环形孔A内，指的是：连接掩膜132与第一环形掩膜131和第二环形掩膜133位于同一层且未延伸至第一环形掩膜131和第二环形掩膜133的环形孔A的内部，或者，连接掩膜132与第一环形掩膜131和第二环形掩膜133位于不同层且覆盖部分第一环形掩膜131和第二环形掩膜133。

[0110] 在一些实施例中，请参考图5，栅极掩膜层13还包括位于第一环形掩膜131沿X轴方向远离连接掩膜132的第一延展掩膜134、以及位于第二环形掩膜133沿X轴方向远离连接掩膜132的第二延展掩膜135；第一延展掩膜134和第二延展掩膜135可以用于延展栅极掩膜层13，从而可以延展栅极结构12。

[0111] 在一些实施例中，栅极掩膜层13可以包括第一子掩膜层13a和第二子掩膜层13b；请参考图6和图7，栅极掩膜层13还可以通过以下步骤形成：

[0112] 步骤S11：在初始栅极结构12a的表面形成第一子掩膜层13a；其中，第一子掩膜层13a包括沿X轴方向间隔排列的第一环形掩膜131和第二环形掩膜133。

[0113] 步骤S12：在初始栅极结构12a的表面形成牺牲结构14，牺牲结构14的顶表面与第一环形掩膜131的顶表面齐平。

[0114] 需要说明的是，牺牲结构14还位于相邻的第一子掩膜层13a之间。

[0115] 实施时，可以在初始栅极结构12a的表面沉积第一牺牲材料，形成牺牲结构14。第一牺牲材料可以是任意一种绝缘介质材料，例如氧化硅。

[0116] 步骤S13：在第一子掩膜层13a和牺牲结构14的表面形成第二子掩膜层13b；第二子掩膜层13b包括连接掩膜132；连接掩膜132在基底上的投影与第一环形掩膜131和第二环形掩膜133在基底上的投影均部分叠设，且连接掩膜132未延伸至第一环形掩膜131和第二环形掩膜133的环形孔A内。

[0117] 在一些实施例中，请继续参考图6和图7，第一子掩膜层13a还可以包括位于第一环形掩膜131沿X轴方向远离连接掩膜132的第一延展掩膜134、以及位于第二环形掩膜133沿X轴方向远离连接掩膜132的第二延展掩膜135。第一延展掩膜134和第二延展掩膜135可以用于延展栅极。

[0118] 在其他实施例中，第一子掩膜层13a也可以不包括第一延展掩膜134和第二延展掩膜135。

[0119] 在一些实施例中，请参考图8，栅极掩膜层13还可以通过以下步骤形成：

[0120] 步骤S21：在初始栅极结构12a表面沉积第二牺牲材料，形成第一初始子牺牲结构（未示出）；刻蚀第一初始子牺牲结构形成沿第一方向间隔排列的第一子牺牲结构141，第一子牺牲结构141在基底上的投影的形状与环形孔A在基底上的投影的形状相同；第二牺牲材料与第一牺牲材料可以相同。

[0121] 步骤S22：在初始栅极结构12a的表面、以及第一子牺牲结构141的侧壁形成如图8所示的第一子掩膜层13a；其中，第一子掩膜层13a包括沿X轴方向间隔排列的第一环形掩膜131和第二环形掩膜133。

[0122] 步骤S23：在初始栅极结构12a的表面，以及第一环形掩膜131和第二环形掩膜133之间沉积第三牺牲材料形成第二子牺牲结构142，第二子牺牲结构142的顶表面与第一环形掩膜131的顶表面齐平。其中，第一子牺牲结构141和第二子牺牲结构142构成牺牲结构14。第三牺牲材料与第二牺牲材料可以相同。

[0123] 步骤S24：在第一子掩膜层13a和牺牲结构14的表面形成第二子掩膜层13b；第二子掩膜层13b包括连接掩膜132；连接掩膜132在基底上的投影与第一环形掩膜131和第二环形掩膜133在基底上的投影均部分叠设，且连接掩膜132未延伸至第一环形掩膜131和第二环形掩膜133的环形孔A内。

[0124] 本公开实施例中，第一子牺牲结构141和第二子牺牲结构142可以通过任意一种合适的沉积工艺形成。

[0125] 步骤三，请参考图5、图9和图10，以栅极掩膜层13为掩膜，刻蚀初始栅极结构12a，形成沿X轴方向依次排列的第一环形部121、连接部122和第二环形部123；第一环形部121、连接部122和第二环形部123构成栅极结构12；第一环形部121和第二环形部123的环形孔A分别暴露出第一凸出部111和第二凸出部113。

[0126] 实施时，以栅极掩膜层13为掩膜，刻蚀初始栅极介质层120a和初始栅极导电层120b（请参考图4），对应形成栅极介质层120c和栅极导电层120d，其中，第一延展部124、第一环形部121、连接部122、第二环形部123和第二延展部125均包括沿Z轴方向依次排列的栅极介质层120c和栅极导电层120d（请参考图10）。

[0127] 在一些实施例中，请继续参考图9，当栅极掩膜层13包括第一子掩膜层13a和第二子掩膜层13b（即连接掩膜132）时，在以栅极掩膜层13为掩膜，刻蚀初始栅极结构12a之前，半导体结构的形成方法还包括：刻蚀去除暴露出的牺牲结构14。

[0128] 本公开实施例中，可以采用干法刻蚀工艺或者湿法刻蚀工艺去除暴露出的牺牲结构14。干法刻蚀采用的气体可以为三氟甲烷（CHF3）、四氟化碳（CF4）、二氟甲烷（CH2F2）、氢溴酸（HBr）、氯气（Cl2）或六氟化硫（SF6）中的一种或任意组合。

[0129] 在一些实施例中，请继续参考图10，栅极结构12还包括：位于第一环形部121沿X轴方向远离连接部122的第一延展部124、以及位于第二环形部123沿X轴方向远离连接部122的第二延展部125。

[0130] 在一些实施例中，请继续参考图10，在Y轴方向上，第一凸出部111和第二凸出部113与主体部112相接的尺寸L1大于等于连接部122在Y轴方向上的尺寸L2。

[0131] 在一些实施例中，请继续参考图10，位于主体部112上方的部分第一环形部121包括第一子分支部121a和第二子分支部121b，位于主体部112上方的部分第二环形部123包括第三子分支部123a和第四子分支部123b，第一子分支部121a、第二子分支部121b、第三子分支部123a、第四子分支部123b的延伸方向与X轴方向相交。

[0132] 本公开实施例中，第一子分支部121a、第二子分支部121b、第三子分支部123a、第四子分支部123b的延伸方向与X轴方向相交，从而增大了栅极结构12与主体部112交叠区域，使得主体部宽度边缘处的等效沟道长度增加，进而使得主体部边缘处寄生晶体管的阈值电压升高，降低了窄宽度效应。

[0133] 在一些实施例中，请继续参考图10，第一环形部121和第二环形部123在Y轴方向上的外径尺寸L3大于等于连接部122在Y轴方向上尺寸L2的2倍。

[0134] 本公开实施例中，请参考图11，在形成栅极结构12之后，半导体结构的形成方法还包括：在栅极结构12侧壁形成第一侧墙层15。其中，第一侧墙层15的材料可以是氮化硅。

[0135] 本公开实施例中，请参考图11，第一侧墙层15之间具有开口B，开口B至少暴露出部分第一凸出部111和部分第二凸出部113。在其他实施例中，开口B还可以暴露出与第一凸出部111相接的部分主体部112，以及与第二凸出部113相接的部分主体部112。

[0136] 请继续参考图11，第一环形部121和第二环形部123的最小内径L4大于第一侧墙层15厚度L5的2倍，如此，形成的第一侧墙层15未完全填满环形孔A，使得第一侧墙层15之间形成开口B。

[0137] 在一些实施例中，请参考图10和图11，第一凸出部111和第二凸出部113在X轴方向上的尺寸L6大于开口B沿X轴方向的最大尺寸L7，且开口B沿X轴方向的最大尺寸L7为连接部122在Y轴方向上的尺寸的0.5 1倍。
~

[0138] 本公开实施例中，第一侧墙层可以在后续的离子掺杂过程中保护栅极结构，能够避免在离子掺杂时对栅极结构进行掺杂；另外，第一侧墙层还可以在后续形成轻掺杂漏极时，对轻掺杂漏极的区域进行定位。

[0139] 最后，可以继续参考图11，执行步骤S103，采用第一离子，通过开口B对暴露出的第一凸出部111和第二凸出部113进行第一离子注入。

[0140] 需要说明的是，进行第一离子注入时，第一离子的注入角度朝向主体部112（如图11中的箭头方向c所示），注入的第一离子扩散至与第一凸出部111和第二凸出部113相接的部分主体部112。

[0141] 在一些实施例中，第一离子注入的离子注入剂量为4E13 6E13cm‑2。~

[0142] 在一些实施例中，第一离子的类型与有源区11的掺杂类型相同，且第一凸出部111和第二凸出部113的掺杂浓度大于有源区11的掺杂浓度，例如衬底的有源区的掺杂浓度为‑31E18 3E18cm ，第一离子注入后，第一凸出部111和第二凸出部113的掺杂浓度为3E18~ ~
‑3
6E18cm 。如此，在进行第一离子注入时，第一离子可以以光晕（Halo）的形式向四周扩散，且扩散至与第一凸出部111和第二凸出部113相接的部分主体部112，进而可以提高主体部112宽度边缘处的离子浓度，可以使得主体部112边缘处的寄生晶体管不易开启，减少窄沟道效应的产生。

[0143] 在一些实施例中，在进行第一离子注入之后，半导体结构的形成方法还包括：在第一侧墙层15的侧壁形成填满开口B的、如图12所示第二侧墙层16。

[0144] 本公开实施例中，第二侧墙层一方面可以在后续的源漏极掺杂过程中保护第一凸出部111和第二凸出部113，能够避免在进行源漏极掺杂时对第一凸出部111和第二凸出部113进行掺杂，另一方面，还可以在后续形成源漏极时，对源漏极的区域进行定位。

[0145] 在一些实施例中，第二侧墙层还可以增加源漏极之间的距离，防止后续源极的离子注入时，源漏极过于接近沟道区，而使源漏极之间导通。

[0146] 在一些实施例中，第二侧墙层16和第一侧墙层15的厚度之和L8的2倍大于第一环形部121的最大内径L9、且大于第二环形部123的最大内径L10，如此，第二侧墙层16完全填充满开口B，可以在后续的源漏极掺杂过程中保护第一凸出部111和第二凸出部113，能够避免在进行源漏极掺杂时，对第一凸出部111和第二凸出部113的掺杂。

[0147] 在一些实施例中，在形成第二侧墙层16之后，半导体结构的形成方法还包括：采用第二离子，对暴露出的有源区11进行第二离子注入，形成位于主体部112沿Y轴方向两端的第一源漏极171和第二源漏极172（如图13和图14所示）；其中，第二离子与第一离子的类型相反。

[0148] 在一些实施例中，第二离子注入的离子注入剂量为1E15 4E15cm‑2。第二离子注入~‑3
后，第一源漏极171和第二源漏极172的掺杂浓度为2E20 4E20cm 。
~

[0149] 需要说明的是，图13中未示出浅沟槽隔离结构10。

[0150] 本公开实施例中，第一离子可以是磷、锑、砷等V族掺杂剂，对应的，第二离子可以是硼、镓、铟等III族掺杂剂。或者，第一离子可以是硼、镓、铟等III族掺杂剂，对应的，第二离子可以是磷、锑、砷等V族掺杂剂。

[0151] 在一些实施例中，图14中还示出第一离子扩散至与第一凸出部111和第二凸出部113相接的部分主体部112（如图14中的虚线框所示），如此，可以提高主体部112宽度边缘处的离子浓度，可以使得主体部112边缘处的寄生晶体管不易开启，减少窄沟道效应的产生。

[0152] 在一些实施例中，衬底的有源区除第一源漏极171和第二源漏极172之外的部分主‑3体部112的掺杂浓度为1E18 3E18cm ，第一凸出部111和第二凸出部113的掺杂浓度为3E18~ ~
‑3 ‑3
6E18cm ，第一源漏极171和第二源漏极172的掺杂浓度为2E20 4E20cm 。
~

[0153] 本公开实施例中，由于形成的第一侧墙层之间具有开口，且开口至少暴露出部分第一凸出部和部分第二凸出部，因此可以通过开口至少对暴露的第一凸出部和第二凸出部进行第一离子注入，如此，可以实现提高主体部边缘处的离子浓度，从而可以使主体部边缘处的寄生晶体管不易开启，减少窄沟道效应的产生。

[0154] 本公开实施例提供的半导体结构的形成方法，半导体结构至少通过有源区掩膜层和栅极掩膜层形成，具体地，在有源区掩膜层的左右两端（沿X轴方向的两端），即晶体管的宽度边缘，各有一块凸出的矩形区域（对应上述实施例中的第一凸出掩膜111a和第二凸出掩膜113a），该矩形区域沿Y轴方向的长度与晶体管栅长相同。栅极掩膜层在接近有源区掩膜层左右边缘处展宽（即扩展）成喇叭型，栅极掩膜层中的喇叭形区域沿Y轴方向的尺寸为晶体管栅长的两倍，栅极掩膜层中的喇叭形区域沿X轴方向的尺寸比有源区凸出区域的外侧边缘多出大约半个栅长的长度。在栅极掩膜层中的两个喇叭形区域中心形成相同形状的开口，且开口沿X轴和Y轴方向的尺寸都要大于两倍的轻掺杂漏侧墙（即上述实施例中的第一侧墙层15）厚度，但小于两倍的轻掺杂漏侧墙和源漏极侧墙（即上述实施例中的第二侧墙层16）的总厚度。

[0155] 在一些实施例中，在形成轻掺杂漏侧墙之后，因为栅极掩膜层中喇叭形区域的开口在各个方向的尺寸都大于两倍的轻掺杂漏侧墙的厚度，所以此时这两个喇叭形区域的开口没有被轻掺杂漏侧墙填满，有源区宽度边缘（沿X轴方向两端）的矩形凸出区域仍旧暴露出来。具有一定倾角的光晕离子通过这两个开口进行注入，使光晕离子进入有源区中主体部的边缘，其中，光晕离子为与衬底同型的杂质。由于注入的离子是与衬底同型的杂质，因而注入的离子能沿着宽度方向（X轴方向）向晶体管中心扩散，从而使得有源区宽度边缘处的掺杂浓度得到一定程度的提高，抑制了有源区宽度边缘处的寄生晶体管的提前开启。值得注意的是，本公开实施例中，通过改变栅极掩膜层中喇叭形区域开口的大小就能控制注入到晶体管宽度边缘的杂质浓度，从而实现对具有不同窄宽度效应的晶体管进行独立的调节。

[0156] 在一些实施例中，在形成源漏极侧墙之后，因为栅极掩膜层中喇叭形区域的开口各方向尺寸都小于两倍的轻掺杂漏侧墙和源漏极侧墙的总厚度，所以在形成轻掺杂漏侧墙和源漏极侧墙之后，这两个开口已经被轻掺杂漏侧墙和源漏极侧墙填满，有源区宽度边缘的矩形凸出区域没有暴露出来，因此，源漏离子注入以及后续的离子注入将不会进入这两个矩形凸出区域，从而确保了晶体管性能不会再受到这两部分区域的影响。

[0157] 本公开实施例采用了一种晶体管掩膜设计，能在晶体管宽度方向的边缘处形成栅极开口，通过该栅极开口，可以利用光晕离子注入来调节晶体管宽度边缘处有源区的掺杂浓度，从而控制窄宽度效应的发生。此外，还可以通过限制栅极开口的尺寸，在后续工艺中形成位于栅极两侧的空间隔离层（Spacer，即上述实施例中的第一侧墙层和第二侧墙层），以将该开口填满，从而进行源漏极掺杂时，阻挡源漏极的掺杂离子从栅极开口进入到晶体管的有源区。

[0158] 除此之外，本公开实施例还提供一种半导体结构，通过上述实施例中半导体结构的形成方法形成，请继续参考图12，半导体结构包括：基底；基底包括有源区11（请结合图3进行参考）；有源区11包括沿X轴方向依次排列的第一凸出部111、主体部112和第二凸出部113；第一凸出部111和第二凸出部113中掺杂有第一离子。在一些实施例中，请继续参考图
12，半导体结构还包括：浅沟槽隔离结构10，浅沟槽隔离结构10包括氧化层101以及位于氧化层101表面的隔离层102。

[0159] 在一些实施例中，请继续参考图12，半导体结构还包括：位于基底表面的栅极结构12，栅极结构12包括沿X轴方向依次排列的第一环形部121、连接部122和第二环形部123，第一环形部121至少部分位于第一凸出部111上方，连接部122位于主体部112上方，第二环形部123至少部分位于第二凸出部113上方。

[0160] 在一些实施例中，请继续参考图12，栅极结构12还可以包括位于第一环形部121沿X轴方向远离连接部122的第一延展部124、以及位于第二环形部123沿X轴方向远离连接部122的第二延展部125，第一延展部124和第二延展部125可以用于延展栅极结构。

[0161] 在一些实施例中，第一延展部124、第一环形部121、连接部122、第二环形部123和第二延展部125均包括沿Z轴方向排列的栅极介质层120c和栅极导电层120d（请参考图10）。

[0162] 在一些实施例中，在Y轴方向上，第一凸出部111和第二凸出部113与主体部112相接的尺寸L1大于等于连接部122在Y轴方向上的尺寸L2（请参考图10）。

[0163] 在一些实施例中，位于主体部112上方的部分第一环形部121包括第一子分支部121a和第二子分支部121b，位于主体部112上方的部分第二环形部123包括第三子分支部
123a和第四子分支部123b，第一子分支部121a、第二子分支部121b、第三子分支部123a、第四子分支部123b的延伸方向与X轴方向相交（请参考图10）。

[0164] 本公开实施例中，第一子分支部121a、第二子分支部121b、第三子分支部123a、第四子分支部123b的延伸方向与X轴方向相交，从而增大了栅极结构12与主体部112的交叠区域，使得主体部宽度边缘处的等效沟道长度增加，进而使得主体部边缘处寄生晶体管的阈值电压升高，降低了窄宽度效应。

[0165] 在一些实施例中，第一环形部121和第二环形部123在Y轴方向上的外径尺寸L3大于等于连接部122在Y轴方向上尺寸L2的2倍（请参考图10）。

[0166] 在一些实施例中，请参考图12，半导体结构还可以包括位于栅极结构侧壁的第一侧墙层15，以及位于第一侧墙层15侧壁的第二侧墙层16；第二侧墙层16和第一侧墙层15的厚度之和L8的2倍大于第一环形部121的最大内径L9、且大于第二环形部123的最大内径L10。

[0167] 在一些实施例中，第一环形部121和第二环形部123的最小内径L4大于第一侧墙层15厚度L5的2倍（请参考图11）。

[0168] 在一些实施例中，半导体结构还可以包括：位于主体部112沿Y轴方向两端的第一源漏极171和第二源漏极172（请参考图13），第一源漏极171和第二源漏极172掺杂有第二离子；与第一凸出部111和第二凸出部113相接的部分主体部112掺杂有第一离子；其中，第二离子与第一离子的类型相反。

[0169] 本公开实施例中，第一离子可以是磷、锑、砷等V族掺杂剂，对应的，第二离子可以是硼、镓、铟等III族掺杂剂；或者，第一离子可以是硼、镓、铟等III族掺杂剂，对应的，第二离子可以是磷、锑、砷等V族掺杂剂。

[0170] 本公开实施例提供的半导体结构与上述实施例中的半导体结构的形成方法类似，对于本公开实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。

[0171] 本公开实施例中，由于主体部宽度边缘的离子浓度较高，因此主体部边缘处寄生晶体管的阈值电压较高，从而主体部边缘处的寄生晶体管不易开启，窄沟道效应小，因此，本公开实施例可以提供一种性能优异的半导体结构。

[0172] 在本公开所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。

[0173] 本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。

[0174] 以上，仅为本公开的一些实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。