本公开提供一种MOS型半导体器件的阈值电压稳定性测试方法、测试设备。在过渡阶段的连续的3个子阶段中向待测试MOS型半导体器件的栅极和第一极之间施加三种恒定电压的驱动信号，三种恒定电压的驱动信号的电压值依序单调变化，连续的3个子阶段中第一个子阶段与第三个子阶段的驱动信号的电压极性相反且驱动信号的绝对值不等，第二个子阶段的电压极性与第一个子阶段和第三个子阶段的电压绝对值较大一者的极性相同；或者，连续的3个子阶段中第一个子阶段与第三个子阶段的驱动信号的电压极性相反且驱动信号的绝对值相等，第二个子阶段的电压极性与使得待测试MOS型半导体器件充分导通的电压极性相同。如此设置有助于提高测试的可靠性和效率。
1.一种MOS型半导体器件的阈值电压稳定性测试方法，包括：老化阶段、过渡阶段和阈值测量阶段，其特征在于，
所述过渡阶段包括连续的3个子阶段，所述连续的3个子阶段中向待测试MOS型半导体器件的栅极和第一极之间施加三种恒定电压的驱动信号，三种恒定电压的驱动信号的电压值依序单调变化，所述连续的3个子阶段中第一个子阶段与第三个子阶段的驱动信号的电压极性相反且驱动信号的绝对值不等，第二个子阶段的电压极性与第一个子阶段和第三个子阶段的电压绝对值较大一者的极性相同；或者，所述连续的3个子阶段中第一个子阶段与第三个子阶段的驱动信号的电压极性相反且驱动信号的绝对值相等，第二个子阶段的电压极性与使得所述待测试MOS型半导体器件充分导通的电压极性相同；
其中，在所述第一个子阶段和所述第三个子阶段所述待测MOS型半导体器件处于不同的关断导通状态；
当所述待测MOS型半导体器件是MOSFET时，其第一极为源极；当所述待测MOS型半导体器件是IGBT时，其第一极为发射极。
2.根据权利要求1所述的阈值电压稳定性测试方法，其特征在于，
所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段、第四子阶段和第五子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
在所述第一子阶段和所述第五子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加0V驱动信号；在所述第二子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；
其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第三子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
其中，在所述第二子阶段和所述第四子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
3.根据权利要求2所述的阈值电压稳定性测试方法，其特征在于，所述第一子阶段的时长在1ms至2s的范围内；和/或，所述第二子阶段的时长在1ms至10s的范围内；和/或，所述第三子阶段的时长在1ms至5s的范围内；和/或，所述第四子阶段的时长在1ms至10s的范围内；
和/或，所述第五子阶段的时长在1min至60min的范围内。
4.根据权利要求2所述的阈值电压稳定性测试方法，其特征在于，所述第一极性的驱动信号和所述第二极性的驱动信号中使得所述待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
5.根据权利要求2所述的阈值电压稳定性测试方法，其特征在于，所述第一子阶段、所述第二子阶段、所述第三子阶段、所述第四子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第五子阶段。
6.根据权利要求1所述的阈值电压稳定性测试方法，其特征在于，
所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段、第四子阶段和第五子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
在所述第一子阶段和/或所述第五子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加绝对值小于或等于动态漂移临界电压的绝对值且极性与动态漂移临界电压的极性相同的驱动信号，所述动态漂移临界电压是使动态阈值漂移可忽略的栅极与第一极之间的电压；在所述第二子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；
其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第三子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
其中，在所述第二子阶段和所述第四子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
7.根据权利要求6所述的阈值电压稳定性测试方法，其特征在于，所述第一子阶段的时长在1ms至1s的范围内；和/或，所述第二子阶段的时长在1ms至10s的范围内；和/或，所述第三子阶段的时长在1ms至5s的范围内；和/或，所述第四子阶段的时长在1ms至10s的范围内；
和/或，所述第五子阶段的时长在0.5min至30min的范围内。
8.根据权利要求6所述的阈值电压稳定性测试方法，其特征在于，所述第一极性的驱动信号和所述第二极性的驱动信号中使得所述待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
9.根据权利要求6所述的阈值电压稳定性测试方法，其特征在于，所述第一子阶段、所述第二子阶段、所述第三子阶段、所述第四子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第五子阶段。
10.根据权利要求1所述的的阈值电压稳定性测试方法，其特征在于，
所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段和第四子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
在所述第一子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第三子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加0V驱动信号；
其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第二子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
其中，在所述第一子阶段和所述第三子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
11.根据权利要求10所述的阈值电压稳定性测试方法，其特征在于，在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加绝对值小于或等于动态漂移临界电压的绝对值且极性与动态漂移临界电压的极性相同的驱动信号，所述动态漂移临界电压是使动态阈值漂移可忽略的栅极与第一极之间的电压。
12.根据权利要求10所述的阈值电压稳定性测试方法，其特征在于，所述第一子阶段的时长在1ms至10s的范围内；和/或，所述第二子阶段的时长在1ms至5s的范围内；和/或，所述第三子阶段的时长在1ms至10s的范围内；和/或，所述第四子阶段的时长在1min至60min的范围内。
13.根据权利要求10所述的阈值电压稳定性测试方法，其特征在于，所述第一极性的驱动信号和所述第二极性的驱动信号中使得所述待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
14.根据权利要求10所述的阈值电压稳定性测试方法，其特征在于，所述第一子阶段、所述第二子阶段、所述第三子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第四子阶段。
15.一种MOS型半导体器件的阈值电压稳定性测试设备，其特征在于，被配置为执行根据权利要求1至14中任一项所述的阈值电压稳定性测试方法。
MOS型半导体器件的阈值电压稳定性测试方法、测试设备
技术领域
[0001] 本公开属于半导体器件测试技术领域，具体涉及一种MOS型半导体器件的阈值电压稳定性测试方法和测试设备。
背景技术
[0002] 本部分旨在为权利要求书中陈述的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
[0003] MOS型半导体器件例如是金属‑氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等。MOS型半导体器件的阈值电压稳定性相对较差。故需要对MOS型半导体器件的阈值电压稳定性进行测试。
发明内容
[0004] 本公开提供一种MOS型半导体器件的阈值电压稳定性测试方法、测试设备。
[0005] 本公开采用如下技术方案：一种MOS型半导体器件的阈值电压稳定性测试方法，包括：老化阶段、过渡阶段和阈值测量阶段，所述过渡阶段包括连续的3个子阶段，所述连续的3个子阶段中向待测试MOS型半导体器件的栅极和第一极之间施加三种恒定电压的驱动信号，三种恒定电压的驱动信号的电压值依序单调变化，所述连续的3个子阶段中第一个子阶段与第三个子阶段的驱动信号的电压极性相反且驱动信号的绝对值不等，第二个子阶段的电压极性与第一个子阶段和第三个子阶段的电压绝对值较大一者的极性相同；或者，所述连续的3个子阶段中第一个子阶段与第三个子阶段的驱动信号的电压极性相反且驱动信号的绝对值相等，第二个子阶段的电压极性与使得所述待测试MOS型半导体器件充分导通的电压极性相同。
[0006] 在一些实施例中，所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段、第四子阶段和第五子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
[0007] 在所述第一子阶段和所述第五子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加0V驱动信号；在所述第二子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；
[0008] 其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第三子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
[0009] 其中，在所述第二子阶段和所述第四子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
[0010] 在一些实施例中，所述第一子阶段的时长在1ms至2s的范围内；和/或，所述第二子阶段的时长在1ms至10s的范围内；和/或，所述第三子阶段的时长在1ms至5s的范围内；和/或，所述第四子阶段的时长在1ms至10s的范围内；和/或，所述第五子阶段的时长在1min至60min的范围内。
[0011] 在一些实施例中，所述第一极性的驱动信号和所述第二极性的驱动信号中使得所述待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
[0012] 在一些实施例中，所述第一子阶段、所述第二子阶段、所述第三子阶段、所述第四子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第五子阶段。
[0013] 在一些实施例中，所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段、第四子阶段和第五子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
[0014] 在所述第一子阶段和/或所述第五子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加绝对值小于或等于动态漂移临界电压的绝对值且极性与动态漂移临界电压相同的驱动信号，所述动态漂移临界电压是使动态阈值漂移可忽略的栅极与第一极之间的电压；在所述第二子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；
[0015] 其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第三子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
[0016] 其中，在所述第二子阶段和所述第四子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
[0017] 在一些实施例中，所述第一子阶段的时长在1ms至1s的范围内；和/或，所述第二子阶段的时长在1ms至10s的范围内；和/或，所述第三子阶段的时长在1ms至5s的范围内；和/或，所述第四子阶段的时长在1ms至10s的范围内；和/或，所述第五子阶段的时长在0.5min至30min的范围内。
[0018] 在一些实施例中，所述第一极性的驱动信号和所述第二极性的驱动信号中使得所述待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
[0019] 在一些实施例中，所述第一子阶段、所述第二子阶段、所述第三子阶段、所述第四子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第五子阶段。
[0020] 在一些实施例中，所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段和第四子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
[0021] 在所述第一子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第三子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加0V驱动信号；
[0022] 其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第二子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
[0023] 其中，在所述第一子阶段和所述第三子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
[0024] 在一些实施例中，在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加绝对值小于或等于动态漂移临界电压的绝对值且极性与动态漂移临界电压的极性相同的驱动信号，所述动态漂移临界电压是使动态阈值漂移可忽略的栅极与第一极之间的电压。
[0025] 在一些实施例中，所述第一子阶段的时长在1ms至10s的范围内；和/或，所述第二子阶段的时长在1ms至5s的范围内；和/或，所述第三子阶段的时长在1ms至10s的范围内；和/或，所述第四子阶段的时长在1min至60min的范围内。
[0026] 在一些实施例中，所述第一极性的驱动信号和所述第二极性的驱动信号中使得所述待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
[0027] 在一些实施例中，所述第一子阶段、所述第二子阶段、所述第三子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第四子阶段。
[0028] 本公开采用如下技术方案：一种MOS型半导体器件的阈值电压稳定性测试设备，被配置为执行前述的阈值电压稳定性测试方法。
[0029] 本公开的一些实施例有助于提升阈值电压稳定性测试结果的可靠性和效率。
附图说明
[0030] 图1是相关技术中对碳化硅MOSFET进行测试的驱动波形图。
[0031] 图2是本公开一些实施例的MOS型半导体器件的阈值电压稳定性测试方法的驱动波形图。
[0032] 图3是本公开另一些实施例的MOS型半导体器件的阈值电压稳定性测试方法的驱动波形图。
[0033] 图4是本公开一些实施例的MOS型半导体器件的阈值电压稳定性测试方法的驱动波形图。
具体实施方式
[0034] 下面结合附图所示的实施例对本公开作进一步说明。
[0035] 图1是相关技术中对碳化硅MOSFET进行测试的驱动波形图。测试过程依次为老化阶段、过渡阶段和阈值测量阶段。
[0036] 在老化阶段，向碳化硅MOSFET的栅极和源极之间施加驱动信号VGS。驱动信号VGS的占空比固定为50％。驱动信号VGS的上升沿斜率和下降沿斜率固定且相等。该阶段中碳化硅MOSFET的源极和漏极短路连接。
[0037] 在过渡阶段，间隔一段时间之后，向碳化硅MOSFET的栅极和源极之间施加一个负电压脉冲(例如‑10V)。随后间隔一段时间之后，向碳化硅MOSFET的栅极和源极之间施加一个正电压脉冲(例如15V)。随后将碳化硅MOSFET静置60min，以使得碳化硅MOSFET的阈值电压恢复至充分稳定的状态。过渡阶段的作用是使得碳化硅MOSFET的绝缘层与有源层之间的界面态保持一致。该阶段中碳化硅MOSFET的源极和漏极短路连接。
[0038] 在阈值测量阶段，采用各种已知的测试方法测量碳化硅MOSFET的阈值电压。
[0039] 本公开的发明人研究发现，过渡阶段结束后，碳化硅MOSFET的阈值电压仍存在一定的偏移，阈值电压测量结果仍具有一定的不确定性。并且过渡阶段的时间过长，测试效率低下。
[0040] 需要说明的是，以下实施例虽然是以N型MOSFET为例进行说明，但相同的发明构思也可以用于P型MOSFET或者诸如IGBT的其他类型的MOS型半导体器件中。
[0041] 需要说明的是，本公开的实施例关注的是如何提高MOS型半导体器件阈值电压测量的稳定性、一致性、可靠性和效率，对于老化阶段和阈值测量阶段的驱动信号波形不做限定。
[0042] 图2是本公开一些实施例的MOS型半导体器件的阈值电压稳定性测试方法的驱动波形图。
[0043] 这些实施例提供一种MOS型半导体器件的阈值电压稳定性测试方法，包括：老化阶段、过渡阶段和阈值测量阶段，
[0044] 所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段、第四子阶段和第五子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
[0045] 在所述第一子阶段和所述第五子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加0V驱动信号；在所述第二子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；
[0046] 其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第三子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
[0047] 其中，在所述第二子阶段和所述第四子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
[0048] 当待测MOS型半导体器件是MOSFET时，其第一极为源极；当待测MOS型半导体器件是IGBT时，其第一极为发射极。
[0049] 由于在老化阶段结束时，MOS型半导体器件的栅极与第一极之间的电平状态是不确定的，向待测MOS型半导体器件的栅极和第一极之间提供0V电压，以使得器件的栅极、第一极和第二极均短路接地，老化阶段结束时的不确定电平给器件寄生电容充的电荷量可通过该过程释放一部分，从而削弱不确定电平对阈值电压测量结果的影响。
[0050] 图2所示的测试波形图中，在第二子阶段向的待测MOS型半导体器件的栅极和第一极之间提供的驱动信号VGS1，在第三子阶段向的待测MOS型半导体器件的栅极和第一极之间提供的驱动信号VGS2在第四子阶段向的待测MOS型半导体器件的栅极和第一极之间提供的驱动信号VGS3，|VGS3|>|VGS1|，驱动信号VGS2与驱动信号VGS3均为正电压，|VGS3|>|VGS2|。
[0051] 如果VGS3＝VGS1，驱动信号VGS3是使得待测MOS型半导体器件(具体为一个NMOSFET)导通的驱动信号，那么驱动信号VGS2与驱动信号VGS3的极性相同，并且满足|VGS3|>|VGS2|[0052] 第二子阶段、第三子阶段和第四子阶段中，MOS型半导体器件的栅极与第一极之间被施加三种恒定电压，且电压值是均匀过渡的。
[0053] 第一、这三个子阶段首要目的是为了保证每次测试过程中，进入最后一个子阶段前的被测MOS型半导体器件的栅极与第一极的电压状态是确定且一致的。
[0054] 第二、因为老化阶段的栅极驱动信号种类很多，只需要满足驱动信号一个周期内包含两种或两种以上的的电平，其中至少同时包含一种正极性的电平和一种负极性的电平的驱动波形，都可作为老化阶段的栅极驱动波形。那么本公开技术方案的方法，通过在第二子阶段、第三子阶段和第四子阶段中，MOS型半导体器件的栅极与第一极之间被施加三种恒定电压，通过三种恒定电压的一个简单的排列组合，来适配多样的老化驱动波形，因此对于不同类型的MOS型半导体器件均能够获得更高的测量精度。
[0055] 第三、当第二子阶段与第四子阶段电压恒定应力(本公开中应力即栅源电压或栅极发射极电压)设置时间较短时，从第二子阶段切换到第四子阶段可能会出现一个电压尖峰，该电压尖峰与第二子阶段和第四子阶段的应力设置时间和压差有关，时间越短，压差越大则电压尖峰越大，电压尖峰过大，轻则影响器件阈值电压测量结果，重则会对器件造成损伤，因此为保证设置时间较短，提高效率的同时具备较高的测量精度，则选择在第二子阶段和第四子阶段中间添加一个过渡电平即第三子阶段，可以在提高测量效率的同时，有效的减小电压尖峰，提高测量精度。
[0056] 在一些实施例中，第二子阶段中向MOS型半导体器件的栅极与第一极之间被施加正的恒定电压，第四子阶段中向MOS型半导体器件的栅极与第一极之间被施加负的恒定电压。
[0057] 在第四子阶段结束后，MOS型半导体器件的阈值电压存在一定的恢复。通过第五子阶段排除这种短期恢复量对测量结果的影响。为了提高测试效率，在不影响测量精度的条件下，第五子阶段的时长应当尽可能的小。
[0058] 需要说明的是，在本公开的各实施例中，过渡阶段中任意一个子阶段中，向待测MOS型半导体器件的栅极和第一极之间施加的电压均为恒定电压。
[0059] 在一些实施例中，所述第一子阶段的时长t1在1ms至2s的范围内；和/或，所述第二子阶段的时长t2在1ms至10s的范围内；和/或，所述第三子阶段的时长t3在1ms至5s的范围内；和/或，所述第四子阶段的时长t4在1ms至10s的范围内；和/或，所述第五子阶段的时长t5在1min至60min的范围内。
[0060] 在一些实施例中，所述第一极性的驱动信号和所述第二极性的驱动信号中使得待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
[0061] 在一些实施例中，所述第一子阶段、所述第二子阶段、所述第三子阶段、所述第四子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第五子阶段。
[0062] 例如，过渡阶段包括1个预处理周期和随后的第五子阶段。
[0063] 又例如，过渡阶段包括10个预处理周期和随后的第五子阶段。
[0064] 在一些实施例中，预处理周期的数量在1至10的范围内。
[0065] 图3是本公开另一些实施例的MOS型半导体器件的阈值电压稳定性测试方法的驱动波形图。
[0066] 这些实施例提供一种MOS型半导体器件的阈值电压稳定性测试方法，包括：老化阶段、过渡阶段和阈值测量阶段，其特征在于，
[0067] 所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段、第四子阶段和第五子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
[0068] 在所述第一子阶段和/或所述第五子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加绝对值小于或等于动态漂移临界电压的绝对值且极性与动态漂移临界电压相同的驱动信号，所述动态漂移临界电压是使动态阈值漂移可忽略的栅极与第一极之间的电压；在所述第二子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；
[0069] 其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第三子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
[0070] 其中，在所述第二子阶段和所述第四子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
[0071] 由于在老化阶段结束时，栅极与第一极之间的电压状态无法确定。并且研究发现对于N沟道MOS型半导体器件，动态阈值漂移效应是存在一个动态漂移临界负栅压值的。也就是说当负栅压的绝对值等于该临界值的绝对值时，动态阈值漂移效果并不明显。因此可以通过第一子阶段抑制动态阈值漂移。
[0072] 每个N沟道MOS型半导体器件都存在一个确定的动态漂移临界负栅压值，每个P沟道MOS型半导体器件都存在一个确定的动态漂移临界正栅压值。
[0073] 具体地，在图3所示的实施例中待测试MOS型半导体器件为N沟道类型，在第一子阶段和第五子阶段均向待测试MOS型半导体器件的栅极和第一极之间施加绝对值小于或等于临界负栅压绝对值的恒定的电压驱动信号Vcr。电压驱动信号Vcr为负电压。
[0074] 第五子阶段的作用是等待阈值电压漂移短期恢复量充分恢复，消除阈值电压漂移短期恢复量对测量结果的影响。
[0075] 在第二子阶段、第三子阶段和第四子阶段向待测MOS型半导体器件的栅极和第一极之间施加的驱动信号VGS1、VGS2、VGS3的电压值的特征与图2所示实施例相同，在此不做赘述。
[0076] 在一些实施例中，所述第一子阶段的时长t1在1ms至1s的范围内；和/或，所述第二子阶段的时长t2在1ms至10s的范围内；和/或，所述第三子阶段的时长t3在1ms至5s的范围内；和/或，所述第四子阶段的时长t4在1ms至10s的范围内；和/或，所述第五子阶段的时长t5在0.5min至30min的范围内。
[0077] 第一子阶段至第四子阶段的时长均相对很短，且第五子阶段的时长可适度缩短，这相对于现有技术可大大提升测试效率。
[0078] 在一些实施例中，所述第一极性的驱动信号和所述第二极性中使得所述待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
[0079] 在一些实施例中，所述第一子阶段、所述第二子阶段、所述第三子阶段、所述第四子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第五子阶段。
[0080] 图4是本公开一些实施例的MOS型半导体器件的阈值电压稳定性测试方法的驱动波形图。
[0081] 这些实施例提供一种MOS型半导体器件的阈值电压稳定性测试方法，包括：老化阶段、过渡阶段和阈值测量阶段，
[0082] 所述过渡阶段包括依次设置的第一子阶段、第二子阶段、第三子阶段和第四子阶段，在所述过渡阶段待测试MOS型半导体器件的第一极和第二极短路连接；
[0083] 在所述第一子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第一极性的驱动信号；在所述第三子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加第二极性的驱动信号；在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加0V驱动信号；
[0084] 其中，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值不等，所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值较大一者的驱动信号为特征驱动信号，或者所述第一极性的驱动信号和所述第二极性的驱动信号的绝对值相等，所述第一极性的驱动信号和所述第二极性的驱动信号中能够使得所述待测MOS型半导体器件导通的一者为特征驱动信号，在所述第二子阶段向所述待测试MOS型半导体器件的栅极和第一极之间施加的驱动信号的极性与所述特征驱动信号的极性相同，且绝对值小于所述特征驱动信号的绝对值；
[0085] 其中，在所述第一子阶段和所述第三子阶段所述待测MOS型半导体器件处于不同的关断导通状态。
[0086] 相对于图2所示的实施例，这些实施例省去了在过渡阶段初期向待测MOS型半导体器件的栅极和第一极之间施加0V电压的过程。可以进一步节约测试时间，提高测试效率。并且由于第一子阶段、第二子阶段和第三子阶段的电压值是相对均匀过渡的，阈值电压稳定性的测试结果的精度仍是较高的。
[0087] 在一些实施例中，在所述第四子阶段，向所述待测试MOS型半导体器件的栅极和第一极之间施加绝对值小于或等于动态漂移临界电压的绝对值且极性与动态漂移临界电压的极性相同的驱动信号，所述动态漂移临界电压是使动态阈值漂移可忽略的栅极与第一极之间的电压。
[0088] 在一些实施例中，所述第一子阶段的时长t1在1ms至10s的范围内；和/或，所述第二子阶段的时长t2在1ms至5s的范围内；和/或，所述第三子阶段的时长t3在1ms至10s的范围内；和/或，所述第四子阶段的时长t4在1min至60min的范围内。
[0089] 在一些实施例中，所述第一极性的驱动信号和所述第二极性的驱动信号中使得所述待测MOS型半导体器件导通的一者的绝对值大于0V且小于或等于25V，另一者的绝对值大于0V且小于或等于10V。
[0090] 在一些实施例中，所述第一子阶段、所述第二子阶段、所述第三子阶段为一个预处理周期，所述过渡阶段包括至少一个预处理周期以及位于最后一个预处理周期之后的第四子阶段。
[0091] 所述第一子阶段、所述第二子阶段、所述第三子阶段中向待测MOS型半导体器件的栅极和第一极之间施加的驱动信号VGS1、VGS2、VGS3的电压值的特征与图2所示实施例相同，在此不做赘述。
[0092] 基于相同的发明构思，本公开的实施例还一种MOS型半导体器件的阈值电压稳定性测试设备，被配置为执行前述的阈值电压稳定性测试方法。
[0093] 测试设备例如可以向MOS型半导体器件的栅极和第一极之间施加符合前述实施例特征的驱动信号。从而提高阈值电压稳定性测试的可靠性和效率。
[0094] 本公开中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
[0095] 本公开的保护范围不限于上述的实施例，显然，本领域的技术人员可以对本公开进行各种改动和变形而不脱离本公开的范围和精神。倘若这些改动和变形属于本公开权利要求及其等同技术的范围，则本公开的意图也包含这些改动和变形在内。
