一种适用于高压DCDC系统的充电电路

摘要

本发明提供一种适用于高压DCDC系统的充电电路，包括DC/DC控制器、第二HV‑NMOS管和第三HV‑NMOS管，其中所述第二HV‑NMOS管的栅极与所述DC/DC控制器的驱动引脚连接，漏极与电源输入端VIN连接，源极与所述第三HV‑NMOS管的漏极共同连接于节点SW；所述第三HV‑NMOS管的栅极与所述DC/DC控制器的另一驱动引脚连接，源极接地；还包括第四NMOS管、第五NMOS管、电压比较器，所述电压比较器的输入端与所述电源输入端VIN、电池连接端VBAT连接；输出端与所述第四NMOS管、所述第五NMOS管的栅极连接，以控制所述第四NMOS管、所述第五NMOS管的导通关闭状态，进而控制所述第二HV‑NMOS管的体二极管的极性。本发明省去了原高压DCDC系统中用作功率路径管的第一HV‑NMOS管，减少了芯片的面积；同时可以防止电池电流向电源输入端倒灌。

权利要求

1.一种适用于高压DCDC系统的充电电路，包括DC/DC控制器、第二HV‑NMOS管和第三HV‑NMOS管，其中所述第二HV‑NMOS管的栅极与所述DC/DC控制器的驱动引脚连接，漏极与电源输入端VIN连接，源极与所述第三HV‑NMOS管的漏极共同连接于节点SW；所述第三HV‑NMOS管的栅极与所述DC/DC控制器的另一驱动引脚连接，源极接地；其特征在于：还包括第四NMOS管、第五NMOS管、电压比较器，所述电压比较器的输入端与所述电源输入端VIN、电池连接端VBAT连接；输出端与所述第四NMOS管、所述第五NMOS管的栅极连接，以控制所述第四NMOS管、所述第五NMOS管的导通关闭状态，进而控制所述第二HV‑NMOS管的体二极管的极性；

所述第四NMOS管的源极与所述第二HV‑NMOS管的基体端连接，漏极与所述电源输入端VIN连接，栅极与第一反相器的输出端连接，所述第一反相器的输入端与所述电压比较器的输出端连接；

所述第五NMOS管的源极与所述第二HV‑NMOS管的基体端连接，漏极与所述节点SW连接，栅极与第二反相器的输出端连接，所述第二反相器的输入端与所述第一反相器的输出端连接，所述第一反相器的输入端与所述电压比较器的输出端连接。

2.如权利要求1所述的适用于高压DCDC系统的充电电路，其特征在于：所述电压比较器的正向输入端与所述电源输入端VIN连接，反向输入端与所述电池连接端VBAT连接。

3.如权利要求1所述的适用于高压DCDC系统的充电电路，其特征在于：所述充电电路还包括第一电容、第二电容、第一电感、第一电阻和第二电阻，所述第一电容的上极板与所述第一反相器、所述第二反相器的电源端连接，下极板与节点SW连接；所述第二电容的上级板与所述电池连接端VBAT连接，下极板接地；所述第一电感设置于所述第一电容的下极板与所述电池连接端VBAT之间；所述第一电阻和所述第二电阻串联设置于节点SW与地之间，且所述第一电阻与所述第二电阻连接线上的一点与所述DC/DC控制器的FB引脚连接；所述第一反相器、所述第二反相器的地端与所述节点SW连接。

4.一种适用于高压DCDC系统的充电电路，包括DC/DC控制器、第二HV‑NMOS管和第三HV‑NMOS管，其中所述第二HV‑NMOS管的栅极与所述DC/DC控制器的驱动引脚连接，漏极与电源输入端VIN连接，源极与所述第三HV‑NMOS管的漏极共同连接于节点SW；所述第三HV‑NMOS管的栅极与所述DC/DC控制器的另一驱动引脚连接，源极接地；其特征在于：还包括第四NMOS管、第五NMOS管、电压比较器，所述电压比较器的输入端与所述电源输入端VIN、电池连接端VBAT连接；输出端与所述第四NMOS管、所述第五NMOS管的栅极连接，以控制所述第四NMOS管、所述第五NMOS管的导通关闭状态，进而控制所述第二HV‑NMOS管的体二极管的极性；

所述第四NMOS管的漏极与所述第二HV‑NMOS管基体端连接，源极接地，栅极与所述电压比较器的输出端连接；

所述第五NMOS管的源极与所述第二HV‑NMOS管基体端连接，漏极与所述节点SW连接，栅极与第二反相器的输出端连接，所述第二反相器的输入端与所述电压比较器的输出端连接。

5.如权利要求4所述的适用于高压DCDC系统的充电电路，其特征在于：所述电压比较器的正向输入端与所述电池连接端VBAT连接，反向输入端与所述电源输入端VIN连接。

6.如权利要求4所述的适用于高压DCDC系统的充电电路，其特征在于：所述充电电路还包括第一电容、第二电容、第一电感、第一电阻和第二电阻，所述第一电容的上极板与所述第二反相器的电源端连接，下极板与节点SW连接；所述第二电容的上级板与所述电池连接端VBAT连接，下极板接地；所述第一电感设置于所述第一电容的下极板与所述电池连接端VBAT之间；所述第一电阻和所述第二电阻串联设置于节点SW与地之间，且所述第一电阻与所述第二电阻连接线上的一点与所述DC/DC控制器的FB引脚连接；所述第二反相器的地端与所述节点SW连接。

说明书

一种适用于高压DCDC系统的充电电路

技术领域

[0001] 本发明涉及开关电源技术领域，具体涉及一种适用于高压DCDC系统的充电电路。

背景技术

[0002] 电子设备已经成为日常工作生活中必不可少的工具，随着电子设备的广泛应用，人们对电子设备产生了更高的需求，如便携、小巧、待机时间长、充电速度快、充电效率高等需求，为实现上述需求，需要有面积更小的芯片，充电效率更高、充电速度更快的电源系统来实现。

[0003] 图1所示为一种典型的电子设备电路系统，连接外接电源时，外接电源通过DCDC系统给电子设备供电或者给电池充电，断掉外接电源后，电池通过DCDC系统给电子设备供电。

[0004] 图2所示为一种高压DCDC系统电路示意图，该高压DCDC系统包括三个HV‑NMOS（High Voltage NMOS）管Q1、Q2和Q3，所述Q1、Q2和Q3均为开关功率管。当电源输入端VIN的电压大于电池连接端VBAT的电压时，外接电源为电池充电，此时，HV‑NMOS管Q1开启起到导通管的作用；当电源输入端VIN的电压小于电池连接端VBAT的电压时，电池通过HV‑NMOS管Q2向输出端VOUT提供电能，此时，HV‑NMOS管Q1关闭，其体二极管也处于反偏状态，Q1可以有效防止电池输出的电流向电源输入端VIN倒灌；可以看出，在该高压DCDC系统中，HV‑NMOS管Q1是必不可少的。HV‑NOMS管Q1的导通阻抗是决定该高压DCDC系统充电效率的一个关键参数，Q1的导通阻抗越高，在其导通时其上以热能形式流失的能量就越多，高压DCDC系统的充电效率就越低。为了提高该高压DCDC系统的充电效率，直接的做法的降低Q1的导通阻抗，这就需要增大Q1的面积，进而导致芯片面积的增大。

发明内容

[0005] 为解决以上技术问题中的至少一个，本发明对图2所示的高压DCDC系统进行改进，提出了一种适用于高压DCDC系统的充电电路，其可以有效节省开关功率管所需的芯片面积。

[0006] 一种适用于高压DCDC系统的充电电路，包括DC/DC控制器、第二HV‑NMOS管和第三HV‑NMOS管，其中所述第二HV‑NMOS管的栅极与所述DC/DC控制器的驱动引脚连接，漏极与电源输入端VIN连接，源极与所述第三HV‑NMOS管的漏极共同连接于节点SW；所述第三HV‑NMOS管的栅极与所述DC/DC控制器的另一驱动引脚连接，源极接地；还包括第四NMOS管、第五NMOS管、电压比较器，所述电压比较器的输入端与所述电源输入端VIN、电池连接端VBAT连接；输出端与所述第四NMOS管、所述第五NMOS管的栅极连接，以控制所述第四NMOS管、所述第五NMOS管的导通关闭状态，进而控制所述第二HV‑NMOS管的体二极管的极性。

[0007] 优选的是，所述第四NMOS管的源极与所述第二HV‑NMOS管的基体端连接，漏极与所述电源输入端VIN连接，栅极与第一反相器的输出端连接，所述第一反相器的输入端与所述电压比较器的输出端连接。

[0008] 上述任一方案优选的是，所述第五NMOS管的源极与所述第二HV‑NMOS管的基体端连接，漏极与所述节点SW连接，栅极与第二反相器的输出端连接，所述第二反相器的输入端与所述第一反相器的输出端连接，所述第一反相器的输入端与所述电压比较器的输出端连接。

[0009] 上述任一方案优选的是，所述电压比较器的正向输入端与所述电源输入端VIN连接，反向输入端与所述电池连接端VBAT连接。

[0010] 上述任一方案优选的是，所述充电电路还包括第一电容、第二电容、第一电感、第一电阻和第二电阻，所述第一电容的上极板与所述第一反相器、所述第二反相器的电源端连接，下极板与节点SW连接；所述第二电容的上级板与所述电池连接端VBAT连接，下极板接地；所述第一电感设置于所述第一电容的下极板与所述电池连接端VBAT之间；所述第一电阻和所述第二电阻串联设置于节点SW与地之间，且所述第一电阻与所述第二电阻连接线上的一点与所述DC/DC控制器的FB引脚连接；所述第一反相器、所述第二反相器的地端与所述节点SW连接。

[0011] 上述任一方案优选的是，所述第四NMOS管的漏极与所述第二HV‑NMOS管基体端连接，源极接地，栅极与所述电压比较器的输出端连接。

[0012] 上述任一方案优选的是，所述第五NMOS管的源极与所述第二HV‑NMOS管基体端连接，漏极与所述节点SW连接，栅极与第二反相器的输出端连接，所述第二反相器的输入端与所述电压比较器的输出端连接。

[0013] 上述任一方案优选的是，所述电压比较器的正向输入端与所述电池连接端VBAT连接，反向输入端与所述电源输入端VIN连接。

[0014] 上述任一方案优选的是，所述充电电路还包括第一电容、第二电容、第一电感、第一电阻和第二电阻，所述第一电容的上极板与所述第二反相器的电源端连接，下极板与节点SW连接；所述第二电容的上级板与所述电池连接端VBAT连接，下极板接地；所述第一电感设置于所述第一电容的下极板与所述电池连接端VBAT之间；所述第一电阻和所述第二电阻串联设置于节点SW与地之间，且所述第一电阻与所述第二电阻连接线上的一点与所述DC/DC控制器的FB引脚连接；所述第二反相器的地端与所述节点SW连接。

[0015] 一种适用于高压DCDC系统的充电电路，包括DC/DC控制器、第二HV‑NMOS管和第三HV‑NMOS管，其中所述第二HV‑NMOS管的栅极与所述DC/DC控制器的驱动引脚连接，漏极与电源输入端VIN连接，源极与所述第三HV‑NMOS管的漏极共同连接于节点SW；所述第三HV‑NMOS管的栅极与所述DC/DC控制器的另一驱动引脚连接，源极接地；还包括第四PMOS管、第五PMOS管、电压比较器，所述电压比较器的输入端与所述电源输入端VIN、电池连接端VBAT连接；输出端与所述第四PMOS管、所述第五PMOS管的栅极连接，以控制所述第四PMOS管、所述第五PMOS管的导通关闭状态，进而控制所述第二HV‑NMOS管的体二极管的极性。

[0016] 优选的是，所述第四PMOS管的漏极与所述第二HV‑NMOS管的基体端连接，源极与所述电源输入端VIN连接，基体端与所述电源输入端VIN连接，栅极与第一反相器的输出端连接，所述第一反相器的输入端与所述电压比较器的输出端连接。

[0017] 上述任一方案优选的是，所述第五PMOS管的漏极与所述第二HV‑NMOS管的基体端连接，源极与所述节点SW连接，基体端与所述节点SW连接，栅极与第二反相器的输出端连接，所述第二反相器的输入端与所述第一反相器的输出端连接，所述第一反相器的输入端与所述电压比较器的输出端连接。

[0018] 上述任一方案优选的是，所述电压比较器的反向输入端与所述电源输入端VIN连接，正向输入端与所述电池连接端VBAT连接。

[0019] 上述任一方案优选的是，所述充电电路还包括第一电容、第二电容、第一电感、第一电阻和第二电阻，所述第一电容的上极板与所述第一反相器、所述第二反相器的电源端连接，下极板与节点SW连接；所述第二电容的上级板与所述电池连接端VBAT连接，下极板接地；所述第一电感设置于所述第一电容的下极板与所述电池连接端VBAT之间；所述第一电阻和所述第二电阻串联设置于节点SW与地之间，且所述第一电阻与所述第二电阻连接线上的一点与所述DC/DC控制器的FB引脚连接；所述第一反相器、所述第二反相器的地端与所述节点SW连接。

[0020] 上述任一方案优选的是，所述第四PMOS管的源极与所述第二HV‑NMOS管基体端连接，漏极接地，基体端与所述电源输入端VIN连接，栅极与所述电压比较器的输出端连接。

[0021] 上述任一方案优选的是，所述第五PMOS管的漏极与所述第二HV‑NMOS管基体端连接，源极与所述节点SW连接，基体端与所述节点SW连接，栅极与第二反相器的输出端连接，所述第二反相器的输入端与所述电压比较器的输出端连接。

[0022] 上述任一方案优选的是，所述电压比较器的反向输入端与所述电池连接端VBAT连接，正向输入端与所述电源输入端VIN连接。

[0023] 上述任一方案优选的是，所述充电电路还包括第一电容、第二电容、第一电感、第一电阻和第二电阻，所述第一电容的上极板与所述第二反相器的电源端连接，下极板与节点SW连接；所述第二电容的上级板与所述电池连接端VBAT连接，下极板接地；所述第一电感设置于所述第一电容的下极板与所述电池连接端VBAT之间；所述第一电阻和所述第二电阻串联设置于节点SW与地之间，且所述第一电阻与所述第二电阻连接线上的一点与所述DC/DC控制器的FB引脚连接；所述第二反相器的地端与所述节点SW连接。

[0024] 本发明的适用于高压DCDC系统的充电电路具有以下有益效果：

[0025] 1、省去了原高压DCDC系统中用作开关功率管的Q1，进而减少了芯片的面积，在充电效率不变的情况下，由于第四NMOS管、第五NMOS管或者第四PMOS管、第五PMOS管等器件所需的芯片面积相对于开关管所需的芯片面积可以忽略不计，由于省去HV‑NMOS管Q1可以使芯片面积减少约1/3左右；

[0026] 2、根据电源输入端VIN的电压和电池连接端VBAT的电压大小关系，改变与第二HV‑NMOS管的基体端连接的节点，进而改变第二HV‑NMOS管的体二极管的极性，保证电池连接端VBAT的电压大于电源输入端VIN的电压时不会发生电池输出的电流向电源输入端VIN倒灌的情况；

[0027] 3、在与原高压DCDC系统芯片面积相同的情况下，可以把省去的HV‑NMOS管Q1的面积用于增加HV‑NMOS管Q2和HV‑NMOS管Q3的面积，进而进一步提高充电效率。

附图说明

[0028] 图1为一种典型的电子设备电路系统。

[0029] 图2为一种高压DCDC系统电路示意图。

[0030] 图3为按照本发明的适用于高压DCDC系统的充电电路的一优选实施例的电路示意图。

[0031] 图4为按照本发明的适用于高压DCDC系统的充电电路的如图3所示实施例在输入电压大于电池电压时的第二HV‑NMOS管的寄生二极管的偏置方向示意图。

[0032] 图5为按照本发明的适用于高压DCDC系统的充电电路的如图3所示实施例在输入电压小于电池电压时的第二HV‑NMOS管的寄生二极管的偏置方向示意图。

[0033] 图6为按照本发明的适用于高压DCDC系统的充电电路的另一实施例的电路示意图。

[0034] 图7为按照本发明的适用于高压DCDC系统的充电电路的如图6所示实施例在输入电压大于SW节点电压时的第二HV‑NMOS管的寄生二极管的偏置方向示意图。

[0035] 图8为按照本发明的适用于高压DCDC系统的充电电路的如图6所示实施例在输入电压小于SW节点电压时的第二HV‑NMOS管的寄生二极管的偏置方向示意图。

具体实施方式

[0036] 为了更好地理解本发明，下面结合具体实施例对本发明作详细说明。

[0037] 实施例1 如图3所示，一种适用于高压DCDC系统的充电电路，包括DC/DC控制器X1、第二HV‑NMOS管Q2和第三HV‑NMOS管Q3，其中所述第二HV‑NMOS管Q2的栅极与所述DC/DC控制器X1的驱动引脚连接，漏极与电源输入端VIN连接，源极与所述第三HV‑NMOS管Q3的漏极共同连接于节点SW；所述第三HV‑NMOS管Q3的栅极与所述DC/DC控制器X1的另一驱动引脚连接，源极接地。所述适用于高压DCDC系统的充电电路还包括第四NMOS管Q4、第五NMOS管Q5、电压比较器X2，所述电压比较器X2的输入端与所述电源输入端VIN、电池连接端VBAT连接；输出端与所述第四NMOS管Q4、所述第五NMOS管Q5的栅极连接，以控制所述第四NMOS管Q4、所述第五NMOS管Q5的导通关闭状态，进而控制所述第二HV‑NMOS管Q2的体二极管的极性。

[0038] 具体地说，所述第四NMOS管Q4的源极与所述第二HV‑NMOS管Q2的基体端连接，漏极与所述电源输入端VIN连接，栅极与第一反相器X4的输出端连接，所述第一反相器X4的输入端与所述电压比较器X2的输出端连接。所述第五NMOS管Q5的源极与所述第二HV‑NMOS管Q2的基体端连接，漏极与所述节点SW连接，栅极与第二反相器X3的输出端连接，所述第二反相器X3的输入端与所述第一反相器X4的输出端连接，所述第一反相器X4的输入端与所述电压比较器X2的输出端连接。所述电压比较器X2的正向输入端与所述电源输入端VIN连接，反向输入端与所述电池连接端VBAT连接。

[0039] 在本实施例中优选的是，所述第四NMOS管Q4和所述第五NMOS管Q5均为增强型NMOS管。所述第二HV‑NMOS管Q2的栅极接收的驱动信号与所述第三HV‑NMOS管Q3的栅极接收的驱动信号是相反的、互不重叠的两路驱动信号。

[0040] 在本实施例中优选的是，所述充电电路还包括第一电容Cbst、第二电容C2、第一电感L1、第一电阻R1和第二电阻R2，所述第一电容Cbst的上极板与所述第一反相器X4、所述第二反相器X3的电源端连接，下极板与节点SW连接；所述第二电容C2的上级板与所述电池连接端VBAT连接，下极板接地；所述第一电感L1设置于所述第一电容Cbst的下极板与所述电池连接端VBAT之间；所述第一电阻R1和所述第二电阻R2串联设置于节点SW与地之间，且所述第一电阻R1与所述第二电阻R2连接线上的一点与所述DC/DC控制器X1的FB引脚连接；所述第一反相器X4、所述第二反相器X3的地端与所述节点SW连接。

[0041] 当所述电源输入端VIN的电压大于所述电池连接端VBAT的电压时，所述电压比较器X2的输出端输出高电平，此时所述第四NMOS管Q4的栅极为低电平，Q4关闭，而所述第五NMOS管Q5的栅极为高电平，Q5导通，则所述第二HV‑NMOS管Q2的基体端与节点SW连接，即相当于所述第二HV‑NMOS管Q2的基体端与其源极连接，在所述第二HV‑NMOS管Q2的衬底与漏极间形成PN结，所述第二HV‑NMOS管Q2的体二极管的正极连接节点SW，负极连接电源输入端VIN，具体如图4所示，此时所述第二HV‑NMOS管Q2的体二极管不会导通。可以通过所述DC/DC控制器X1控制所述第二HV‑NMOS管Q2的栅极电压为高电平使所述第二HV‑NMOS管Q2导通，进而通过外接电源为电池充电。

[0042] 当所述电源输入端VIN的电压小于所述电池连接端VBAT的电压时，所述电压比较器X2的输出端输出低电平，此时所述第四NMOS管Q4的栅极为高电平，Q4导通，而所述第五NMOS管Q5的栅极为低电平，Q5关闭，则所述第二HV‑NMOS管Q2的基体端与电源输入端VIN连接，即相当于所述第二HV‑NMOS管Q2的基体端与其漏极连接，在所述第二HV‑NMOS管Q2的衬底与源极间形成PN结，所述第二HV‑NMOS管Q2的体二极管的正极连接电源输入端VIN，负极连接节点SW，具体如图5所示，此时所述第二HV‑NMOS管Q2的体二极管同样也不会导通。

[0043] 由此，通过所述第四NMOS管Q4、所述第五NMOS管Q5的导通关闭状态，改变所述第二HV‑NMOS管Q2的基体端的连接节点，进而改变所述第二HV‑NMOS管Q2的体二极管的极性，使所述第二HV‑NMOS管Q2的体二极管一直处于关闭状态，在节省了原高压DCDC系统中用作功率路径管的HV‑NMOS管Q1的基础上，也可以有效防止电流从电池连接端VBAT向电源输入端VIN倒灌。同时，由于第四NMOS管Q4、所述第五NMOS管Q5不需要很小的导通阻抗，其所需的芯片面积相对于开关功率管Q1所需的芯片面积可以忽略不计，加之第一反相器X4、第二反相器X3和电压比较器X2所需的芯片面积相对于开关功率管Q1所需的芯片面积也可以忽略不计，因此相对于原高压DCDC系统可以使芯片面积减少约1/3左右。

[0044] 具体地说，在原高压DCDC系统中，开关功率管的导通阻抗需要做到mΩ级，则其面5 2
积需要在10um的级别，其占用的芯片面积相当于数千个Q4或Q5并联占用的芯片面积；同时
2 2 2
反相器的面积在um 的级别，电压比较器的面积在10 um的级别，因此，相对于开关功率管Q1，第四NMOS管Q4、第五NMOS管Q5、第一反相器X4、第二反相器X3和电压比较器X2所需的芯片面积可以忽略不计，本技术方案相对于原高压DCDC系统可以使芯片面积减少约1/3左右。
同时，由于开关功率管的传输电流在1A左右，而除开关功率管之外的其他控制部分的电流在100uA级，因此新增加的第四NMOS管、第五NMOS管、第一反相器X4、第二反相器X3和电压比较器X2的功耗可以忽略不记，对于高压DCDC系统的导通效率产生的影响也可以忽略不计。

[0045] 实施例2 如图6所示，一种适用于高压DCDC系统的充电电路，包括DC/DC控制器X1、第二HV‑NMOS管Q2和第三HV‑NMOS管Q3，其中所述第二HV‑NMOS管Q2的栅极与所述DC/DC控制器X1的驱动引脚连接，漏极与电源输入端VIN连接，源极与所述第三HV‑NMOS管Q3的漏极共同连接于节点SW；所述第三HV‑NMOS管Q3的栅极与所述DC/DC控制器X1的另一驱动引脚连接，源极接地。所述适用于高压DCDC系统的充电电路还包括第四NMOS管Q4、第五NMOS管Q5、电压比较器X2，所述电压比较器X2的输入端与所述电源输入端VIN、电池连接端VBAT连接；输出端与所述第四NMOS管Q4、所述第五NMOS管Q5的栅极连接，以控制所述第四NMOS管Q4、所述第五NMOS管Q5的导通关闭状态，进而控制所述第二HV‑NMOS管Q2的体二极管的极性。

[0046] 具体地说，所述第四NMOS管Q4的漏极与所述第二HV‑NMOS管Q2基体端连接，源极接地，栅极与所述电压比较器X2的输出端连接。所述第五NMOS管Q5的源极与所述第二HV‑NMOS管Q2基体端连接，漏极与所述节点SW连接，栅极与第二反相器X3的输出端连接，所述第二反相器X3的输入端与所述电压比较器X2的输出端连接。所述电压比较器X2的正向输入端与所述电池连接端VBAT连接，反向输入端与所述电源输入端VIN连接。

[0047] 在本实施例中优选的是，所述充电电路还包括第一电容Cbst、第二电容C2、第一电感L1、第一电阻R1和第二电阻R2，所述第一电容Cbst的上极板与所述第二反相器X3的电源端连接，下极板与节点SW连接；所述第二电容C2的上级板与所述电池连接端VBAT连接，下极板接地；所述第一电感L1设置于所述第一电容Cbst的下极板与所述电池连接端VBAT之间；所述第一电阻R1和所述第二电阻R2串联设置于节点SW与地之间，且所述第一电阻R1与所述第二电阻R2连接线上的一点与所述DC/DC控制器X1的FB引脚连接；所述第二反相器X3的地端与所述节点SW连接。

[0048] 当所述电源输入端VIN的电压大于所述电池连接端VBAT的电压时，所述电压比较器X2的输出端输出低电平，此时所述第四NMOS管Q4的栅极为低电平，Q4关闭，而所述第五NMOS管Q5的栅极为高电平，Q5导通，则所述第二HV‑NMOS管Q2的基体端与节点SW连接，即相当于所述第二HV‑NMOS管Q2的基体端与其源极连接，在所述第二HV‑NMOS管Q2的衬底与漏极间形成PN结，所述第二HV‑NMOS管Q2的体二极管的正极连接节点SW，负极连接电源输入端VIN，具体如图7所示，此时所述第二HV‑NMOS管Q2的体二极管不会导通。可以通过所述DC/DC控制器X1控制所述第二HV‑NMOS管Q2的栅极电压为高电平使所述第二HV‑NMOS管Q2导通，进而通过外接电源为电池充电。

[0049] 当所述电源输入端VIN的电压小于所述电池连接端VBAT的电压时，所述电压比较器X2的输出端输出高电平，此时所述第四NMOS管Q4的栅极为高电平，Q4导通，而所述第五NMOS管Q5的栅极为低电平，Q5关闭，则所述第二HV‑NMOS管Q2的基体端与地连接，此时，在所述第二HV‑NMOS管Q2的衬底与源极间形成一个PN结，在所述第二HV‑NMOS管Q2的衬底与漏极间形成另一个PN结，即所述第二HV‑NMOS管Q2有两个对顶结构的体二极管，其中一个体二极管正极连接地，负极连接节点SW，另一个体二极管正极接地，负极连接电源输入端VIN，具体如图8所示，此时两个对顶结构的体二极管同样不会导通。

[0050] 由此，通过所述第四NMOS管Q4、所述第五NMOS管Q5的导通关闭状态，改变所述第二HV‑NMOS管Q2的基体端的连接节点，进而改变所述第二HV‑NMOS管Q2的体二极管的极性，使所述第二HV‑NMOS管Q2的体二极管一直处于关闭状态，在节省了原高压DCDC系统中用作功率路径管的HV‑NMOS管Q1的基础上，也可以有效防止电流从电池连接端VBAT向电源输入端VIN倒灌。同时，由于第四NMOS管Q4、所述第五NMOS管Q5不需要很小的导通阻抗，其所需的芯片面积相对于开关管所需的芯片面积可以忽略不计，加之第一反相器X4、第二反相器X3和电压比较器X2所需的芯片面积相对于开关管所需的芯片面积也可以忽略不计，因此相对于原高压DCDC系统可以使芯片面积减少约1/3左右。

[0051] 实施例3 与实施例1中的适用于高压DCDC系统的充电电路的结构所不同的是，所述第四NMOS管Q4由第四PMOS管代替，所述第五NMOS管Q5由第五PMOS管代替。具体地说，所述第四PMOS管的漏极与所述第二HV‑NMOS管Q2的基体端连接，源极与所述电源输入端VIN连接，基体端与所述电源输入端VIN连接，栅极与第一反相器X4的输出端连接，所述第一反相器X4的输入端与所述电压比较器X2的输出端连接。所述第五PMOS管的漏极与所述第二HV‑NMOS管Q2的基体端连接，源极与所述节点SW连接，基体端与所述节点SW连接，栅极与第二反相器X3的输出端连接。所述电压比较器X2的反向输入端与所述电源输入端VIN连接，正向输入端与所述电池连接端VBAT连接。

[0052] 实施例4 与实施例2中的适用于高压DCDC系统的充电电路的结构所不同的是，所述第四NMOS管Q4由第四PMOS管代替，所述第五NMOS管Q5由第五PMOS管代替。具体地说，所述第四PMOS管的源极与所述第二HV‑NMOS管Q2基体端连接，漏极接地，基体端与所述电源输入端VIN连接，栅极与所述电压比较器X2的输出端连接。所述第五PMOS管的漏极与所述第二HV‑NMOS管Q2基体端连接，源极与所述节点SW连接，基体端与所述节点SW连接，栅极与第二反相器X3的输出端连接。所述电压比较器X2的反向输入端与所述电池连接端VBAT连接，正向输入端与所述电源输入端VIN连接。

[0053] 需要说明的是，以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管前述实施例对本发明进行了详细的说明，本领域的技术人员应该理解：其可以对前述实施例记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，而这些替换，并不使相应技术方案的本质脱离本发明技术方案的范围。