一种基于FPGA的频谱监测方法及前端接收机

摘要

本申请提供了一种基于FPGA的频谱监测方法及前端接收机，应用于前端接收机，首先接收前端系统或后端系统下发的频谱监测参数，结合接收机特征得到快速傅里叶变换次数，将外部需扫描的信号与频谱监测参数对应的射频信号进行混频得到中频信号，再通过数字下变频处理得到基带IQ信号。最后按照快速傅里叶变换次数、频谱监测参数以及前端接收机的接收机特征对基带IQ信号进行快速傅里叶变换得到频谱数据。通过数字下变频中采用信号抽取的方式进行滤波器设计，降低滤波器阶数，有效降低FPGA内部的DSP资源消耗和产品功耗。

权利要求

1.一种基于FPGA的频谱监测方法，其特征在于，应用于前端接收机，前端接收机的接收机特征包括本振跳频步进和前端AD采样率，前端接收机包括快速傅里叶变换IP核，包括：接收前端系统或后端系统下发的频谱监测参数，频谱监测参数包括扫描带宽和中心频率；

对所述本振跳频步进进行频谱拼接；

根据扫描带宽和频谱拼接后的本振跳频步进得到快速傅里叶变换次数；

根据所述中心频率和扫描带宽得到跳频频点；

将外部需扫描的信号与所述跳频频点对应的射频信号进行混频得到中频信号；

将所述中频信号通过数字下变频处理得到基带IQ信号；

将所述快速傅里叶变换IP核按照所述前端AD采样率设置工作时钟；

将所述快速傅里叶变换IP核根据扫描带宽得到快速傅里叶变换点数；

将所述快速傅里叶变换IP核按照工作时钟和快速傅里叶变换点数以及所述快速傅里叶变换次数对所述基带IQ信号进行快速傅里叶变换得到频谱数据。

2.一种前端接收机，其特征在于，前端接收机的接收机特征包括本振跳频步进和前端AD采样率，前端接收机包括快速傅里叶变换IP核，所述前端接收机包括：参数接收模块，用于接收前端系统或后端系统下发的频谱监测参数，频谱监测参数包括扫描带宽和中心频率；

FPGA处理模块，对所述本振跳频步进进行频谱拼接；

根据扫描带宽和频谱拼接后的本振跳频步进得到快速傅里叶变换次数；

混频模块，用于根据所述中心频率和扫描带宽得到跳频频点；

将外部需扫描的信号与所述跳频频点对应的射频信号进行混频得到中频信号；

下变频模块，用于将所述中频信号通过数字下变频处理得到基带IQ信号；

傅里叶变换模块，将所述快速傅里叶变换IP核按照所述前端AD采样率设置工作时钟；

将所述快速傅里叶变换IP核根据扫描带宽得到快速傅里叶变换点数；

将所述快速傅里叶变换IP核按照工作时钟和快速傅里叶变换点数以及所述快速傅里叶变换次数对所述基带IQ信号进行快速傅里叶变换得到频谱数据。

3.一种计算机设备，其特征在于，所述计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，所述计算机程序由所述处理器加载并执行以实现如权利要求1所述的频谱监测方法。

4.一种计算机可读存储介质，其特征在于，所述存储介质中存储有计算机程序，所述计算机程序由处理器加载并执行以实现如权利要求1所述的频谱监测方法。

说明书

一种基于FPGA的频谱监测方法及前端接收机

技术领域

[0001] 本申请涉及数字信号处理技术领域，具体而言，涉及一种基于FPGA的频谱监测方法及前端接收机。

背景技术

[0002] 频谱监测是指探测、搜索、截获无线电管理地域内的无线电信号，并对该无线电信号进行分析、识别、监视并获取无线电信号的技术参数、工作特征和辐射位置等技术信息的活动，频谱监测是一种有效的实施无线电管理的重要手段依据。在实验环境中，通常利用频谱分析仪来实现对相关信号的频谱监测，完成信号失真度、调制度、谱纯度、频率稳定度和交调失真等信号参数的测量。

[0003] 但是由于频谱分析仪的体积及功耗的限制，频谱分析仪在一些有小型化及低功耗要求的频谱监测系统中无法得到有效的应用，因此如何将频谱分析仪有效地应用于频谱监测系统中成为本领域技术人员不得不考虑的问题之一。

发明内容

[0004] 本申请的目的在于，为了克服现有的技术缺陷，提供了一种基于FPGA的频谱监测方法及前端接收机，通过数字下变频中采用信号抽取的方式进行滤波器设计，降低滤波器阶数，有效降低FPGA内部的DSP资源消耗和产品功耗。。

[0005] 本申请目的通过下述技术方案来实现：

[0006] 第一方面，本申请提出了一种基于FPGA的频谱监测方法，应用于前端接收机，包括：

[0007] 接收前端系统或后端系统下发的频谱监测参数；

[0008] 将所述频谱监测参数结合所述前端接收机的接收机特征得到快速傅里叶变换次数；

[0009] 将外部需扫描的信号与所述频谱监测参数对应的射频信号进行混频得到中频信号；

[0010] 将所述中频数字信号通过数字下变频处理得到基带IQ信号；

[0011] 按照所述快速傅里叶变换次数对所述基带IQ信号进行快速傅里叶变换得到频谱数据。

[0012] 可选的，所述频谱监测参数包括扫描带宽，所述接收机特征包括本振跳频步进，将所述频谱监测参数结合所述前端接收机的接收机特征得到快速傅里叶变换次数的步骤，包括：

[0013] 对所述本振跳频步进进行频谱拼接；

[0014] 根据频谱拼接后的本振跳频步进和扫描带宽得到快速傅里叶变换次数。

[0015] 可选的，所述频谱监测参数还包括中心频率，所述将外部需扫描的信号与所述频谱监测参数对应的射频信号进行混频得到中频信号的步骤，包括：

[0016] 根据所述中心频率和扫描带宽得到跳频频点；

[0017] 将外部需扫描的信号与所述跳频频点对应的射频信号进行混频得到中频信号。

[0018] 可选的，所述接收机特征包括前端AD采样率，所述前端接收机包括快速傅里叶变换IP核，所述按照所述快速傅里叶变换次数对所述基带IQ信号进行快速傅里叶变换得到频谱数据的步骤，包括：

[0019] 将所述快速傅里叶变换IP核按照所述前端AD采样率设置工作时钟；

[0020] 将所述快速傅里叶变换IP核根据扫描带宽得到快速傅里叶变换点数；

[0021] 将所述快速傅里叶变换IP核按照工作时钟和快速傅里叶变换点数以及所述快速傅里叶变换次数对所述基带IQ信号进行快速傅里叶变换得到频谱数据。

[0022] 第二方面，本申请提出了一种前端接收机，所述前端接收机包括：

[0023] 参数接收模块，用于接收前端系统或后端系统下发的频谱监测参数；

[0024] FPGA处理模块，将所述频谱监测参数结合所述前端接收机的接收机特征得到快速傅里叶变换次数；

[0025] 混频模块，用于将外部需扫描的信号与所述频谱监测参数对应的射频信号进行混频得到中频信号；

[0026] 下变频模块，用于将所述中频数字信号通过数字下变频处理得到基带IQ信号；

[0027] 傅里叶变换模块，用于按照所述快速傅里叶变换次数对所述基带IQ信号进行快速傅里叶变换得到频谱数据。

[0028] 可选的，所述接收机特征包括前端AD采样率，所述前端接收机包括快速傅里叶变换IP核，所述快速傅里叶变换IP核用于：

[0029] 按照所述前端AD采样率设置工作时钟；

[0030] 根据扫描带宽得到快速傅里叶变换点数；

[0031] 按照工作时钟和快速傅里叶变换点数以及所述快速傅里叶变换次数对所述基带IQ信号进行快速傅里叶变换得到频谱数据。

[0032] 第三方面，本申请还提出了一种计算机设备，所述计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，所述计算机程序由所述处理器加载并执行以实现如第一方面任一项所述的频谱监测方法。

[0033] 第四方面，本申请还提出了一种计算机可读存储介质，所述存储介质中存储有计算机程序，所述计算机程序由处理器加载并执行以实现如第一方面任一项所述的频谱监测方法。

[0034] 上述本申请主方案及其各进一步选择方案可以自由组合以形成多个方案，均为本申请可采用并要求保护的方案；且本申请，(各非冲突选择)选择之间以及和其他选择之间也可以自由组合。本领域技术人员在了解本申请方案后根据现有技术和公知常识可明了有多种组合，均为本申请所要保护的技术方案，在此不做穷举。

[0035] 本申请提供了一种基于FPGA的频谱监测方法及前端接收机，应用于前端接收机，首先接收前端系统或后端系统下发的频谱监测参数，结合接收机特征得到快速傅里叶变换次数，将外部需扫描的信号与频谱监测参数对应的射频信号进行混频得到中频信号，再通过数字下变频处理得到基带IQ信号。最后按照快速傅里叶变换次数、频谱监测参数以及前端接收机的接收机特征对基带IQ信号进行快速傅里叶变换得到频谱数据。通过数字下变频中采用信号抽取的方式进行滤波器设计，降低滤波器阶数，有效降低FPGA内部的DSP资源消耗和产品功耗。

附图说明

[0036] 图1示出了本申请实施例提出的频谱监测方法的一种流程示意图。

具体实施方式

[0037] 以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

[0038] 基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0039] 在现有技术中，由于频谱分析仪的体积及功耗的限制，频谱分析仪在一些有小型化及低功耗要求的频谱监测系统中无法得到有效的应用，因此如何将频谱分析仪有效地应用于频谱监测系统中成为本领域技术人员不得不考虑的问题之一。

[0040] 为了解决上述的问题，本申请实施例提出了一种基于FPGA的频谱监测方法及前端接收机，通过数字下变频中采用信号抽取的方式进行滤波器设计，降低滤波器阶数，有效降低FPGA内部的DSP资源消耗和产品功耗，接下来对其进行详细说明。

[0041] 请参考图1，图1示出了本申请实施例提供的频谱监测方法的流程示意图，该频谱监测方法应用于前端接收机中，包括以下步骤：

[0042] S110、接收前端系统或后端系统下发的频谱监测参数。

[0043] 前端系统包括FPGA，FPGA通过相关接口(例如SRIO接口)获取前端系统或后端系统下发的频谱监测参数，其中频谱监测参数主要包括中心频率及扫描带宽等。

[0044] S120、将频谱监测参数结合前端接收机的接收机特征得到快速傅里叶变换次数。

[0045] 其中接收机特征包括本振跳频步进，还可以包括中频带宽、中频信号速率以及前端AD采样率等。

[0046] 可选的，对本振跳频步进进行频谱拼接，根据频谱拼接后的本振跳频步进和扫描带宽得到快速傅里叶变换次数。

[0047] 由于外部需扫描信号的频谱带宽远大于现有前端接收机的带宽，因此需要多次分段接收采集再将多段频谱拼接到一起，才能形成整个宽带频谱，根据本振跳频步进和扫描带宽得到快速傅里叶变换(FFT)次数。

[0048] S130、将外部需扫描的信号与频谱监测参数对应的射频信号进行混频得到中频信号。

[0049] 可选的，根据中心频率和扫描带宽得到跳频频点，将外部需扫描的信号与跳频频点对应的射频信号进行混频得到中频信号。

[0050] 根据扫描带宽和中心频率可以得到需要前端接收机输出的跳频频点，例如中心频率为5Ghz，扫描带宽为1Ghz，则扫描范围为4.5‑‑‑5.5Ghz，第一个跳频点为4.5Ghz，控制前端接收机输出4.5Ghz的射频信号，完成一次快速傅里叶变换(FFT)之后，控制前端接收机输出第二个跳频点为第一个跳频点加上本振跳频步进信号，第三个跳频点为第二个跳频点加上本振跳频步进信号，依次往复，直至最后一个跳频点达到5.5为止。

[0051] S140、将中频数字信号通过数字下变频处理得到基带IQ信号。

[0052] 前端系统的FPGA中存储有数字下变频算法，利用数字下变频算法对中频数字信号进行下变频处理并得到基带IQ信号。

[0053] S150、按照快速傅里叶变换次数、频谱监测参数以及前端接收机的接收机特征对基带IQ信号进行快速傅里叶变换得到频谱数据。

[0054] 前端系统的FPGA还包括快速傅里叶变换的IP核，通过快速傅里叶变换IP核按照前端AD采样率设置工作时钟，并根据扫描带宽得到快速傅里叶变换点数，最后按照工作时钟和快速傅里叶变换点数以及快速傅里叶变换次数对基带IQ信号进行快速傅里叶变换得到频谱数据。

[0055] 快速傅里叶变换的IP核对基带IQ信号进行快速傅里叶变换得到相应的IQ数据，从中计算出各频率分量的幅度，此时该幅度便作为频谱数据保存至RAM中，直至完成快速傅里叶变换次数，将每次得到的频谱数据保存至RAM，最后确定整个带宽范围内的信号扫描是否完成，如果完成通过相应接口将RAM中的数据上传至系统中。没有完成进入下一次快速傅里叶变换次数。

[0056] 由于快速傅里叶变换的IP核需要为其设置快速傅里叶变换点数和工作时钟IP核才能完成工作，于是按照前端AD采样率设置工作时钟，并根据扫描带宽得到快速傅里叶变换点数，此外为了节约FPGA的资源，在数字下变频的过程中，采用了信号抽取的方式进行滤波器设计来降低滤波器阶数，可有效降低FPGA内部的DSP资源消耗，降低产品功耗。

[0057] 为了更好地对本申请进行说明，在一种可能的实施例中，前端接收机的接收机特征有本振跳频步进、中频带宽、中频信号速率以及前端AD采样率。其中本振跳频步进为25Mhz，中频带宽为40Mhz，中频信号速率为153.6Mhz，前端AD采样率204.8Mhz，频谱监测参数中的中心频率为5Ghz，扫描带宽为1Ghz，此时根据中心频率和扫描带宽得到扫频范围为
4.5Ghz至5.5Ghz，为了规避系统杂散，选择本振跳频步进的一半12.5Mhz进行频谱拼接，根据扫描带宽和本振跳频步进来确定快速傅里叶变换次数为41次，计算过程为1Ghz/25Mhz≈
41次，抽取倍数为2，此时将前端AD采样率的一半102.4Mhz作为工作时钟，根据扫描带宽
1Ghz确认快速傅里叶变换点数为1024，在完成41次快速傅里叶变换次数之后，即可完成整个带宽内的频谱扫描并将数据传输至系统。

[0058] 下面给出一种前端接收机可能的实现方式，其用于执行上述实施例及可能的实现方式中示出的频谱监测方法各个步骤和相应的技术效果。该前端接收机包括：参数接收模块、FPGA处理模块、混频模块、下变频模块及傅里叶变换模块；

[0059] 参数接收模块，用于接收前端系统或后端系统下发的频谱监测参数；

[0060] FPGA处理模块，将频谱监测参数结合前端接收机的接收机特征得到快速傅里叶变换次数；

[0061] 混频模块，用于将外部需扫描的信号与频谱监测参数对应的射频信号进行混频得到中频信号；

[0062] 下变频模块，用于将中频数字信号通过数字下变频处理得到基带IQ信号；

[0063] 傅里叶变换模块，用于按照快速傅里叶变换次数对基带IQ信号进行快速傅里叶变换得到频谱数据。

[0064] 可选的，接收机特征包括前端AD采样率，前端接收机包括快速傅里叶变换IP核，快速傅里叶变换IP核用于：

[0065] 按照前端AD采样率设置工作时钟；

[0066] 根据扫描带宽得到快速傅里叶变换点数；

[0067] 按照工作时钟和快速傅里叶变换点数以及快速傅里叶变换次数对基带IQ信号进行快速傅里叶变换得到频谱数据。

[0068] 本优选实施例提供了一种计算机设备，该计算机设备可以实现本申请实施例所提供的频谱监测方法任一实施例中的步骤，因此，可以实现本申请实施例所提供的基于FPGA的频谱监测方法的有益效果，详见前面的实施例，在此不再赘述。

[0069] 本领域普通技术人员可以理解，上述实施例的各种方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一计算机可读存储介质中，并由处理器进行加载和执行。为此，本申请实施例提供一种存储介质，其中存储有多条指令，该指令能够被处理器进行加载，以执行本申请实施例所提供的基于FPGA的频谱监测方法中任一实施例的步骤。

[0070] 其中，该存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，Random Access Memory)、磁盘或光盘等。

[0071] 由于该存储介质中所存储的指令，可以执行本申请实施例所提供的任一频谱监测方法实施例中的步骤，因此，可以实现本申请实施例所提供的任一频谱监测方法所能实现的有益效果，详见前面的实施例，在此不再赘述。

[0072] 本申请提供了一种基于FPGA的频谱监测方法及前端接收机，应用于前端接收机，首先接收前端系统或后端系统下发的频谱监测参数，结合接收机特征得到快速傅里叶变换次数，将外部需扫描的信号与频谱监测参数对应的射频信号进行混频得到中频信号，再通过数字下变频处理得到基带IQ信号。最后按照快速傅里叶变换次数、频谱监测参数以及前端接收机的接收机特征对基带IQ信号进行快速傅里叶变换得到频谱数据。通过数字下变频中采用信号抽取的方式进行滤波器设计，降低滤波器阶数，有效降低FPGA内部的DSP资源消耗和产品功耗。

[0073] 以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。