一种降低亚阈值摆幅的低压差线性稳压器及其实现方法

摘要

本发明公开了一种降低亚阈值摆幅的低压差线性稳压器及其实现方法，该低压差线性稳压器包括：用于给第二MOS管提供稳定的栅极电压的开环LDO电路、第二MOS管、动态衬底偏置电路；其中：第二MOS管的漏极与电源电压电连接，第二MOS管的源极给连接的负载提供负载电流；设置在第二MOS管的源极和衬底之间的动态衬底偏置电路，用于当负载电流或负载阻值发生变化时，根据工作在亚阈值区的第二MOS管的输出电压的变化，反向调整第二MOS管的衬底偏置电压，从而调节第二MOS管的源极端的输出电压。通过本发明，可大大降低LDO的亚阈值摆幅，以满足在一定输出电压变化范围内可容忍更大的负载电流变化。

权利要求

1.一种降低亚阈值摆幅的低压差线性稳压器，其特征在于，包括：开环LDO电路、第二MOS管、以及动态衬底偏置电路；其中：所述开环LDO电路，用于给所述第二MOS管提供稳定的栅极电压，使得所述第二MOS管工作于亚阈值区；

所述第二MOS管的漏极与电源电压电连接，所述第二MOS管的源极作为低压差线性稳压器的输出端，提供输出电压，并给连接的负载提供负载电流；所述第二MOS管的源极和衬底之间电连接所述动态衬底偏置电路；

所述动态衬底偏置电路，用于当连接在所述第二MOS管的源极端的所述负载的负载电流或负载阻值发生变化时，根据工作在亚阈值区的所述第二MOS管的源极输出的输出电压的变化，反向调整提供给所述第二MOS管的衬底偏置电压，从而调节所述第二MOS管的源极端的输出电压；

所述动态衬底偏置电路具体通过减法器调制电路、开关电容调制电路、三角波调制电路之中的任意一种方式，基于检测到的所述第二MOS管的源极输出的输出电压变化情况，反向调整所述第二MOS管的衬底偏置电压。

2.根据权利要求1所述的降低亚阈值摆幅的低压差线性稳压器，其特征在于，所述开环LDO电路具体包括：第一运算放大器、第一MOS管以及第一分压电阻和第二分压电阻；其中：

所述第一运算放大器的同相输入端接参考电压，所述第一运算放大器的输出端与所述第一MOS管的栅极电连接，且所述第一运算放大器的输出端还与所述第二MOS管的栅极电连接；

所述第一MOS管的漏极接电源电压，所述第一MOS管的衬底接地，且所述第一MOS管的源极通过第一分压电阻、第二分压电阻后接地；所述第一分压电阻和第二分压电阻的连接中间点，与所述第一运算放大器的反相输入端电连接。

3.根据权利要求1所述的降低亚阈值摆幅的低压差线性稳压器，其特征在于，所述减法器调制电路具体包括：第二运算放大器、第三电阻和第四电阻；其中：所述第二运算放大器的同相输入端接入参考电压；所述第二运算放大器的反相输入端通过第三电阻与所述第二MOS管的源极端电连接，所述第二运算放大器的输出端通过第四电阻接入所述第二运算放大器的反相输入端；且所述第二运算放大器的输出端与所述第二MOS管的衬底电连接，用于给所述第二MOS管提供调整后的衬底偏置电压。

4.根据权利要求1所述的降低亚阈值摆幅的低压差线性稳压器，其特征在于，所述开关电容调制电路具体包括：第一开关、第三开关、第二开关、第四开关、以及第一极性电容单元和第二电容；所述第一开关和第三开关均通过第一时钟信号控制其通断，所述第二开关和第四开关均通过第二时钟信号控制其通断，且所述第一时钟信号和第二时钟信号相反；其中：所述第一开关的第一端与所述第二MOS管的源极端电连接，所述第一开关的第二端与所述第二开关的第一端电连接，所述第二开关的第二端与所述第二MOS管的衬底电连接；

所述第一开关和第二开关的连接中间点与所述第一极性电容单元的正极端电连接，所述第一极性电容单元的负极端通过第三开关后接地；所述第三开关与所述第一极性电容单元的连接中间点通过所述第四开关接入参考电压；所述第二电容的第一端接入所述第二MOS管的衬底，所述第二电容的第二端接地。

5.根据权利要求4所述的降低亚阈值摆幅的低压差线性稳压器，其特征在于，所述第一极性电容单元由若干个极性电容串联或并联组成。

6.根据权利要求1所述的降低亚阈值摆幅的低压差线性稳压器，其特征在于，所述三角波调制电路具体包括：比较器、第三MOS管、第三电容、第五分压电阻、以及第六分压电阻；其中：所述比较器的同相输入端与所述第二MOS管的源极电连接，所述比较器的反相输入端接入外部三角波，所述比较器的输出端与所述第三MOS管的栅极电连接，所述第三MOS管的漏极通过第六分压电阻、第五分压电阻后接入参考电压；所述第三MOS管的源极接地；所述第五分压电阻和所述第六分压电阻的连接中间点与所述第三电容的第一端电连接，所述第三电容的第二端接地，且所述第三电容的第一端还与所述第二MOS管的衬底电连接。

7.根据权利要求2所述的降低亚阈值摆幅的低压差线性稳压器，其特征在于，所述第一MOS管和第二MOS管均为NMOS管。

8.根据权利要求2所述的降低亚阈值摆幅的低压差线性稳压器，其特征在于，所述第一MOS管和第二MOS管的宽长比之比为1：K。

9.一种低压差线性稳压器降低亚阈值摆幅的实现方法，其特征在于，应用于权利要求

1‑8任一项所述的降低亚阈值摆幅的低压差线性稳压器，所述实现方法包括：

通过开环LDO电路给第二MOS管提供稳定的栅极电压；使得所述第二MOS管工作于亚阈值区；

通过设置在第二MOS管的源极和衬底之间的动态衬底偏置电路，根据工作在亚阈值区的所述第二MOS管的源极的输出电压，动态调整所述第二MOS管的衬底偏置电压，使得所述第二MOS管的衬底偏置电压随着所述第二MOS管的源极的输出电压反向变化，从而调节所述第二MOS管的源极端的输出电压；

所述动态衬底偏置电路具体通过减法器调制电路、开关电容调制电路、三角波调制电路之中的任意一种方式，基于检测到的所述第二MOS管的源极输出的输出电压变化情况，反向调整所述第二MOS管的衬底偏置电压。

说明书

一种降低亚阈值摆幅的低压差线性稳压器及其实现方法

技术领域

[0001] 本发明涉及集成电路设计技术领域，尤其涉及一种降低亚阈值摆幅的低压差线性稳压器及其实现方法。

背景技术

[0002] 低压差线性稳压器简称LDO(Low‑dropout Regulator)，广泛应用于电子系统之中，其特性是电路本身噪声低且输出电压纹波小。LDO一般作为电源管理模块的重要电路，可用于稳压输出，向多个电路模块供电。

[0003] 亚阈值摆幅（Subthreshold Swing）是衡量LDO性能的一个重要指标，亚阈值摆幅是指LDO中晶体管的源漏电流Ids每升高一个数量级，栅电压Vgs的变化量。比如LDO中晶体管的源漏电流变化十倍所需要栅电压的变化量，又称为S因子，为了使得在尽量小的输出电压变化范围内获得尽可能大的负载变化范围，需要尽可能追求小的亚阈值摆幅以获得一定输出电压变化范围内可以容忍更大的负载电流变化。

[0004] 因此，LDO的亚阈值摆幅一般越小越好，传统的LDO结构的亚阈值摆幅难以满足对性能要求高的电源管理芯片的需求。

发明内容

[0005] 本发明的目的是提供一种相对于传统LDO结构，大大降低了亚阈值摆幅的低压差线性稳压器，以满足对性能要求非常高的电源管理芯片的需求。

[0006] 具体的，本发明的技术方案如下：

[0007] 一种降低亚阈值摆幅的低压差线性稳压器，包括：开环LDO电路、第二MOS管、以及动态衬底偏置电路；其中：

[0008] 所述开环LDO电路，用于给所述第二MOS管提供稳定的栅极电压，使得所述第二MOS管工作于亚阈值区；

[0009] 所述第二MOS管的漏极与电源电压电连接，所述第二MOS管的源极作为低压差线性稳压器的输出端，提供输出电压，并连接的负载提供负载电流；所述第二MOS管的源极和衬底之间电连接所述动态衬底偏置电路；

[0010] 所述动态衬底偏置电路，用于当连接在所述第二MOS管的源极端的所述负载的负载电流或负载阻值发生变化时，根据工作在亚阈值区的所述第二MOS管的源极输出的输出电压的变化，反向调整提供给所述第二MOS管的衬底偏置电压，从而调节所述第二MOS管的源极端的输出电压。

[0011] 在一些实施方式中，所述开环LDO电路具体包括：

[0012] 第一运算放大器、第一MOS管以及第一分压电阻和第二分压电阻；其中：

[0013] 所述第一运算放大器的同相输入端接参考电压，所述第一运算放大器的输出端与所述第一MOS管的栅极电连接，且所述第一运算放大器的输出端还与所述第二MOS管的栅极电连接；

[0014] 所述第一MOS管的漏极接电源电压，所述第一MOS管的衬底接地，且所述第一MOS管的源极通过第一分压电阻、第二分压电阻后接地；所述第一分压电阻和第二分压电阻的连接中间点，与所述第一运算放大器的反相输入端电连接。

[0015] 在一些实施方式中，所述动态衬底偏置电路具体通过减法器调制电路、开关电容调制电路、三角波调制电路之中的；任意一种方式，基于检测到的所述第二MOS管的源极输出的输出电压变化情况，反向调整所述第二MOS管的衬底偏置电压。

[0016] 在一些实施方式中，所述减法器调制电路具体包括：第二运算放大器、第三电阻和第四电阻；其中：

[0017] 所述第二运算放大器的同相输入端接入参考电压；所述第二运算放大器的反相输入端通过第三电阻与所述第二MOS管的源极端电连接，所述第二运算放大器的输出端通过第四电阻接入所述第二运算放大器的反相输入端；且所述第二运算放大器的输出端与所述第二MOS管的衬底电连接，用于给所述第二MOS管提供调整后的衬底偏置电压。

[0018] 在一些实施方式中，所述开关电容调制电路具体包括：第一开关、第三开关、第二开关、第四开关、以及第一极性电容单元和第二电容；所述第一开关和第三开关均通过第一时钟信号控制其通断，所述第二开关和第四开关均通过第二时钟信号控制其通断，且所述第一时钟信号和第二时钟信号相反；其中：

[0019] 所述第一开关的第一端与所述第二MOS管的源极端电连接，所述第一开关的第二端与所述第二开关的第一端电连接，所述第二开关的第二端与所述第二MOS管的衬底电连接；

[0020] 所述第一开关和第二开关的连接中间点与所述第一极性电容单元的正极端电连接，所述第一极性电容单元的负极端通过第三开关后接地；所述第三开关与所述第一极性电容单元的连接中间点通过所述第四开关接入参考电压；所述第二电容的第一端接入所述第二MOS管的衬底，所述第二电容的第二端接地。

[0021] 在一些实施方式中，所述第一极性电容单元由若干个极性电容串联或并联组成。

[0022] 在一些实施方式中，所述三角波调制电路具体包括：比较器、第三MOS管、第三电容、第五分压电阻、以及第六分压电阻；其中：

[0023] 所述比较器的同相输入端与所述第二MOS管的源极电连接，所述比较器的反相输入端接入外部三角波，所述比较器的输出端与所述第三MOS管的栅极电连接，所述第三MOS管的漏极通过第六分压电阻、第五分压电阻后接入参考电压；所述第三MOS管的源极接地；所述第五分压电阻和所述第六分压电阻的连接中间点与所述第三电容第一端电连接，所述第三电容的第二端接地，且所述第三电容的第一端还与所述第二MOS管的衬底电连接。

[0024] 在一些实施方式中，所述第一MOS管和第二MOS管均为NMOS管。

[0025] 在一些实施方式中，所述第一MOS管和第二MOS管的宽长比之比1：K。

[0026] 本申请还公开了一种低压差线性稳压器降低亚阈值摆幅的实现方法，应用于上述任一项所述的降低亚阈值摆幅的低压差线性稳压器，所述方法包括：通过开环LDO电路给第二MOS管提供稳定的栅极电压，使得所述第二MOS管工作于亚阈值区；通过动态衬底偏置电路，根据工作在亚阈值区的所述第二MOS管的源极的输出电压，动态调整所述第二MOS管的衬底偏置电压，使得所述第二MOS管的衬底偏置电压随着所述第二MOS管的源极的输出电压反向变化。

[0027] 与现有技术相比，本发明通过动态衬底偏置电路，根据低压差线性稳压器的输出电压，反向调整第二MOS管的衬底偏置电压，从而使得第二MOS管的阈值电压随着输出电压同向变化，进而进一步调节输出电压，使得在相同的负载电流变化或相同的负载阻值变化范围内，对应的输出电压变化范围更小，或者在相同的输出电压变化范围内可容忍更大的负载电流变化。如此，减小了该低压差线性稳压器的亚阈值摆幅，使得在一定输出电压变化范围内可容忍更大的负载电流变化。

附图说明

[0028] 下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。

[0029] 图1是本申请的低压差线性稳压器的一个实施例的电路连接示意图；

[0030] 图2是本申请的低压差线性稳压器的另一实施例的电路图；

[0031] 图3是本申请中减法器调制电路的具体电路连接图；

[0032] 图4是本申请中开关电容调制电路的具体电路连接图；

[0033] 图5是本申请中三角波调制电路的具体电路连接图；

[0034] 图6是本申请中的三角波调制电路的控制逻辑示意图。

具体实施方式

[0035] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

[0036] 为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

[0037] 还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

[0038] 在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

[0039] 另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

[0040] 在一个实施例中，参考说明书附图1，本发明提供的低压差线性稳压器，包括：开环LDO电路10、第二MOS管M2、以及动态衬底偏置电路20；其中：

[0041] 所述开环LDO电路10，用于给所述第二MOS管M2提供稳定的栅极电压，使得所述第二MOS管M2工作于亚阈值区；

[0042] 所述第二MOS管M2的漏极与电源电压电连接，所述第二MOS管M2的源极和衬底之间电连接所述动态衬底偏置电路20；

[0043] 所述动态衬底偏置电路20，用于根据工作在亚阈值区的所述第二MOS管M2的输出电压，动态调整所述第二MOS管M2的衬底偏置电压，从而减小亚阈值摆幅。

[0044] 本实施例中，开环LDO电路10可采用传统的LDO结构设计，其主要用来给第二MOS管M2提供稳定的栅极电压，第二MOS管M2的源极接入负载Rload后接地，在第二MOS管M2的源极和衬底之间设置有动态衬底偏置电路20，该动态衬底偏置电路20根据第二MOS管M2的源极输出的输出电压，反向调整第二MOS管M2的衬底偏置电压，从而使得该低压差线性稳压器在一定输出电压变化范围内可容忍更大的负载电流变化，大大减小了亚阈值摆幅。

[0045] 上述实施例中，所述开环LDO电路，如图2所示，该开环LDO电路具体包括：第一运算放大器AMP1、第一MOS管M1以及第一分压电阻R1和第二分压电阻R2；其中：

[0046] 所述第一运算放大器AMP1的同相输入端接参考电压Vref，所述第一运算放大器AMP1的输出端与所述第一MOS管M1的栅极电连接，且所述第一运算放大器AMP1的输出端还与所述第二MOS管M2的栅极电连接；

[0047] 所述第一MOS管M1的漏极接电源电压，所述第一MOS管M1的衬底接地，且所述第一MOS管M1的源极通过第一分压电阻R1、第二分压电阻R2后接地；所述第一分压电阻R1和第二分压电阻R2的连接中间点A，与所述第一运算放大器AMP1的反相输入端电连接。

[0048] 本实施例则就是在传统LDO结构的基础上，通过在第二MOS管的源极和衬底之间添加一个动态衬底偏置电路的方式，使其根据第二MOS管的源极端的输出电压，改变第二MOS管M2的衬底偏置电压，从而减小其亚阈值摆幅。

[0049] 对于LDO而言，亚阈值摆幅越小则性能越好，也就是说，相同的负载阻值变化或相同的负载电流变化，该LDO的输出电压波动范围越小，则该LDO的亚阈值摆幅越小，该LDO的性能也越好。反过来说，该LDO的输出电压同样的变化范围，对应的负载电流的变化范围更大，则该LDO的亚阈值摆幅越好。

[0050] 较佳的，该开环LDO电路，还用于通过设置第一分压电阻和第二分压电阻的阻值，使得第二MOS管的源极端的输出电压达到设定的额定电压。

[0051] 具体的，本实施例的开环LDO电路中，第一运算放大器AMP1属于负反馈，其最终的调节使得正负输入端的电压相同（虚短虚断：在运算放大器的两个输入端电压是相同，好像是虚拟的短路，但二者间无电流关系，只是通过负反馈使两个输入端的电压保持在相同的值），故负反馈运转起来后，负反馈环路会使得第一分压电阻R1和第二分压电阻R2的中间连接点A会保持在Vref参考电压。第一运算放大器AMP1的输出端接第一MOS管M1和第二MOS管M2的栅极，从而给第一MOS管M1和第二MOS管M2提供稳定的栅极电压（相当于提供电压钳位），使第二MOS管M2工作在亚阈值区。

[0052] 第一MOS管M1和第二MOS管M2的尺寸按照比例K放置，本电路利用第一分压电阻R1和第二分压电阻R2以及第一运算放大器AMP1，第一MOS管M1组成环路，使得第一MOS管M1的源极端可得到一个预设的比例电压：

[0053]       （1）

[0054] 上式（1）中，Vs1为第一MOS管M1的源极电压；Vref为参考电压；R1为第一分压电阻的阻值，R2为第二分压电阻的阻值。

[0055] 将第二MOS管M2与第一MOS管M1的栅极相连，且第一MOS管M1，第二MOS管M2的尺寸按比例K放置，则当 时，Vout=Vs1 ，从而可使得第二MOS管M2的源极的输出电压也达到了上述预设的比例电压。

[0056] 两个MOS管的漏源电流公式如式（2）、（3）所示，饱和/亚阈值区，MOS管电流随Vgs的增大而增大。

[0057]    （2） ；

[0058]    （3） ；

[0059] 其中，I饱和为MOS管工作在饱和区时的漏源电流，I亚阈值为MOS管工作在亚阈值区时的源漏电流；VT为MOS管热电压， 为MOS管衬底系数，W/L为MOS管的宽长比，Vth为MOS管的阈值电压，Cox为栅极氧化层单位面积电容，μn为反型层电子迁移率；Vgs为MOS管的栅源电压；Cd为单位电容。

[0060] 此时若流经负载Rload的电流Id变化，Vout电压也会随之变化。举例说明，若Rload阻值减小，则Id变大，第二MOS管M2的栅源电压Vgs2也变大。由于第二MOS管M2的栅极电压Vg2不变，则Vout变小。显然，相同Vgs2的变化时，第二MOS管M2工作在亚阈值区电流变化更大。

[0061] 本实施例中，引入亚阈值摆幅概念，即Id电流变化10倍，Vgs2的电压变化大小。为了使得在尽量小的Vout变化范围内获得尽可能大的Rload变化范围，需要尽可能追求小的亚阈值摆幅以获得一定Vout变化范围内可以容忍最大的负载电流变化。

[0062] 一般的，对NMOS管而言，其阈值电压可表示为：

[0063]             （4）

[0064] 其中：Vth为MOS管的阈值电压，Vth0为MOS管在衬底电压为0时的阈值电压；ΦF为费米电动势，γ为体效应系数，VSB为MOS管的源、衬底电压。

[0065] 从公式（4）可看出，传统的LDO结构中，第二MOS管的衬底一般接地，故其阈值电压一般是固定的。而本实施例则不同，本实施例在第二MOS管的源极和衬底之间设置有衬底偏置电路，如图2中所示，该动态衬底偏置电路通过检测第二MOS管M2的源极端（即LDO输出端）的输出电压Vout，对应按比例的反向调节第二MOS管M2的衬底偏置电压Vsub2，如当输出Rload的电流变小时，Vout电压变大，在动态衬底偏置电路的调节下，第二MOS管的衬底偏置电压Vsub2电压受控变小，从而使得第二MOS管M2的源、衬底电压VSB2变大；当输出Rload的电流变大时，Vout电压降低，在动态衬底偏置电路的调节下，Vsub2电压受控变大，从而使得第二MOS管M2的源、衬底电压VSB2减小。

[0066] 在结合公式（4），可看出，M2的源、衬底电压VSB2变大，则会引起M2的阈值电压变大，结合式（3）中亚阈值区电流公式，相同电流变化时，Vth2变大会令Vgs2也同步变大，而栅极电压是稳定不变的，则Vout会变小。

[0067] 对应至图2中电路，当输出Rload的电流变大时，Vout电压降低，第二MOS管M2的衬底偏置电压Vsub2电压会对应升高，从而使得第二MOS管M2的源、衬底电压VSB2减小，继而令第二MOS管M2的阈值电压Vth2变小。结合式（3）中亚阈值区电流公式，相同电流时，Vth2变小会令Vgs2也同步减小，即Vout会变大。所以加上动态衬底偏置电路后，输出Rload的电流变化相同大小，Vout只会变化更小的电压即可满足要求，即减小了亚阈值摆幅。

[0068] 且由于体效应系数γ随不同工艺约为0.3 0.4之间，环路自身增益天然小于1，非~常容易保证环路稳定。

[0069] 关于动态衬底偏置电路，可采用多种实现方式实现，下面仅示出几种具体的动态衬底偏置电路的实现方式，本申请包括但不限于以下具体实现方式。

[0070] （1）减法器调制电路

[0071] 所述减法器调制电路的一种实现方式，如图3所示，包括：第二运算放大器AMP2、第三电阻R3和第四电阻R4；其中：

[0072] 所述第二运算放大器AMP2的同相输入端接入参考电压Vref；所述第二运算放大器AMP2的反相输入端通过第三电阻R3与所述第二MOS管M2的源极端电连接，所述第二运算放大器AMP2的输出端通过第四电阻R4接入所述第二运算放大器AMP2的反相输入端；且所述第二运算放大器AMP2的输出端与所述第二MOS管M2的衬底电连接，用于给所述第二MOS管M2提供调整后的衬底偏置电压。

[0073] 通过第二运算放大器AMP2和第三电阻R3，第四电阻R4构成减法电路，此种情况下：

[0074]              （5）

[0075] 则可以实现当Vout电压变化时，Vsub2电压反向变化。

[0076] （2）开关电容调制电路

[0077] 所述开关电容调制电路，通过互斥的外部时钟控制逻辑实现所述第二MOS管的衬底偏置电压的调制。

[0078] 所述开关电容调制电路的一种实现方式，如图4所示，具体包括：第一开关K1、第三开关K3、第二开关K2、第四开关K4、以及第一极性电容单元C1和第二电容C2；所述第一开关K1和第三开关K3均通过第一时钟信号φ1控制其通断，所述第二开关K2和第四开关K4均通过第二时钟信号φ2控制其通断，且所述第一时钟信号φ1和第二时钟信号φ2相反；其中：

[0079] 所述第一开关K1的第一端与所述第二MOS管M2的源极端电连接，所述第一开关K1的第二端与所述第二开关K2的第一端电连接，所述第二开关K2的第二端与所述第二MOS管M2的衬底电连接；

[0080] 所述第一开关和第二开关的连接中间点与所述第一极性电容单元C1的正极端电连接，所述第一极性电容单元C1的负极端通过第三开关K3后接地；所述第三开关K3与所述第一极性电容单元C1的连接中间点，通过所述第四开关K4接入参考电压Vref；所述第二电容C2的一端接入所述第二MOS管M2的衬底，所述第二电容C2的另一端接地。

[0081] 上述的第一极性电容单元C1可以是一个极性电容（如图4中所示），也可以由若干个极性电容串联和/或并联组成。

[0082] 图4中通过互斥的外部时钟控制逻辑Ф1和Ф2可以实现Vsub2的电压调制，具体工作过程如下，在Ф1开关导通时，C1+接通Vout，C1‑接通地，此时C1上储存电压为Vout。在Ф2开关导通时，C1+接通Vsub2而C1‑接通Vref。通过这样的结构可实现：

[0083]                  （6）

[0084] 式（6）中N为正整数，对应图4中情况N=1。当通过调整图4拓扑中C1的串并联个数，可以实现任意N倍或1/N倍的比例调制。

[0085] （3）三角波调制电路

[0086] 该三角波调制电路，通过将外部输入的固定频率三角波与所述第二MOS管M2的源极输出的输出电压Vout进行比较，并根据比较结果调整输出给所述第二MOS管M2的衬底偏置电压。

[0087] 所述三角波调制电路的一种实现方式，如图5所示，该三角波调制电路具体包括：比较器comp、第三MOS管M3、第三电容C3、第五分压电阻R5、以及第六分压电阻R6；其中：

[0088] 所述比较器comp的同相输入端与所述第二MOS管M2的源极电连接，用于接收第二MOS管的源极输出的输出电压；所述比较器comp的反相输入端接入外部三角波，所述比较器comp的输出端与所述第三MOS管M3的栅极电连接，所述第三MOS管M3的漏极通过第六分压电阻R6、第五分压电阻R5后接入参考电压Vref；所述第三MOS管M3的源极接地；所述第五分压电阻R5和所述第六分压电阻R6的连接中间点B与所述第三电容C3的第一端电连接，所述第三电容C3的第二端接地；且所述第三电容C3的第一端还与所述第二MOS管的衬底电连接（或者说第五分压电阻R5与第六分压电阻R6的连接中间点B，电连接至第二MOS管的衬底）。

[0089] 具体的，三角波调制电路控制逻辑图如图6所示，比较器comp将负输入端接收到的外部输入的固定频率三角波与正输入端接收的所述第二MOS管的源极输出的输出电压Vout进行比较，比较结果即比较器comp的输出信号Vc输出至第三MOS管M3（图5中M3为NMOS管）来控制分压电阻R6的连接状态，使得第六分压电阻R6根据Vc信号的占空比D接入R5，R6分压电路。

[0090] 当Vout变大时，Vc的占空比D也变大，则R6更长时间地接入电路，最终使得Vsub2电压下降。

[0091]        （7）

[0092] 式（7）为三角波调制电路下的衬底偏置电压表示方式，从式（7）中可以看出，随着D的增加，Vsub2对应成比例减小。

[0093] 上述给出了几种具体的动态衬底偏置电路，当然，还有其它具体电路实现，本申请并不做限定，只要是设置在第二MOS管的源极和衬底之间，用来根据第二MOS管的源极输出的输出电压，反向调整所述第二MOS管的衬底偏置电压的调制电路，均可视为本申请的动态衬底偏置电路，均在本申请的保护范围内。

[0094] 上述实施例中，第一MOS管M1、第二MOS管M2，以及第三MOS管M3均采用NMOS管。当然，也可采用PMOS管，若采用PMOS管，则对应的连接关系也发生等效变化。

[0095] 最后，本申请公开了一种低压差线性稳压器降低亚阈值摆幅的实现方法，该方法应用于上述任一实施例的低压差线性稳压器，该方法包括以下步骤：

[0096] S100，通过开环LDO电路给第二MOS管提供稳定的栅极电压；使得所述第二MOS管工作于亚阈值区；

[0097] S200，通过设置在第二MOS管的源极和衬底之间的动态衬底偏置电路，根据工作在亚阈值区的所述第二MOS管的源极的输出电压，动态调整所述第二MOS管的衬底偏置电压，使得所述第二MOS管的衬底偏置电压随着所述第二MOS管的源极的输出电压反向变化，从而调节所述第二MOS管的源极端的输出电压。

[0098] 上述实施例中的低压差线性稳压器的电路结构可采用前面任一实施例的降低亚阈值摆幅的低压差线性稳压器，为减少重复，此处不再赘述。

[0099] 应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。