发光二极管外延片及其制备方法、发光二极管

摘要

本发明公开了一种发光二极管外延片及其制备方法、发光二极管，涉及半导体光电器件领域。发光二极管外延片包括衬底和依次设于衬底上的形核层、本征GaN层、N型GaN层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；第一多量子阱层为周期性结构，周期数为2~15，每个周期均包括依次层叠的量子阱层和量子垒层；第二多量子阱层包括依次层叠于第一多量子阱层上的末阱层和末垒层；末垒层包括依次层叠于末阱层上的BInGaN层、图形化SiO2层和BGaN层。实施本发明，可提升发光二极管的发光效率。

权利要求

1.一种发光二极管外延片，其特征在于，包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型GaN层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；所述第一多量子阱层为周期性结构，周期数为2 15，每个周期均包括依次层叠的量子阱层和量子垒~层；所述第二多量子阱层包括依次层叠于所述第一多量子阱层上的末阱层和末垒层；

所述末垒层包括依次层叠于所述末阱层上的BInGaN层、图形化SiO2层和BGaN层。

2.如权利要求1所述的发光二极管外延片，其特征在于，所述BInGaN层中B组分占比为0

0.5，In组分占比为0 0.4，其厚度为1nm 10nm；

~ ~ ~

所述BGaN层中B组分占比为0.2 0.5，其厚度为5nm 50nm。

~ ~

3.如权利要求1所述的发光二极管外延片，其特征在于，沿外延片生长方向，所述BInGaN层中B组分占比由0递增至0.2 0.4，In组分由0.1 0.3递减至0。

~ ~

4.如权利要求1所述的发光二极管外延片，其特征在于，所述图形化SiO2层设有多个阵

6 2

列分布的SiO8 2 2岛，其高度为2nm~50nm，宽度为100nm~500nm，分布密度为1×10 个/cm ~1×

10个/cm。

5.如权利要求1 4任一项所述的发光二极管外延片，其特征在于，所述末垒层还包括减~反层，其设于所述图形化SiO2层和所述BGaN层之间；

所述减反层为Al层和/或Ag层，所述减反层的厚度为5nm 30nm。

~

6.如权利要求1所述的发光二极管外延片，其特征在于，所述量子阱层为InxGa1‑xN层，所述量子垒层为GaN层或AlyGa1‑yN层，所述末阱层为InzGa1‑zN层，其中x为0.1~0.4，y为0.05~

0.2，z为0.05 0.4。

~

7.一种发光二极管外延片的制备方法，用于制备如权利要求1 6任一项所述的发光二~极管外延片，其特征在于，包括：

提供衬底，在所述衬底上依次生长形核层、本征GaN层、N型GaN层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；所述第一多量子阱层为周期性结构，周期数为2~

15，每个周期均包括依次层叠的量子阱层和量子垒层；所述第二多量子阱层包括依次层叠于所述第一多量子阱层上的末阱层和末垒层；

所述末垒层包括依次层叠于所述末阱层上的BInGaN层、图形化SiO2层和BGaN层；

其中，所述图形化SiO2层的制备方法为：在BInGaN层上生长SiO2薄膜，然后刻蚀得到多个SiO2岛，即得到图形化SiO2层。

8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述BInGaN层通过MOCVD生长，其生长温度为800℃ 900℃，生长压力为100torr 500torr；

~ ~

所述SiO2薄膜通过PECVD生长，其生长温度为250℃~350℃；

所述BGaN层通过MOCVD生长，其生长温度为900℃ 1000℃，生长压力为100torr~ ~

500torr。

9.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述末垒层还包括减反层，其通过PVD生长。

10.一种发光二极管，其特征在于，包括如权利要求1 6任一项所述的发光二极管外延~片。

说明书

发光二极管外延片及其制备方法、发光二极管

技术领域

[0001] 本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。

背景技术

[0002] GaN基发光二极管的外延片中，一般采用InGaN/GaN或InGaN/AlGaN的周期性结构作为多量子阱层。然而发明人发现，传统的多量子阱层，最后一个势垒层（即末垒）与电子阻挡层由于其晶格的不匹配和能阶的突变，导致界面处的能带弯曲严重，从而导带的有效势垒高度下降，价带处有效势垒升高，导致更容易产生电子溢流现象影响发光效率，并且为空穴进入多量子阱层产生阻碍，这导致对发光效率影响很大。

发明内容

[0003] 本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升发光二极管的发光效率。

[0004] 本发明还要解决的技术问题在于，提供一种发光二极管，其发光效率高。

[0005] 为了解决上述问题，本发明公开了一种发光二极管外延片，其包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型GaN层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；所述第一多量子阱层为周期性结构，周期数为2 15，每个周期均包括依次~层叠的量子阱层和量子垒层；所述第二多量子阱层包括依次层叠于所述第一多量子阱层上的末阱层和末垒层；

[0006] 所述末垒层包括依次层叠于所述末阱层上的BInGaN层、图形化SiO2层和BGaN层。

[0007] 作为上述技术方案的改进，所述BInGaN层中B组分占比为0 0.5，In组分占比为0~ ~0.4，其厚度为1nm 10nm；
~

[0008] 所述BGaN层中B组分占比为0.2 0.5，其厚度为5nm 50nm。~ ~

[0009] 作为上述技术方案的改进，沿外延片生长方向，所述BInGaN层中B组分占比由0递增至0.2 0.4，In组分由0.1 0.3递减至0。~ ~

[0010] 作为上述技术方案的改进，所述图形化SiO2层设有多个阵列分布的SiO2岛，其高度6 2 8 2
为2nm 50nm，宽度为100nm 500nm，分布密度为1×10个/cm 1×10个/cm。
~ ~ ~

[0011] 作为上述技术方案的改进，所述末垒层还包括减反层，其设于所述图形化SiO2层和所述BGaN层之间；

[0012] 所述减反层为Al层和/或Ag层，所述减反层的厚度为5nm 30nm。~

[0013] 作为上述技术方案的改进，所述量子阱层为InxGa1‑xN层，所述量子垒层为GaN层或AlyGa1‑yN层，所述末阱层为InzGa1‑zN，其中x为0.1~0.4，y为0.05~0.2，z为0.05~0.4。

[0014] 相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：

[0015] 提供衬底，在所述衬底上依次生长形核层、本征GaN层、N型GaN层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；所述第一多量子阱层为周期性结构，周期数为2 15，每个周期均包括依次层叠的量子阱层和量子垒层；所述第二多量子阱层包括依次~层叠于所述第一多量子阱层上的末阱层和末垒层；

[0016] 所述末垒层包括依次层叠于所述末阱层上的BInGaN层、图形化SiO2层和BGaN层；

[0017] 其中，所述图形化SiO2层的制备方法为：在BInGaN层上生长SiO2薄膜，然后刻蚀得到多个SiO2岛，即得到图形化SiO2层。

[0018] 作为上述技术方案的改进，所述BInGaN层通过MOCVD生长，其生长温度为800℃~900℃，生长压力为100torr 500torr；
~

[0019] 所述SiO2薄膜通过PECVD生长，其生长温度为250℃~350℃；

[0020] 所述BGaN层通过MOCVD生长，其生长温度为900℃ 1000℃，生长压力为100torr~ ~500torr。

[0021] 作为上述技术方案的改进，所述末垒层还包括减反层，其通过PVD生长。

[0022] 相应的，本发明还公开了一种发光二极管，其包括上述的发光二极管外延片。

[0023] 实施本发明，具有如下有益效果：

[0024] 本发明提出的末垒层分为BInGaN层、图形化SiO2层、Al层、BGaN层；具有以下好处：

[0025] 1. 本发明的发光二极管外延片中，末垒层包括依次层叠的BInGaN层、图形化SiO2层和BGaN层；其中，BInGaN‑BGaN构成了能带逐渐升高的结构，且其晶格逐渐变小，使得压应力逐渐转变为张应力，进而使得末垒层和电子阻挡层的能阶和晶格更加匹配，削弱了两者之间的极化效应，提高了对电子的有效势垒高度，降低了对空穴的有效势垒，大大提高了电子阻挡层对电子阻挡能力及增加了空穴的传输，提升发了光效率。进一步的，图形化的SiO2层呈三维结构，可从多维度释放应力，进一步减少末垒层与电子阻挡层之间的极化效应，提升发光效率。此外，本发明的图形化SiO2层、BGaN层可阻挡缺陷延伸至P型GaN层中，减少对空穴的消耗，从而提升发光二极管的抗静电能力和发光效率。

[0026] 2. 本发明的发光二极管外延片中，末垒层还包括了减反层，其可与图形化SiO2层复合，有效减少发光二极管内部的漫反射，提高光提取效率，提升外量子效率。另外，采用Al层或Ag层作为减反层，还可增大电流，提高等离子态密度，降低非辐射复合，进一步提升发光效率。

附图说明

[0027] 图1是本发明一实施例中发光二极管外延片的结构示意图；

[0028] 图2是本发明一实施例中第一多量子阱层的结构示意图；

[0029] 图3是本发明一实施例中第二多量子阱层的结构示意图；

[0030] 图4是本发明另一实施例中第二多量子阱层的结构示意图；

[0031] 图5是本发明一实施例中发光二极管外延片的制备方法流程图。

具体实施方式

[0032] 为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。

[0033] 参考图1 图3，本发明公开了一种发光二极管外延片，包括衬底1和依次设于衬底1~上的形核层2、本征GaN层3、N型GaN层4、第一多量子阱层5、第二多量子阱层6、电子阻挡层7和P型GaN层8。其中，第一多量子阱层5为周期性结构，周期数为2 15，每个周期均包括依次~
层叠的量子阱层51和量子垒层52。第二多量子阱层6包括依次层叠于第一多量子阱层5上的末阱层61和末垒层62。

[0034] 其中，末垒层62包括依次层叠于末阱层61上的BInGaN层621、图形化SiO2层622和BGaN层623。其中，图形化SiO2层622包括多个阵列分布于BInGaN层621上的SiO2岛624。

[0035] 其中，BInGaN层621中B组分占比为0 0.6，当其占比＞0.5时，势垒过高，且与末阱~层61之间的晶格失配较大。示例性的，BInGaN层621中B组分占比为0.05、0.1、0.25、0.3、
0.45或0.53，但不限于此。优选的，BInGaN层621中B组分占比为0 0.5，更优选的为0.05~ ~
0.5。

[0036] BInGaN层621中In组分占比为0 0.5，当其占比＞0.5时，势垒过低。示例性的，~BInGaN层621中In组分占比为0.05、0.12、0.24、0.38或0.45，但不限于此。优选的，BInGaN层
621中In组分占比为0 0.4，更优选的为0.05 0.4。
~ ~

[0037] 优选的，在本发明的一个实施例之中，沿外延片生长方向，BInGaN层621中B组分占比由0递增至0.2 0.4，In组分由0.1 0.3递减至0。基于上述结构，可进一步提升晶格匹配，~ ~削弱极化效应，提升发光二极管外延片的发光效率。

[0038] 其中，BInGaN层621的厚度为1nm 15nm，示例性的为3nm、5nm、7nm、9nm、11nm或~13nm，但不限于此。优选的为1nm 10nm。
~

[0039] 其中，图形化SiO2层622中SiO2岛624的高度为1nm~80nm，当其高度＜1nm时，难以有效释放应力；当其高度＞80nm时，后期难以填平，降低发光效率。示例性的，SiO2岛624的高度为2nm 50nm。~

[0040] SiO2岛624横截面呈方三角形、矩形、多边形（边数量≥5）圆柱形或圆形，但不限于此。SiO2岛624的宽度为50nm~1000nm，示例性的为100nm、230nm、320nm、400nm、500nm、700nm或850nm，但不限于此。优选的为100nm~500nm。需要说明的是，SiO2岛624的宽度是指其在垂直横截面方向上（即图3中Y方向）最大的宽度，如当SiO2岛624为圆形时，则宽度为直径；当SiO2岛为三角形时，则为底边长。

[0041] SiO2岛624阵列分布在BInGaN层621上，其分布密度为8×105个/cm2~3×108个/cm2，5 2 6 2 6 2 7 2 7 2
示例性的为9×10 个/cm 、2×10个/cm 、7×10个/cm 、1×10个/cm、8×10个/cm或2×
8 2 6 2 8 2
10个/cm，但不限于此。优选的为1×10个/cm 1×10个/cm。
~

[0042] 其中，BGaN层623中B组分占比为0.1 0.6，示例性的为0.2、0.3、0.4、0.55或0.57，~但不限于此。优选的为0.2 0.5。
~

[0043] BGaN层623的厚度为5nm 80nm，示例性的为13nm、26nm、38nm、55nm、60nm、72nm，但~不限于此。优选的为5nm 50nm。
~

[0044] 优选的，参考图4，在本发明的一个实施例之中，末垒层62还包括减反层625，其设于图形化SiO2层622和BGaN层623之间。减反层625可为Al层或Ag层，或其叠层，但不限于此。减反层625的厚度为5nm 30nm，示例性的为6nm、9nm、12nm、18nm、22nm、27nm或29nm，但不限~
于此。

[0045] 其中，量子阱层51可为InxGa1‑xN层（x=0.1~0.4），其厚度为2nm~10nm，但不限于此。量子垒层52可为GaN层或AlyGa1‑yN层（y=0.05~0.2），其厚度为5nm~15nm，但不限于此。

[0046] 其中，末阱层61与量子阱层51材质相同或不同。优选的，在本发明的一个实施例之中，末阱层61为InzGa1‑zN层（z=0.05~0.4）。优选的，z＜x，基于该设置，可进一步优化晶格匹配程度，提升发光效率和抗静电能力。末阱层61的厚度为2nm 10nm。~

[0047] 其中，衬底1可为蓝宝石衬底、硅衬底、SiC衬底、ZnO衬底或GaN衬底，但不限于此。

[0048] 其中，形核层2可为AlN层和/或AlGaN层，但不限于此。优选的为AlN层，其厚度为20nm 100nm，示例性的为25nm、30nm、35nm、40nm、50nm、70nm或85nm，但不限于此。
~

[0049] 其中，本征GaN层3的厚度300nm 800nm，示例性的为350nm、400nm、450nm、500nm、~550nm、600nm、700nm或750nm，但不限于此。

[0050] 其中，N型GaN层4的掺杂元素为Si，但不限于此。N型GaN层4的掺杂浓度为1×18 ‑3 19 ‑3 18 ‑3 18 ‑3 18 ‑3 19 ‑3
10 cm 5×10 cm ，示例性的为3×10 cm 、6×10 cm 、9×10 cm 、1×10 cm 、2.5×
~
19 ‑3 19 ‑3
10 cm 或4×10 cm ，但不限于此。N型GaN层4的厚度为1μm 3μm，示例性的为1.2μm、1.6μm、~
2μm、2.4μm、2.8μm或2.9μm，但不限于此。

[0051] 其中，电子阻挡层7为AlαGa1‑αN层（α=0.3~0.6）或AlβInγGa1‑β‑γN（β=0.1~0.2，γ=0.2~0.5），但不限于此。优选的，在本发明的一个实施例之中，电子阻挡层7为AlaGa1‑aN层（a=0.05~0.2）和InbGa1‑bN层（b=0.1~0.5）交替生长的周期性结构，周期数为3~20。电子阻挡层
7的厚度为20nm 100nm，示例性的为25nm、40nm、60nm、80nm或93nm，但不限于此。
~

[0052] 其中，P型GaN层8的掺杂元素为Mg，但不限于此。P型GaN层8中Mg的掺杂浓度为5×17 ‑3 21 ‑3 17 ‑3 19 ‑3 19 ‑3 20 ‑3
10 cm 1×10 cm ，示例性的为8×10 cm 、4×10 cm 、8×10 cm 、2×10 cm 、6×
~
20 ‑3 20 ‑3
10 cm 或9×10 cm ，但不限于此。P型GaN层8的厚度为200nm 300nm，示例性的为220nm、~
230nm、240nm、260nm或285nm，但不限于此。

[0053] 相应的，参考图5，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括以下步骤：

[0054] S100：提供衬底；

[0055] 优选的，在本发明的一个实施例之中，将衬底加载至MOCVD反应室中，在H2气氛中预处理5min 8min，处理温度为1000℃ 1200℃，处理压力为200torr 600torr。~ ~ ~

[0056] S200：在衬底上生长形核层；

[0057] 其中，可采用MOCVD生长AlGaN层作为形核层，或采用PVD生长AlN层作为形核层，但不限于此。

[0058] 优选的，在本发明的一个实施例之中，MOCVD生长AlGaN层作为形核层，其生长温度为500℃~700℃，生长压力为200torr~400torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源。

[0059] S300：在形核层上生长本征GaN层；

[0060] 其中，在本发明的一个实施例之中，在MOCVD中生长本征GaN层，生长温度为1100℃~1150℃，生长压力为100torr~500torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源。

[0061] S400：在本征GaN层上生长N型GaN层；

[0062] 其中，在本发明的一个实施例之中，在MOCVD中生长N型GaN层，生长温度为1100℃~1150℃，生长压力为1005torr~500torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入SiH4作为N型掺杂源。

[0063] S500：在N型GaN层上生长第一多量子阱层；

[0064] 其中，在本发明的一个实施例之中，在MOCVD中周期性生长量子阱层和量子垒层，以形成多量子阱层。其中，量子阱层的生长温度为700℃ 800℃，生长压力为100torr~ ~300torr。生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMIn作为In源。量子垒层的生长温度为800℃ 900℃，生长压力为100torr 300torr。生长~ ~
时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源（当量子垒层为AlyGa1‑yN层时，还需通入TMAl作为Al源）。

[0065] S600：在第一多量子阱层上第二多量子阱层；

[0066] 其中，在本发明的一个实施例之中，S600包括：

[0067] S610：在第一多量子阱层上生长末阱层；

[0068] 其中，在本发明的一个实施例之中，在MOCVD中周期性生长末阱层。其中，末阱层的生长温度为700℃~800℃，生长压力为100torr~300torr。生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMIn作为In源。

[0069] S620：在末阱层上生长末垒层，得到第二多量子阱层；

[0070] 其中，在本发明的一个实施例之中，S620包括以下步骤：

[0071] S621：在末阱层上生长BInGaN层；

[0072] 其中，可通过MOCVD、MBE生长BInGaN层，但不限于此。优选的，在本发明的一个实施例之中，通过MOCVD生长BInGaN层，其其生长温度为800℃ 900℃，生长压力为100torr~ ~500torr；生长时，在MOCVD反应室中通入NH3作为N源，BH3作为B源，N2作为载气，通入TMGa作为Ga源，通入TMIn作为In源。

[0073] S622：在BInGaN层上生长SiO2薄膜；

[0074] 其中，可通过MOCVD、MBE、PECVD生长SiO2薄膜，但不限于此。优选的，作为上述技术方案的改进，通过PECVD生长SiO2薄膜，其生长温度为250℃~350℃。

[0075] S623：对SiO2薄膜进行刻蚀，形成多个SiO2岛，即得到图形化SiO2层；

[0076] 其中，可通过干法刻蚀或湿法刻蚀对SiO2薄膜进行刻蚀，但不限于此。优选的，采用ICP刻蚀SiO2薄膜。

[0077] S624：在图形化SiO2层上生长减反层；

[0078] 其中，可通过蒸镀法或PVD生长减反层。优选的，在本发明的一个实施例之中，通过PVD生长Ag层和/或Al层，作为减反层。

[0079] S625：在减反层上生长BGaN层；

[0080] 其中，可通过MOCVD、MBE生长BGaN层，但不限于此。优选的，在本发明的一个实施例之中，通过MOCVD生长BGaN层，其其生长温度为900℃ 1000℃，生长压力为100torr~ ~
500torr；生长时，在MOCVD反应室中通入NH3作为N源，BH3作为B源，N2作为载气，通入TMGa作为Ga源。

[0081] S700：在第二多量子阱层上生长电子阻挡层；

[0082] 其中，可通过MOCVD、MBE生长AlαGa1‑αN层（α=0.3~0.6）或AlβInγGa1‑β‑γN（β=0.1~0.2，γ=0.2 0.5），作为电子阻挡层，但不限于此。
~

[0083] 优选的，在本发明的一个实施例之中，通过MOCVD周期性生长AlaGa1‑aN层（a=0.05~0.2）和InbGa1‑bN层（b=0.1~0.5），直至得到电子阻挡层。

[0084] 其中，AlaGa1‑aN层的生长温度为900℃~1000℃，生长压力为100torr~500torr，生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源。InbGa1‑bN层的生长温度为900℃~1000℃，生长压力为100torr~500torr，生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMIn作为In源。

[0085] S800：在电子阻挡层上生长P型GaN层；

[0086] 其中，在本发明的一个实施例之中，在MOCVD中生长P型GaN层，生长温度为800℃~1000℃，生长压力为100~300torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入CP2Mg作为P型掺杂源。

[0087] 下面以具体实施例对本发明进行进一步说明：

[0088] 实施例1

[0089] 参考图1 图3，本实施例提供一种发光二极管外延片，包括衬底1和依次设于衬底1~上的形核层2、本征GaN层3、N型GaN层4、第一多量子阱层5、第二多量子阱层6、电子阻挡层7和P型GaN层8。

[0090] 其中，衬底1为蓝宝石衬底，形核层2为AlGaN层，其厚度为30nm。本征GaN层3的厚度19 ‑3
为550nm。N型GaN层4的厚度为2.3μm，掺杂元素为Si，Si的掺杂浓度为3×10 cm 。

[0091] 其中，第一多量子阱层5为周期性结构，周期数为10，每个周期为依次层叠的量子阱层51和量子垒层52。量子阱层51为InxGa1‑xN层（x=0.25），厚度为3nm；量子垒层52为GaN层，厚度为10nm。

[0092] 其中，第二多量子阱层6包括依次层叠于第一多量子阱层5上的末阱层61和末垒层62。其中，末阱层61为InzGa1‑zN层（z=0.25），其厚度为3nm。末垒层62包括依次层叠于末阱层
61上的BInGaN层621、图形化SiO2层622和BGaN层623。其中，BInGaN层621中B组分占比为
0.55，In组分占比为0.03，其厚度为12nm。图形化SiO2层622包括多个阵列分布于BInGaN层
621上的SiO2岛624，其高度为55nm，其横截面为圆形，宽度为65nm。SiO2岛624的分布密度为9
5 2
×10个/cm。BGaN层623中B组分占比为0.55，其厚度为60nm。

[0093] 其中，电子阻挡层7为周期性结构，周期数为10，每个周期为依次层叠的AlaGa1‑aN层（a=0.18）和InbGa1‑bN层（b=0.3）。单个AlaGa1‑aN层的厚度为2nm，单个InbGa1‑bN层的厚度为3nm。

[0094] 其中，P型GaN层8的掺杂元素为Mg，掺杂浓度为2×1020cm‑3，厚度为240nm。

[0095] 本实施例中用于发光二极管外延片的制备方法，包括以下步骤：

[0096] （1）提供衬底；

[0097] 优选的，在本发明的一个实施例之中，将衬底加载至MOCVD反应室中，在H2气氛中预处理8min，处理温度为1100℃，处理压力为400torr。

[0098] （2）在衬底上生长形核层；

[0099] 其中，在MOCVD中生长AlGaN层，作为形核层，其生长温度为600℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源。

[0100] （3）在形核层上生长本征GaN层；

[0101] 其中，在MOCVD中生长本征GaN层，生长温度为1120℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源。

[0102] （4）在本征GaN层上生长N型GaN层；

[0103] 其中，在MOCVD中生长N型GaN层，生长温度为1140℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入SiH4作为N型掺杂源。

[0104] （5）在N型GaN层上生长第一多量子阱层；

[0105] 其中，在MOCVD中周期性生长量子阱层和量子垒层，以形成多量子阱层。其中，量子阱层的生长温度为740℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMIn作为In源。量子垒层的生长温度为850℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源。

[0106] （6）在第一多量子阱层上生长末阱层；

[0107] 其中，在MOCVD中生长末垒层。其生长温度为740℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMIn作为In源。

[0108] （7）在末阱层上生长BInGaN层；

[0109] 其中，通过MOCVD生长BInGaN层，其生长温度为830℃，生长压力为200torr；生长时，在MOCVD反应室中通入NH3作为N源，BH3作为B源，N2作为载气，通入TMGa作为Ga源，通入TMIn作为In源。

[0110] （8）在BInGaN层上生长SiO2薄膜；

[0111] 其中，通过PECVD生长SiO2薄膜，其生长温度为300℃。

[0112] （9）对SiO2薄膜进行ICP刻蚀，形成多个SiO2岛，即得到图形化SiO2层；

[0113] （10）在图形化SiO2层上生长BGaN层；

[0114] 其中，通过MOCVD生长BGaN层，其生长温度为930℃，生长压力为200torr；生长时，在MOCVD反应室中通入NH3作为N源，BH3作为B源，N2作为载气，通入TMGa作为Ga源。

[0115] （11）在第二多量子阱层上生长电子阻挡层；

[0116] 其中，通过MOCVD周期性生长AlaGa1‑aN层和InbGa1‑bN层，直至得到电子阻挡层。AlaGa1‑aN层的生长温度为950℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源。InbGa1‑bN层的生长温度为920℃，生长压力为400torr，生长时，在MOCVD反应室中通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMIn作为In源。

[0117] （12）在电子阻挡层上生长P型GaN层；

[0118] 其中，在MOCVD中生长P型GaN层，生长温度为920℃，生长压力为220torr。生长时，在MOCVD反应室中通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入CP2Mg作为P型掺杂源。

[0119] 实施例2

[0120] 参考图1 图3，本实施例提供一种发光二极管外延片，其与实施例1的区别在于：~
BInGaN层621中B组分占比为0.35，In组分占比为0.25，其厚度为2.5nm。SiO2岛624的高度为
7 2
5nm，宽度为250nm。SiO2岛624的分布密度为4×10个/cm 。BGaN层623中B组分占比为0.4，其厚度为8nm。其余均与实施例1相同。

[0121] 实施例3

[0122] 参考图1 图3，本实施例提供一种发光二极管外延片，其与实施例2的区别在于：沿~外延片生长方向，BInGaN层621中B组分占比由0递增至0.35，In组分由0.26递减至0。

[0123] 实施例4

[0124] 参考图1 图3，本实施例提供一种发光二极管外延片，其与实施例3的区别在于，量~子阱层51为InxGa1‑xN层（x=0.25），厚度为3nm；量子垒层52为GaN层，厚度为10nm。

[0125] 其中，第二多量子阱层6包括依次层叠于第一多量子阱层5上的末阱层61和末垒层62。其中，末阱层61为InzGa1‑zN层（z=0.18）。

[0126] 实施例5

[0127] 参考图1、图2、图4，本实施例提供一种发光二极管外延片，其与实施例4的区别在于，末垒层62还包括减反层625，其为Al层，厚度为20nm，该层通过PVD生长，其与均与实施例4相同。

[0128] 对比例1

[0129] 本对比例提供一种发光二极管外延片，其与实施例1的区别在于，末垒层62为GaN层，厚度为10nm。其制备方法与量子垒层52的制备方法相同。其余均与实施例1相同。

[0130] 对比例2

[0131] 本对比例提供一种发光二极管外延片，其与实施例1的区别在于，末垒层不包括BInGaN层，相应的制备方法中也不包括制备该层的步骤。其余均与实施例1相同。

[0132] 对比例3

[0133] 本对比例提供一种发光二极管外延片，其与实施例1的区别在于，末垒层不包括图形化SiO2层，相应的制备方法中也不包括制备该层的步骤。其余均与实施例1相同。

[0134] 对比例4

[0135] 本对比例提供一种发光二极管外延片，其与实施例1的区别在于，末垒层不包括BGaN层，相应的制备方法中也不包括制备该层的步骤。其余均与实施例1相同。

[0136] 对比例5

[0137] 本对比例提供一种发光二极管外延片，其与实施例1的区别在于，末垒层不包括BInGaN层和BGaN层，相应的制备方法中也不包括制备该两层的步骤。其余均与实施例1相同。

[0138] 对比例6

[0139] 本对比例提供一种发光二极管外延片，其与实施例5的区别在于，末垒层不包括BInGaN层和BGaN层，相应的制备方法中也不包括制备该两层的步骤。其余均与实施例1相同。

[0140] 将实施例1 实施例5，对比例1 对比例6所得的发光二极管外延片进行测试，具体~ ~测试方法如下：

[0141] （1）将外延片制备成5mil×7mil的垂直结构的芯片，分别在120mA电流下测试其发光亮度；

[0142] （2）抗静电性能测试：在HBM（人体放电模型）模型下运用静电仪对芯片的抗静电性能进行测试，测试芯片能承受反向8000V静电的通过比例

[0143] 具体结果如下：

[0144]

[0145] 由表中可以看出，当在传统的发光二极管结构（对比例1）中的末垒换为本发明的末垒层结构时，在不同电流下的发光亮度、抗静电能力均有明显提升。

[0146] 此外，通过实施例1与对比例2 对比例5的对比可以看出，当变更本发明中的末垒~层的结构时，难以有效起到提升发光亮度、抗静电能力的效果。

[0147] 以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。