一种基于以太网PHY芯片的多路E1数据传输系统和方法

摘要

本发明公开了一种基于以太网PHY芯片的多路E1数据传输系统和方法，其中，多路E1数据传输系统包括两个相同的互连传输以太网信号和E1信号的第一设备和第二设备，多路E1数据传输方法包括第一设备接收多路E1信号经过单双变换复接为E2数据流，接收以太网信号转换为并行的MII接口传输以太网数据，每组E2数据流和以太网数据时分复用为总数据流发送至第一设备的以太网PHY芯片，其中，以太网PHY芯片的时钟频率基于以太网信号传输的带宽和E2数据流带宽计算并设置；以太网PHY芯片将总数据流传输至第二设备。本发明公开的一种基于以太网PHY芯片的多路E1数据传输系统和方法，实现了低成本可靠的多路E1和以太网传输，并保证以太网的带宽不被占用。

权利要求

1.一种基于以太网PHY芯片的多路E1数据传输系统，至少包括两个相同的互连传输以太网信号和E1信号的第一设备和第二设备，所述第一设备和第二设备各自至少包括电路板，其特征在于，所述电路板至少包括逻辑控制电路模块，分别耦接逻辑控制电路模块的E1电路模块、以太网电路模块、PHY芯片模块，以及与PHY芯片模块耦接的数据收发模块；

E1电路模块的两端分别耦接外部的E1接口和逻辑控制电路模块，用于E1信号的单双变换或双单变换；

以太网电路模块的两端分别耦接外部以太网和逻辑控制电路模块，用于以太网信号的串行与并行信号的变换；

所述逻辑控制电路模块至少包括E1复接单元、E1分接单元、总数据复接单元和总数据分接单元，E1复接单元和以太网电路模块的输出端耦接总数据复接单元，所述E1复接单元用于将接收的E1信号复接为若干组E2数据流输出至总数据复接单元；

E1分接单元和以太网电路模块的输入端耦接总数据分接单元，所述E1分接单元用于将从总数据分接单元接收的E2数据流分接为多路E1信号至E1电路模块；

所述总数据复接单元的数据输出端与总数据分接单元的数据输入端分别与PHY芯片模块耦接，所述PHY芯片模块至少包括PHY芯片，PHY芯片的时钟频率基于以太网信号传输的带宽和E1数据信号复接的数据流带宽计算并设置；

所述PHY芯片模块用于将数据收发模块接收的总数据流输出至总数据分接单元，或接收总数据复接单元输出的总数据流并输出至收发模块；

所述总数据复接单元用于将E1复接单元输出的E1信号与以太网电路模块输出的以太网信号复接为总数据流；

所述总数据分接单元用于将接收的总数据流分接为E1信号和以太网信号，并将E1信号输出至E1分接单元，以及将以太网信号输出至以太网模块。

2.根据权利要求1所述的一种基于以太网PHY芯片的多路E1数据传输系统，其特征在于，所述数据收发模块为光纤模块。

3.一种基于以太网PHY芯片的多路E1数据传输方法，应用于权利要求1或2所述的基于以太网PHY芯片的多路E1数据传输系统，包括第一设备接收外部E1信号和以太网信号并转发至第二设备的传输方法，其特征在于，具体包括：第一设备接收外部的多路E1信号分别经过单双变换；

第一设备接收外部的以太网信号进行串并信号转换，转换为并行的MII接口传输以太网数据；

将经过单双变换的多路E1信号复接为N组E2数据流，每个E2数据流包括n路E1信号；

将每组E2数据流和以太网数据时分复用为总数据流发送至第一设备的以太网PHY芯片，其中，以太网PHY芯片的时钟频率基于以太网信号传输的带宽和E2数据流带宽计算并设置；

以太网PHY芯片将总数据流传输至多路E1数据传输系统中的第二设备。

4.根据权利要求3所述的一种基于以太网PHY芯片的多路E1数据传输方法，其特征在于，还包括第一设备接收第二设备的总数据流的数据传输方法，具体包括：第二设备的接收第一设备传输的总数据流，并通过第二设备的以太网PHY芯片转发，其中，第二设备的以太网PHY芯片的时钟频率等于第一设备的以太网PHY芯片的时钟频率；

通过以太网PHY芯片转发的总数据流分解复用为E2数据流和以太网数据；

E2数据流分接为多路E1数据后，进行双单变换传输至外部；

以太网数据转换为串行以太网数据后传输至外部。

5.根据权利要求3或4所述的一种基于以太网PHY芯片的多路E1数据传输方法，其特征在于，所述以太网PHY芯片的时钟频率基于以太网信号传输的带宽和E2数据流带宽计算得到，具体包括：总数据流的每个传输帧周期的时长为T，帧频为F，E2数据流占每个传输帧周期的时长为t1，带宽为BW1，以太网数据占每个传输帧周期的时长为t2，带宽为BW2，E2数据流的传输的带宽为BW1×F，以太网传输的带宽BW2×F，则传输总数据流的时钟频率设置为>BW1×F+BW2×F>标准以太网所需传输带宽。

6.根据权利要求5所述的一种基于以太网PHY芯片的多路E1数据传输方法，其特征在于，所述传输总数据流的时钟频率设置为BW1×F的倍数。

7.根据权利要求5所述的一种基于以太网PHY芯片的多路E1数据传输方法，其特征在于，所述总数据流传输的每个传输帧至少包括每组E2数据流和以太网数据。

8.根据权利要求7所述的一种基于以太网PHY芯片的多路E1数据传输方法，其特征在于，所述每个传输帧还包括控制数据。

说明书

一种基于以太网PHY芯片的多路E1数据传输系统和方法

技术领域

[0001] 本发明涉及网络通信技术领域，尤其涉及一种基于以太网PHY芯片的多路E1数据传输系统和方法。

背景技术

[0002] E1接口采用PCM编码方式，符合G.703标准，是军队系统、电力系统等大型国有系统中的传输网络常用的接口标准。以太网是普遍使用的计算机局域网技术。将以太网和E1结合起来，实现了以太网和E1的复用，不但可以满足对大容量数据传输的需求，而且可以实现电话业务和其他专用通信系统的接入功能。

[0003] 现有的实现方法，大多采用带高速串行收发器的FPGA来进行数据的传输，成本相对较高。另外还有一些实现方法，是采用将E1数据转换为以太网数据包，使用以太网进行传输的方法，但占用了以太网的带宽。

发明内容

[0004] 本发明为了克服以上技术的不足，提供了一种基于以太网PHY芯片的多路E1数据传输系统，通过对以太网PHY芯片的时钟频率的设置，降低多路E1和以太网传输系统的成本，保证以太网的带宽不被占用。

[0005] 本发明克服其技术问题所采用的技术方案是：本发明的第一个方面提出的一种基于以太网PHY芯片的多路E1数据传输系统，至少包括两个相同的互连传输以太网信号和E1信号的第一设备和第二设备，所述第一设备或第二设备至少包括电路板。所述电路板至少包括逻辑控制电路模块，分别耦接逻辑控制电路模块的E1电路模块、以太网电路模块、PHY芯片模块，以及与PHY芯片模块耦接的数据收发模块；E1电路模块的两端分别耦接外部的E1接口和逻辑控制电路模块，用于E1信号的单双变换或双单变换；以太网电路模块的两端分别耦接外部以太网和逻辑控制电路模块，用于以太网信号的串行与并行信号的变换；所述逻辑控制电路模块至少包括E1复接单元、E1分接单元、总数据复接单元和总数据分接单元，[0006] E1复接单元和以太网电路模块的输出端耦接总数据复接单元，E1分接单元和以太网电路模块的输入端耦接总数据分接单元，所述总数据复接单元的数据输出端与总数据分接单元的数据输入端分别与PHY芯片模块耦接，所述PHY芯片模块至少包括PHY芯片，PHY芯片的时钟频率基于以太网信号传输的带宽和E1数据信号复接的数据流带宽计算并设置；所述PHY芯片模块用于将数据收发模块接收的总数据流输出至总数据分接单元，或接收总数据复接单元输出的总数据流并输出至收发模块；所述总数据复接单元用于将E1复接单元输出的E1信号与以太网电路模块输出的以太网信号复接为总数据流；所述总数据分接单元用于将接收的总数据流分接为E1信号和以太网信号，并将E1信号输出至E1分接单元，以及将以太网信号输出至以太网模块。

[0007] 将E1数据转换后与以太网数据后复接为总数据流，通过对PHY芯片所用的时钟的计算与设置，保证以太网的带宽不被占用。

[0008] 进一步的，所述E1复接单元用于将接收的E1信号复接为若干组E2数据流输出至总数据复接单元。

[0009] 进一步的，所述E1分接单元用于将从总数据分接单元接收的E2数据流分接为多路E1信号至E1电路模块。

[0010] 进一步的，所述数据收发模块为光纤模块。

[0011] 通过价格低廉的光线模块实现总数据流的数据传输，而无需采用带高速串行收发器的FPGA来进行数据的传输，大大节约了E1数据和以太网数据结合传输的成本。

[0012] 本发明的另一个方面还提出了一种基于以太网PHY芯片的多路E1数据传输方法，应用于上述的基于以太网PHY芯片的多路E1数据传输系统，包括第一设备接收外部E1信号和以太网信号并转发至第二设备的传输方法，具体包括：第一设备接收外部的多路E1信号分别经过单双变换；第一设备接收外部的以太网信号经过信号进行串并信号转换，转换为并行的MII接口传输以太网数据；将经过单双变换的多路E1信号复接为N组E2数据流，每个E2数据流包括n路E1信号；将每组E2数据流和以太网数据时分复用为总数据流发送至第一设备的以太网PHY芯片，其中，以太网PHY芯片的时钟频率基于以太网信号传输的带宽和E2数据流带宽计算并设置；以太网PHY芯片将总数据流传输至多路E1数据传输系统中的第二设备。

[0013] 进一步的，还包括第一设备接收第二设备的总数据流的数据传输方法，具体包括：第二设备的接收第一设备传输的总数据流，并通过第二设备的以太网PHY芯片转发，其中，第二设备的以太网PHY芯片的时钟频率等于第一设备的以太网PHY芯片的时钟频率；通过以太网PHY芯片转发的总数据流分解复用为E2数据流和以太网数据；E2数据流分接为多路E1数据后，进行双单变换传输至外部；以太网数据转换为串行以太网数据后传输至外部。

[0014] 进一步的，所述以太网PHY芯片的时钟频率基于以太网信号传输的带宽和E2数据流带宽计算得到，具体包括：总数据流的每个传输帧周期的时长为T，帧频为F，E2数据流占每个传输帧周期的时长为t1，带宽为BW1，以太网数据占每个传输帧周期的时长为t2，带宽为BW2，E2数据流的传输的带宽为BW1×F，以太网传输的带宽BW2×F，则传输总数据流的时钟频率设置为>BW1×F+BW2×F>标准以太网所需传输带宽。

[0015] 进一步的，所述传输总数据流的时钟频率设置为BW1×F的倍数。

[0016] 根据以太网信号传输带宽和E2数据流带宽计算并能设置以太网PHY芯片的时钟频率，从而保证以太网的带宽不被占用。

[0017] 进一步的，述总数据流传输的每个传输帧至少包括每组E2数据流和以太网数据。

[0018] 进一步的，所述每个传输帧还包括控制数据。

[0019] 本发明的有益效果是：

[0020] 1、不采用带高速串行收发器的FPGA来进行数据的传输，大大节约了E1数据和以太网数据结合传输的成本。

[0021] 2、将E1数据转换后与以太网数据后复接为总数据流，通过对PHY芯片所用的时钟的计算与设置，保证以太网的带宽不被占用。

[0022] 3、仅需通过廉价光纤模块实现总数据流的数据传输，从而实现多路E1信号和以太网信号的传输，进一步节约了E1数据和以太网数据结合传输的成本。

附图说明

[0023] 图1为本发明实施例的一种基于以太网PHY芯片的多路E1数据传输系统的原理示意图；

[0024] 图2为本发明实施例第一/第二设备的原理框图；

[0025] 图3为本发明实施例设备内数据流示意图；

[0026] 图4为本发明实施例的逻辑控制电路模块的原理框图；

[0027] 图5为总数据流的结构示意图；

[0028] 图6为本发明实施例的第一设备接收外部E1信号和以太网信号并转发至第二设备的传输方法的流程图；

[0029] 图7为本发明实施例的第一设备接收第二设备的总数据流的数据传输方法的流程图。

具体实施方式

[0030] 为了便于本领域人员更好的理解本发明，下面结合附图和具体实施例对本发明做进一步详细说明，下述仅是示例性的不限定本发明的保护范围。

[0031] 如图1所示，本实施例所述的一种基于以太网PHY芯片的多路E1数据传输系统的原理示意图，至少包括两个相同的互连传输以太网信号和E1信号的第一设备和第二设备，第一/二设备接收外部以太网信号和E1信号，并转换为总数据流传输至第二/一设备，第二/一设备将接收的总数据流转换为以太网信号和E1信号传输至外部。

[0032] 需要说明的是，两个设备可实现同时输入，输入和输出是相对独立的。

[0033] 第一/二设备的原理框图如图2所示，第一设备或第二设备至少包括电路板，[0034] 电路板包括逻辑控制电路模块，分别耦接逻辑控制电路模块的E1电路模块、以太网电路模块、PHY芯片模块，以及与PHY芯片模块耦接的数据收发模块。根据图3所示的数据传输流向，对每个电路模块的功能进行说明如下。

[0035] E1电路模块两端分别耦接外部的E1接口和逻辑控制电路模块。

[0036] 在本发明的一个实施例中，E1电路模块至少包括16路E1接口，E1变压器和E1单双变换单元。其中，16路E1接口用于直接连接外部的多路E1信号。E1变压器用于滤波、隔离和阻抗变换。E1单双变换单元用于E1信号的单双变换或双单变换，即单路双极性码和双路单极性码间的变换。

[0037] 如图3所示，以太网电路模块的两端分别耦接外部以太网和逻辑控制电路模块，外部接收的以太网数据通过以太网电路模块转换成并行的MII接口以太网数据RXD[0:3]，或者将接收的并行的MII接口以太网数据TXD[0:3]转换成串行以太网数据。

[0038] 在本发明的一个实施例中，外部连接的以太网为百兆以太网。

[0039] 如图4所示，逻辑控制电路模块至少包括E1复接单元、E1分接单元、总数据复接单元和总数据分接单元。

[0040] E1复接单元将接收的E1电路模块单双变换后的多路E1数据复接成E2数据流，发送至总数据复接单元。

[0041] 在本发明的一个实施例中，如图4所示，E1复接单元将16路2.048MHz的E1数据，每4个为一组，复接成4路8.448MHz的E2数据流E2R[0:3]，发送至总数据复接单元。

[0042] 总数据复接单元同时还接收以太网电路模块输出的并行的MII接口以太网数据RXD[0:3]，对应的时钟RXCLK为25.344MHz，RXDV为有效信号，并将E2数据流E2R[0:3]和以太网数据RXD[0:3]采用时分复用的方式传输数据至PHY芯片模块。

[0043] 需要说明的是，时分复用是采用同一物理连接的不同时段来传输不同的信号，也就是将信道传输信息的时间分成若干个时隙，并将每个时隙分配给对应的信号源使用。将4路E2数据流、以太网数据和一些控制数据复接成总数据流TXD[0:3]，发送给PHY芯片模块，对应的时钟TXCLK为38.016MHz，TXEN为使能信号。

[0044] 如图5所示为时分复用的示意图，按时间分割，不同时间段传输对应的数据。每个传输帧周期的时长为T，帧频为F，总带宽为BW=38.016MHz。E2数据流所占每个传输帧周期的时长为t1,带宽为BW1，E2所占总带宽为BW1×F=8.448MHz，以太网所占每个传输帧周期的时长为t2，带宽为BW2，以太网所占总带宽为BW2×F=25.344MHz，其中BW>BW1×F+BW2×F=33.792MHz，还需占用少量带宽来传输一些用于定位和状态交互的控制数据，BW需取比
33.792稍大的值，且需为8.448的倍数关系，以便于锁相环的锁定，由8.448×9/2=38.016，BW取38.016MHz；此处帧频F取8KHz,与E1信号常用帧频相同，则每帧长度为38.016M/8K=
4752bits，其中E2数据8.448M/8K=1056bits,以太网数据25.344M/8K=3168bits，其余均为控制数据；具体帧结构为16bits（空闲码）+16bits（前导码+同步码）+1056bits（E2数据）+
16bits（空闲码）+3168bits（以太网数据）+16bits（空闲码）+464bits（状态交互码）=
4752bits。38.016MHz带宽等于PHY芯片的MII接口时钟频率TXCLK和RXCLK。

[0045] PHY芯片模块接收总数据流，并将总数据流RXD[0:3]输出至总数据分接单元，对应的时钟RXCLK为38.016MHz,RXDV为有效信号，总数据分接单元将总数据流RXD[0:3]分接出4路8.448MHz的E2数据流E2T[0:3]送入E1分接单元，分接出以太网数据TXD[0:3]送入以太网电路模块,对应的时钟TXCLK为25.344MHz,TXEN为使能信号。

[0046] E1分接单元将接收的E2数据流E2R[0:3]分接成16路E1数据，发送至E1电路模块。

[0047] PHY芯片模块至少包括PHY芯片，包含MII接口和差分串行接口，且MII接口与逻辑控制电路模块连接，且差分串行接口连接与数据收发模块相连接。

[0048] 在本发明的一个实施例中，PHY芯片的MII接口使用的时钟频率高于以太网常用的25MHz，为38.016MHz，因此可以传输更大容量的数据。需要说明的是，图3和图4中的TXCLK和RXCLK，两个时钟都是逻辑控制模块输出的。以太网电路模块侧的两个时钟都是25.344MHz，PHY芯片模块侧的两个时钟都是38.016MHz。

[0049] 数据收发模块包含光模块，两台设备之间的光模块通过光纤连接。

[0050] 在本发明的一个实施例中，采用PHY芯片和155M光纤模块，价格低廉，无需采用高速串行收发器的FPGA，即可满足需求，大大降低了成本。

[0051] 需要说明的是，也可采用用其他速率大于155M的光纤模块，成本也远远低于采用高速串行收发器的FPGA。

[0052] 本发明还提出了一种基于上述多路E1数据传输系统的以太网PHY芯片的多路E1数据传输方法，流程示意图如图6所示。第一设备接收外部E1信号和以太网信号并转发至第二设备的数据传输方法包括以下步骤，本实施例对每个步骤进行说明如下。

[0053] S11，第一设备接收外部的多路E1信号分别经过单双变换。

[0054] 在本发明的一个实施例中，第一设备接收外部的16路E1信号，通过E1电路模块中的E1变压器，发送给E1单双变换电路，完成单双变换后，发送给逻辑控制电路模块的E1复接单元。

[0055] S12，第一设备接收外部的以太网信号经过信号转换为并行的MII接口传输以太网数据。

[0056] 在本发明的一个实施例中，第一设备接收外部的以太网信号，并通过以太网电路模块转换成并行的MII接口以太网数据RXD[0:3]，输出至逻辑控制电路模块的总数据复接单元,对应的时钟RXCLK为25.344MHz，RXDV为有效信号。

[0057] S13，将经过单双变换的多路E1信号复接为N组E2数据流，每个E2数据流包括n路E1信号。

[0058] 逻辑控制电路模块的E1复接单元将16路2.048MHz的E1数据，每4个为一组，复接成4路8.448MHz的E2数据流E2R[0:3]，在本发明的一个实施例中,N=4,n=4.发送给总数据复接模块。

[0059] S14，将每组E2数据流和以太网数据时分复用为总数据流发送至第一设备的以太网PHY芯片，其中，以太网PHY芯片的时钟频率基于以太网信号传输的带宽和E2数据流带宽计算并设置。

[0060] 总数据复接模块采用时分复用的方式传输数据。在本发明的一个实施例中，将4路E2数据流、以太网数据和一些控制数据复接成总数据流TXD[0:3]，发送给PHY芯片模块，对应的时钟TXCLK为38.016MHz，TXEN为使能信号。

[0061] 其中，每个传输帧周期的时长为T，帧频为F，总带宽为BW=38.016MHz。E2数据流所占每个传输帧周期的时长为t1,带宽为BW1，E2所占总带宽为BW1×F=8.448MHz，以太网所占每个传输帧周期的时长为t2，带宽为BW2，以太网所占总带宽为B2×F=25.344MHz，其中BW>BW1×F+BW2×F=33.792MHz，还需占用少量带宽来传输一些用于定位和状态交互的控制数据，BW需取比33.792稍大的值，且需为8.448的倍数关系，以便于锁相环的锁定，由8.448×9/2=38.016，BW取38.016MHz；此处帧频F取8KHz,与E1信号常用帧频相同，则每帧长度为
38.016M/8K=4752bits，其中E2数据8.448M/8K=1056bits,以太网数据25.344M/8K=
3168bits，其余均为控制数据。

[0062] 在本发明的一个实施例中，具体帧结构为16bits（空闲码）+16bits（前导码+同步码）+1056bits（E2数据）+16bits（空闲码）+3168bits（以太网数据）+16bits（空闲码）+464bits（状态交互码）=4752bits。

[0063] S15，以太网PHY芯片将总数据流传输至多路E1数据传输系统中的第二设备。

[0064] PHY芯片接收总数据流，通过数据收发模块即光纤将其传给对端设备。

[0065] 本发明的一个实施例中，还包括第一设备接收第二设备的总数据流的数据传输方法，流程图如图7所示，具体包括：

[0066] S21，第二设备的接收第一设备传输的总数据流，并通过第二设备的以太网PHY芯片转发，其中，第二设备的以太网PHY芯片的时钟频率等于第一设备的以太网PHY芯片的时钟频率。

[0067] 第二设备的数据收发模块接收到总数据流，将其传输给PHY芯片模块，PHY芯片模块将总数据流RXD[0:3]，传输给逻辑控制电路模块,对应的时钟RXCLK为38.016MHz，RXDV为有效信号。

[0068] S22，通过以太网PHY芯片转发的总数据流分解复用为E2数据流和以太网数据。

[0069] 逻辑控制电路模块中的总数据分接单元将总数据流分接出4路8.448MHz的E2数据流E2T[0:3]送入E1分接单元，分接出以太网数据TXD[0:3]，送入以太网电路模块，对应的时钟TXCLK为25.344MHz,TXEN为使能信号。

[0070] S23，E2数据流分接为多路E1数据后，进行双单变换传输至外部。

[0071] E1分接单元将4路E2数据流分接成16路E1数据后送入E1电路模块，E1电路模块对16路E1数据进行双单变换发送至E1变压器，经E1接口传输给外部。

[0072] S24，以太网数据转换为串行以太网数据后传输至外部。

[0073] 以太网电路模块将并行的MII接口以太网数据转换成串行以太网数据，经以太网接口传输给外部。

[0074] 在本发明的一个实施例中，以太网PHY芯片的时钟频率基于以太网信号传输的带宽和E2数据流带宽计算得到。

[0075] 其中，每个传输帧周期的时长为T，帧频为F，总带宽为BW=38.016MHz。E2数据流所占每个传输帧周期的时长为t1,带宽为BW1，E2所占总带宽为BW1×F=8.448MHz，以太网所占每个传输帧周期的时长为t2，带宽为BW2，以太网所占总带宽为BW2×F=25.344MHz，其中BW>BW1×F+BW2×F=33.792MHz，还需占用少量带宽来传输一些用于定位和状态交互的控制数据，BW需取比33.792稍大的值，且需为8.448的倍数关系，以便于锁相环的锁定，由8.448×9/2=38.016，BW取38.016MHz。

[0076] 本发明提出的一种基于以太网PHY芯片的多路E1数据传输系统和方法，摒弃了常用的带高速串行收发器的FPGA来进行数据的传输的方案，也无需将E1数据转换为以太网数据包使用以太网进行传输的方法。而是采用以太网PHY芯片，通过对以太网PHY芯片的时钟频率的设置和光纤模块实现总数据流的传输。保证以太网的带宽不被占用的前提下，实现可靠低成本的多路E1和以太网的结合传输。

[0077] 需要说明的是：在其他实施例中并不一定按照本说明书示出和描述的顺序来执行相应方法的步骤。在一些其他实施例中，其方法所包括的步骤可以比本说明书所描述的更多或更少。此外，本说明书中所描述的单个步骤，在其他实施例中可能被分解为多个步骤进行描述；而本说明书中所描述的多个步骤，在其他实施例中也可能被合并为单个步骤进行描述。

[0078] 本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。