一种单一图像采集卡支持多芯片并行测试的方法及装置

摘要

本发明提出了一种单一图像采集卡支持多芯片并行测试的方法及装置，包括以下步骤：通过图像采集卡采集两个CIS的图像数据；传输两个CIS的图像数据，通过时钟源校正同步两个CIS的传输时刻；将两个CIS的图像数据传输至工作站；分别对两个CIS的图像数据进行测试。通过同时采集两个CIS的图像数据，并且利用时钟源校正同步图像数据的传输时刻，使得传输两个CIS的图像数据的时间与传输一个CIS图像数据的时间一样，节省成本的同时，不提高花费的时间。

权利要求

1.一种单一图像采集卡支持多芯片并行测试的方法，其特征在于，包括以下步骤：S1，通过图像采集卡采集两个CIS的图像数据；

步骤S1包括：

所述图像采集卡包括两个MIPI PHY芯片、两个MIPI CSI2芯片、两个RAM存储器和两个高速传输接口；

S2，传输两个CIS的图像数据，通过时钟源校正同步两个CIS的传输时刻；

步骤S2包括：

S21，在两个CIS之间接入时钟源，同步时钟源到两个CIS之间的控制总线；

S22，使用时钟源到两个CIS之间的两个不同的数据引脚SDA1和SDA2检查是否有ACK信号，有则表示数据发送成功，完成两个CIS的图像数据的同步传输；

S3，将两个CIS的图像数据传输至工作站；

所述步骤S3包括：

S31，将两个CIS的图像数据传输至RAM存储器，记为Image1和Image2；

S32，RAM存储器同步接收到Image1和Image2后，发送至高速传输接口，所述高速传输接口将Image1和Image2传输至工作站，对Image1和Image2分别进行测试；

所述步骤S31包括：

S311，所述MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器，控制传输时间与单独传输Image1或Image2相同，将传输时间记为t1；

S312，Image1和Image2图像数据以m×n字节表示，m和n为正整数；

所述步骤S32包括：

S321，所述Image1和Image2发送至高速传输接口之前，先传输至两个FIFO存储器；

S322，所述两个FIFO存储器布置区域靠近，分别接收Image1和Image2，且两个FIFO存储器在同一时刻被Image1和Image2占用，所述FIFO存储器的大小取决于Image1和Image2图像数据的大小；

S4，分别对两个CIS的图像数据进行测试；

所述步骤S4包括：

S41，所述工作站对两个CIS的图像数据分别进行测试，测试时间为单独测试两个CIS的图像数据的时间的总和，将测试时间记为t2；

S42，计算图像采集卡对两个CIS测试花费的总时间以及总成本，与图像采集卡对单个CIS测试花费的总时间以及总成本比较，求出所花费的时间以及成本的变化：，

其中， 为对两个CIS进行测试时，图像采集卡同时测试两个CIS和分别测试两个CIS相对的优化指数，t1为MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器的传输时间，t2为工作站对两个CIS的图像数据分别进行测试的时间之和， 为图像采集卡对单个CIS测试时，将图像数据传输至RAM存储器的传输时间， 为图像采集卡对单个CIS测试时，工作站对CIS的图像数据进行测试的时间，S为图像采集卡对两个CIS测试花费的总成本， 为图像采集卡对单个CIS测试花费的总成本。

2.一种单一图像采集卡支持多芯片并行测试的装置，其特征在于，所述装置包括：数据采集模块，用于通过图像采集卡采集两个CIS的图像数据；

所述数据采集模块包括：

所述图像采集卡包括两个MIPI PHY芯片、两个MIPI CSI2芯片、两个RAM存储器和两个高速传输接口；

时钟校正模块，用于同步传输两个CIS的图像数据，通过时钟源校正同步两个CIS的传输时刻；

所述时钟校正模块包括：

时钟同步单元，用于在两个CIS之间接入时钟源，同步时钟源到两个CIS之间的控制总线；

信号检查单元，用于使用时钟源到两个CIS之间的两个不同的数据引脚SDA1和SDA2检查是否有ACK信号，有则表示数据发送成功，完成两个CIS的图像数据的同步传输；

数据传输模块，用于将两个CIS的图像数据传输至工作站；

所述步骤S3包括：

S31，将两个CIS的图像数据传输至RAM存储器，记为Image1和Image2；

S32，RAM存储器同步接收到Image1和Image2后，发送至高速传输接口，所述高速传输接口将Image1和Image2传输至工作站，对Image1和Image2分别进行测试；

所述步骤S31包括：

S311，所述MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器，控制传输时间与单独传输Image1或Image2相同，将传输时间记为t1；

S312，Image1和Image2图像数据以m×n字节表示，m和n为正整数；

所述步骤S32包括：

S321，所述Image1和Image2发送至高速传输接口之前，先传输至两个FIFO存储器；

S322，所述两个FIFO存储器布置区域靠近，分别接收Image1和Image2，且两个FIFO存储器在同一时刻被Image1和Image2占用，所述FIFO存储器的大小取决于Image1和Image2图像数据的大小；

数据测试模块，用于分别对两个CIS的图像数据进行测试；

所述步骤S4包括：

S41，所述工作站对两个CIS的图像数据分别进行测试，测试时间为单独测试两个CIS的图像数据的时间的总和，将测试时间记为t2；

S42，计算图像采集卡对两个CIS测试花费的总时间以及总成本，与图像采集卡对单个CIS测试花费的总时间以及总成本比较，求出所花费的时间以及成本的变化：，

其中， 为对两个CIS进行测试时，图像采集卡同时测试两个CIS和分别测试两个CIS相对的优化指数，t1为MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器的传输时间，t2为工作站对两个CIS的图像数据分别进行测试的时间之和， 为图像采集卡对单个CIS测试时，将图像数据传输至RAM存储器的传输时间， 为图像采集卡对单个CIS测试时，工作站对CIS的图像数据进行测试的时间，S为图像采集卡对两个CIS测试花费的总成本， 为图像采集卡对单个CIS测试花费的总成本。

3.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现如权利要求1所述方法的步骤。

说明书

一种单一图像采集卡支持多芯片并行测试的方法及装置

技术领域

[0001] 本发明涉及图像传感器的芯片及晶圆测试技术领域，尤其涉及一种单一图像采集卡支持多芯片并行测试的方法及装置。

背景技术

[0002] 目前的CIS（即图像传感器CMOS Image Sensor）的生产测试系统，对CIS芯片的加载、载出、对位、数字直流测试或者成像质量的判定与分级，均依赖计算机控制来实现。随着产能需求的不断增加，对高并测测试的CIS测试系统的需求也不断增加。传统的CIS芯片测试是每一个CIS配备一个图像采集卡，图像采集卡与工作站对应连接，即CIS与图像采集卡的数量是一一对应的，即32并测需要32个图像采集卡，依此类推；这样会产生一个问题，如果并测的CIS芯片很多，则工作站的硬件设备、所占空间会不断增加，需要非常大的实体空间，以及繁杂的线束，非常不利于后期的维护管理和故障排查。

[0003] 中国专利CN116027181A《一种并行图像处理装置及方法》公开了一种并行图像处理方法，根据并行测试单元接收并储存的图像数据对CIS芯片进行数字直流测试或者图像输出测试。该专利中的影像采撷卡与CIS芯片是一一对应的，即一个CIS配备一个影像采撷卡，并且与一个工作站对应连接，但是在工作站和影像采撷卡不足，且需要在不提高成本的情况下完成测试任务时，上述方法则无法完成测试任务，因此需要对处理方法进行改进，通过时间源对齐使得一个影像采撷卡能够配置两个CIS，且同时只占用一个工作站，在不提高成本的同时也不增加测试时间，提高测试效率。

发明内容

[0004] 有鉴于此，本发明提出了一种单一图像采集卡支持多芯片并行测试的方法及装置，通过将两个图像采集卡集成为一张图像采集卡，实现单一图像采集卡对两个CIS进行并行测试，且同时只占用一个工作站，在降低测试成本的同时还不会提高测试的时间，提高了测试效率，解决了目前图像传感器芯片在控制成本的情况下，仅支持一对一测试的问题。

[0005] 本发明的技术方案是这样实现的：一方面，本发明提供了一种单一图像采集卡支持多芯片并行测试的方法，包括以下步骤：

[0006] S1，通过图像采集卡采集两个CIS的图像数据；

[0007] S2，传输两个CIS的图像数据，通过时钟源校正同步两个CIS的传输时刻；

[0008] S3，将两个CIS的图像数据传输至工作站；

[0009] S4，分别对两个CIS的图像数据进行测试。

[0010] 优选的，步骤S1包括：

[0011] 所述图像采集卡包括两个MIPI PHY芯片、两个MIPI CSI2芯片、两个RAM存储器和两个高速传输接口。

[0012] 优选的，步骤S2包括：

[0013] S21，在两个CIS之间接入时钟源，同步时钟源到两个CIS之间的控制总线；

[0014] S22，使用时钟源到两个CIS之间的两个不同的数据引脚SDA1和SDA2检查是否有ACK信号，有则表示数据发送成功，完成两个CIS的图像数据的同步传输。

[0015] 优选的，步骤S3包括：

[0016] S31，将两个CIS的图像数据传输至RAM存储器，记为Image1和Image2；

[0017] S32，RAM存储器同步接收到Image1和Image2后，发送至高速传输接口，所述高速传输接口将Image1和Image2传输至工作站，对Image1和Image2分别进行测试。

[0018] 优选的，步骤S31包括：

[0019] S311，所述MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器，控制传输时间与单独传输Image1或Image2相同，将传输时间记为t1；

[0020] S312，Image1和Image2图像数据以m×n字节表示，m和n为正整数。

[0021] 优选的，步骤S32包括：

[0022] S321，所述Image1和Image2发送至高速传输接口之前，先传输至两个FIFO存储器；

[0023] S322，所述两个FIFO存储器布置区域靠近，分别接收Image1和Image2，且两个FIFO存储器在同一时刻被Image1和Image2占用，所述FIFO存储器的大小取决于Image1和Image2图像数据的大小。

[0024] 优选的，步骤S4包括：

[0025] S41，所述工作站对两个CIS的图像数据分别进行测试，测试时间为单独测试两个CIS的图像数据的时间的总和，将测试时间记为t2；

[0026] S42，计算图像采集卡对两个CIS测试花费的总时间以及总成本，与图像采集卡对单个CIS测试花费的总时间以及总成本比较，求出所花费的时间以及成本的变化：

[0027] ，

[0028] 其中，其中，为对两个CIS进行测试时，图像采集卡同时测试两个CIS和分别测试两个CIS相对的优化指数，t1为MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器的传输时间，t2为工作站对两个CIS的图像数据分别进行测试的时间之和，为图像采集卡对单个CIS测试时，将图像数据传输至RAM存储器的传输时间， 为图像采集卡对单个CIS测试时，工作站对CIS的图像数据进行测试的时间，S为图像采集卡对两个CIS测试花费的总成本，为图像采集卡对单个CIS测试花费的总成本。

[0029] 另一方面，本发明还提供一种单一图像采集卡支持多芯片并行测试的装置，所述装置包括：

[0030] 数据采集模块，通过图像采集卡采集两个CIS的图像数据；

[0031] 时钟校正模块，同步传输两个CIS的图像数据，通过时钟源校正同步两个CIS的传输时刻；

[0032] 数据传输模块，将两个CIS的图像数据传输至工作站；

[0033] 数据测试模块，分别对两个CIS的图像数据进行测试。

[0034] 另一方面，本发明的实施例还提供了一种设备，该设备包括：存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现该单一图像采集卡支持多芯片并行测试的方法的步骤。

[0035] 另一方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现该单一图像采集卡支持多芯片并行测试的方法的步骤。

[0036] 本发明的一种单一图像采集卡支持多芯片并行测试的方法及装置相对于现有技术具有以下有益效果：

[0037] 通过同时采集两个CIS的图像数据，并且利用时钟源校正同步图像数据的传输时刻，使得传输两个CIS的图像数据的时间与传输一个CIS图像数据的时间一样，节省成本的同时，不提高花费的时间；

[0038] 通过时钟源校正，使两个MIPI PHY芯片分别采集两个CIS的图像数据时保持同步，同步控制总线从而保证两个CIS的图像数据同步传输至RAM存储器，使得传输时间与传输单个图像数据时保持不变；

[0039] 通过FIFO存储器作为CIS的图像数据的缓冲区，通过同时占用两个缓冲区将CIS吐图的时间同步，在RAM存储器中接收两个CIS图像数据的时间与接收一个CIS的时间几乎相同，不增加接收图像数据的时间，尽管工作站测试的时间加倍，但总体时间并未增加，并且还降低了成本。

附图说明

[0040] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0041] 图1为本发明的一种单一图像采集卡支持多芯片并行测试的方法流程图；

[0042] 图2为本发明实施例的传统图像采集卡示意图；

[0043] 图3为本发明实施例的修改后的图像采集卡示意图；

[0044] 图4为本发明实施例的时钟源校正示意图；

[0045] 图5为本发明实施例的传统I2C总线示意图；

[0046] 图6为本发明实施例的修改后的I2C总线示意图；

[0047] 图7为本发明实施例的RAM存储器图像数据传输示意图；

[0048] 图8为本发明实施例的图像数据的FIFO存储器缓冲区示意图；

[0049] 图9为本发明实施例的图像数据由RAM存储器向高速传输接口传输的示意图；

[0050] 图10为本发明实施例的测试时间示意图；

[0051] 图11为本发明的一种单一图像采集卡支持多芯片并行测试的装置结构图。

具体实施方式

[0052] 下面将结合本发明实施方式，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

[0053] 提供一种单一图像采集卡支持多芯片并行测试的方法，如图1所示，包括以下步骤：

[0054] S1，通过图像采集卡采集两个CIS的图像数据；

[0055] S2，传输两个CIS的图像数据，通过时钟源校正同步两个CIS的传输时刻；

[0056] S3，将两个CIS的图像数据传输至工作站；

[0057] S4，分别对两个CIS的图像数据进行测试。

[0058] 应说明的是：传统测试系统是由一个图像采集卡对应一个CIS芯片的测试，随着客户对测试成本的要求，测试系统可以提供同时测试16到32个芯片的测试系统；

[0059] 同时可以测试32个CIS芯片的系统，需要配置32个采集卡同步抓取CIS芯片的图像并进行识别和计算，为了进一步降低系统的复杂度，特采用一张新型图像采集卡同时采集两个CIS芯片的方法；

[0060] 现有技术往往没有通过一个图像采集卡采集两个CIS芯片的方法，这是因为，虽然通过集成两个图像采集卡的结构同时对两个CIS芯片能够实现同时采集，但是这样所花费的成本和时间都会提高，因此并不实用，所以我们需要在不提高成本的情况下，也不增加测试的时间，这样才能具有实用性。

[0061] 所述图像采集卡包括两个MIPI PHY芯片、两个MIPI CSI2芯片、两个RAM存储器和两个高速传输接口。

[0062] S21，在两个CIS之间接入时钟源，同步时钟源到两个CIS之间的控制总线；

[0063] S22，使用时钟源到两个CIS之间的两个不同的数据引脚SDA1和SDA2检查是否有ACK信号，有则表示数据发送成功，完成两个CIS的图像数据的同步传输。

[0064] 应说明的是：如图2所示，传统图像采集卡包括一个MIPI PHY芯片、一个MIPI CSI2芯片、一个RAM存储器和一个高速传输接口（High Speed I/F），MIPI PHY芯片接收CIS芯片的图像数据后，以DMA方式传输给RAM存储器，然后直接传输给高速传输接口，由高速传输接口直接发送至工作站进行测试。

[0065] 而本发明的图像采集卡的结构如图3所示，包括包括两个MIPI PHY芯片、两个MIPI CSI2芯片、两个RAM存储器和两个高速传输接口；

[0066] 而且在两个CIS芯片的控制总线之间接入了时钟源，如图4所示，通过时钟源同步控制总线，来将图像数据从CIS芯片传输至图像采集卡的时间降到最短，且两个CIS芯片也需要在同一时刻传输MIPI信号至MIPI PHY芯片。

[0067] 时钟源采用修改后的I2C总线控制，传统的I2C总线控制如图5所示，SCL（I2C时钟信号）单向传输，显然几个芯片接收到SCL的时间都不相同，芯片1先于芯片2先于芯片3，这样无法得知哪个芯片为ACK状态，哪个芯片为NACK状态，ACK状态表示数据发送成功，NACK则表示未响应。

[0068] 修改后的I2C总线控制如图6所示，同步了两个CIS芯片的SCL，然后通过两个不同的数据引脚SDA1和SDA2来检查ACK状态就可以实现控制总线同步，即两个CIS芯片在同一时刻传输MIPI信号至MIPI PHY芯片。

[0069] 步骤S3包括：

[0070] S31，将两个CIS的图像数据传输至RAM存储器，记为Image1和Image2；

[0071] S32，RAM存储器同步接收到Image1和Image2后，发送至高速传输接口，所述高速传输接口将Image1和Image2传输至工作站，对Image1和Image2分别进行测试。

[0072] 步骤S31包括：

[0073] S311，所述MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器，控制传输时间与单独传输Image1或Image2相同，将传输时间记为t1；

[0074] S312，Image1和Image2图像数据以m×n字节表示，m和n为正整数。

[0075] 步骤S32包括：

[0076] S321，所述Image1和Image2发送至高速传输接口之前，先传输至两个FIFO（First Input First Output）存储器；

[0077] S322，所述两个FIFO存储器布置区域靠近，分别接收Image1和Image2，且两个FIFO存储器在同一时刻被Image1和Image2占用，所述FIFO存储器的大小取决于Image1和Image2图像数据的大小。

[0078] 应说明的是：两个MIPI CSI2芯片分别将两个CIS芯片传输进图像采集卡的图像数据以DMA方式传输至RAM存储器中，即Image1和Image2，如图7所示；FIFO存储器，简单来说就是先进先出，是系统的缓冲环节。

[0079] 不过在传输至RAM存储器之前，需要将Image1和Image2先分别存入两个FIFO存储器作为缓冲，如图8所示，将图像数据以m×n字节表示，m和n为正整数。

[0080] 从RAM存储器将Image1和Image2传输至高速传输接口，也需要先通过FIFO存储器作缓存，如图9所示，将Image1和Image2同时存入一个FIFO存储器然后传输至高速传输接口，由高速传输接口传送至工作站。

[0081] 步骤S4包括：

[0082] S41，所述工作站对两个CIS的图像数据分别进行测试，测试时间为单独测试两个CIS的图像数据的时间的总和，将测试时间记为t2；

[0083] S42，计算图像采集卡对两个CIS测试花费的总时间以及总成本，与图像采集卡对单个CIS测试花费的总时间以及总成本比较，求出所花费的时间以及成本的变化：

[0084] ，

[0085] 其中，其中，为对两个CIS进行测试时，图像采集卡同时测试两个CIS和分别测试两个CIS相对的优化指数，t1为MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器的传输时间，t2为工作站对两个CIS的图像数据分别进行测试的时间之和，为图像采集卡对单个CIS测试时，将图像数据传输至RAM存储器的传输时间，为图像采集卡对单个CIS测试时，工作站对CIS的图像数据进行测试的时间，S为图像采集卡对两个CIS测试花费的总成本，为图像采集卡对单个CIS测试花费的总成本。

[0086] 应说明的是：从图像采集卡采集到CIS芯片的图像数据后的测试流程如图10所示，其中t1为MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器的传输时间，t2为工作站对两个CIS的图像数据分别进行测试的时间之和。

[0087] 由于控制总线（control bus）的同步，两个CIS芯片吐图的时间也是同步的，因此RAM存储器接收到两个CIS芯片的图像数据的时间几乎等于接收单个CIS芯片的图像数据的时间，因此这个时间没有因为两个CIS芯片而增加，但是t2由于工作站无法同步处理，需要花费两倍的时间。

[0088] 而成本上，相比于两个图像采集卡测试两个CIS芯片，修改后的图像采集卡集成了两个图像采集卡的结构，但是并不需要使用两个工作站，因此 ,而由于控制总线（control bus）的同步，两个CIS芯片吐图的时间也是同步的，因此RAM存储器接收到两个CIS芯片的图像数据的时间几乎等于接收单个CIS芯片的图像数据的时间，即 ，但是t2由于工作站无法同步处理，需要花费两倍的时间，即 ，因此 ，而且在总成本和总测试时间上，修改后的图像采集卡都要更低。通过本发明的一种单一图像采集卡支持多芯片并行测试的方法可以实现降本增效的目的。

[0089] 为了实现上述单一图像采集卡支持多芯片并行测试的方法，图11为本发明实施例提供的一种单一图像采集卡支持多芯片并行测试的装置结构图，所述装置包括：

[0090] 数据采集模块，通过图像采集卡采集两个CIS的图像数据；

[0091] 时钟校正模块，同步传输两个CIS的图像数据，通过时钟源校正同步两个CIS的传输时刻；

[0092] 数据传输模块，将两个CIS的图像数据传输至工作站；

[0093] 数据测试模块，分别对两个CIS的图像数据进行测试。

[0094] 应说明的是：传统测试系统是由一个图像采集卡对应一个CIS芯片的测试，随着客户对测试成本的要求，测试系统可以提供同时测试16到32个芯片的测试系统；

[0095] 同时可以测试32个CIS芯片的系统，需要配置32个采集卡同步抓取CIS芯片的图像并进行识别和计算，为了进一步降低系统的复杂度，特采用一张新型图像采集卡同时采集两个CIS芯片的方法；

[0096] 现有技术往往没有通过一个图像采集卡采集两个CIS芯片的方法，这是因为，虽然通过集成两个图像采集卡的结构同时对两个CIS芯片能够实现同时采集，但是这样所花费的成本和时间都会提高，因此并不实用，所以我们需要在不提高成本的情况下，也不增加测试的时间，这样才能具有实用性。

[0097] 所述图像采集卡包括两个MIPI PHY芯片、两个MIPI CSI2芯片、两个RAM存储器和两个高速传输接口。

[0098] 所述时钟校正模块包括：

[0099] 时钟同步单元，在两个CIS之间接入时钟源，同步时钟源到两个CIS之间的控制总线；

[0100] 信号检查单元，使用时钟源到两个CIS之间的两个不同的数据引脚SDA1和SDA2检查是否有ACK信号，有则表示数据发送成功，完成两个CIS的图像数据的同步传输。

[0101] 应说明的是：如图2所示，传统图像采集卡包括一个MIPI PHY芯片、一个MIPI CSI2芯片、一个RAM存储器和一个高速传输接口（High Speed I/F），MIPI PHY芯片接收CIS芯片的图像数据后，以DMA方式传输给RAM存储器，然后直接传输给高速传输接口，由高速传输接口直接发送至工作站进行测试。

[0102] 而本发明的图像采集卡的结构如图3所示，包括包括两个MIPI PHY芯片、两个MIPI CSI2芯片、两个RAM存储器和两个高速传输接口；

[0103] 而且在两个CIS芯片的控制总线之间接入了时钟源，如图4所示，通过时钟源同步控制总线，来将图像数据从CIS芯片传输至图像采集卡的时间降到最短，且两个CIS芯片也需要在同一时刻传输MIPI信号至MIPI PHY芯片。

[0104] 时钟源采用修改后的I2C总线控制，传统的I2C总线控制如图5所示，SCL（I2C时钟信号）单向传输，显然几个芯片接收到SCL的时间都不相同，芯片1先于芯片2先于芯片3，这样无法得知哪个芯片为ACK状态，哪个芯片为NACK状态，ACK状态表示数据发送成功，NACK则表示未响应。

[0105] 修改后的I2C总线控制如图6所示，同步了两个CIS芯片的SCL，然后通过两个不同的数据引脚SDA1和SDA2来检查ACK状态就可以实现控制总线同步，即两个CIS芯片在同一时刻传输MIPI信号至MIPI PHY芯片。

[0106] 所述数据传输模块包括：

[0107] 图像数据存储单元，将两个CIS的图像数据传输至RAM存储器，记为Image1和Image2；

[0108] 图像数据传输单元，RAM存储器同步接收到Image1和Image2后，发送至高速传输接口，所述高速传输接口将Image1和Image2传输至工作站，对Image1和Image2分别进行测试。

[0109] 所述图像数据存储单元包括：

[0110] 所述MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器，控制传输时间与单独传输Image1或Image2相同，将传输时间记为t1；

[0111] Image1和Image2图像数据以m×n字节表示，m和n为正整数。

[0112] 所述图像数据传输单元包括：

[0113] 所述Image1和Image2发送至高速传输接口之前，先传输至两个FIFO存储器；

[0114] 所述两个FIFO存储器布置区域靠近，分别接收Image1和Image2，且两个FIFO存储器在同一时刻被Image1和Image2占用，所述FIFO存储器的大小取决于Image1和Image2图像数据的大小。

[0115] 应说明的是：两个MIPI CSI2芯片分别将两个CIS芯片传输进图像采集卡的图像数据以DMA方式传输至RAM存储器中，即Image1和Image2，如图7所示；

[0116] 不过在传输至RAM存储器之前，需要将Image1和Image2先分别存入两个FIFO存储器作为缓冲，如图8所示，将图像数据以m×n字节表示，m和n为正整数。

[0117] 从RAM存储器将Image1和Image2传输至高速传输接口，也需要先通过FIFO存储器作缓存，如图9所示，将Image1和Image2同时存入一个FIFO存储器然后传输至高速传输接口，由高速传输接口传送至工作站。

[0118] 所述数据测试模块包括：

[0119] 图像数据测试单元，所述工作站对两个CIS的图像数据分别进行测试，测试时间为单独测试两个CIS的图像数据的时间的总和，将测试时间记为t2；

[0120] 优化指数计算单元，计算图像采集卡对两个CIS测试花费的总时间以及总成本，与图像采集卡对单个CIS测试花费的总时间以及总成本比较，求出所花费的时间以及成本的变化：

[0121] ，

[0122] 其中，其中，为对两个CIS进行测试时，图像采集卡同时测试两个CIS和分别测试两个CIS相对的优化指数，t1为MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器的传输时间，t2为工作站对两个CIS的图像数据分别进行测试的时间之和，为图像采集卡对单个CIS测试时，将图像数据传输至RAM存储器的传输时间，为图像采集卡对单个CIS测试时，工作站对CIS的图像数据进行测试的时间，S为图像采集卡对两个CIS测试花费的总成本，为图像采集卡对单个CIS测试花费的总成本。

[0123] 应说明的是：从图像采集卡采集到CIS芯片的图像数据后的测试流程如图10所示，其中t1为MIPI CSI2芯片以DMA方式分别将Image1和Image2传输至RAM存储器的传输时间，t2为工作站对两个CIS的图像数据分别进行测试的时间之和。

[0124] 由于控制总线（control bus）的同步，两个CIS芯片吐图的时间也是同步的，因此RAM存储器接收到两个CIS芯片的图像数据的时间几乎等于接收单个CIS芯片的图像数据的时间，因此这个时间没有因为两个CIS芯片而增加，但是t2由于工作站无法同步处理，需要花费两倍的时间。

[0125] 而成本上，相比于两个图像采集卡测试两个CIS芯片，修改后的图像采集卡集成了两个图像采集卡的结构，但是并不需要使用两个工作站，因此 ,而由于控制总线的同步，两个CIS芯片吐图的时间也是同步的，因此RAM存储器接收到两个CIS芯片的图像数据的时间几乎等于接收单个CIS芯片的图像数据的时间，即 ，但是t2由于工作站无法同步处理，需要花费两倍的时间，即 ，因此 ，而且在总成本和总测试时间上，修改后的图像采集卡都要更低。

[0126] 另一方面，本发明的实施例还提供了一种设备，该设备包括：存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现该单一图像采集卡支持多芯片并行测试的方法的步骤。

[0127] 另一方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现该单一图像采集卡支持多芯片并行测试的方法的步骤。

[0128] 以上所述仅为本发明的较佳实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。