本发明公开了一种静电保护电路及其实现方法，包括：第一保护电路，用于通断以下路径中至少一条：电源端和I/O端之间的第一路径，接地端和I/O端之间的第二路径；钳位电路，用于通断电源端和接地端之间的第三路径；第二保护电路，包括阻抗元件和至少一个开关子电路，用于通断以下路径中至少一条：电源端和I/O端之间的第四路径，接地端和I/O端之间的第五路径；其中，阻抗元件一端连接I/O端，另一端连接至少一个开关子电路的一端和被保护电路的信号端；控制电路，与至少一个开关子电路的控制端连接，控制至少一个开关子电路通断。本发明通过静电保护电路使任意一端的静电得以泄放，且通过第二保护电路钳位被保护电路的信号端电压。
1.一种静电保护电路，应用于集成电路，所述集成电路包括电源端、接地端，输入或输出I/O端，和被保护电路，且所述静电保护电路包括：第一保护电路，用于导通或截止以下路径中的至少一条：所述电源端和所述I/O端之间的第一路径，以及所述接地端和所述I/O端之间的第二路径；
钳位电路，用于导通或截止所述电源端和所述接地端之间的第三路径；
第二保护电路，包括阻抗元件和至少一个开关子电路，用于导通或截止以下路径中的至少一条：所述电源端和所述I/O端之间的第四路径，以及所述接地端和所述I/O端之间的第五路径；其中，所述阻抗元件一端连接于所述I/O端，另一端连接于所述至少一个开关子电路的一端和所述被保护电路的信号端；
控制电路，与所述至少一个开关子电路的控制端连接，控制所述至少一个开关子电路的导通或截止，其中，所述至少一个开关子电路导通时，所述第一路径和所述第二路径中的至少一条路径导通，所述第四路径和所述第五路径中的至少一条路径导通；
所述第一路径包括第一二极管，所述第二路径包括第二二极管；
所述第一二极管的正极接所述I/O端，所述第一二极管的负极接所述电源端，所述第二二极管的正极接所述接地端，所述第二二极管的负极接所述I/O端、；
所述至少一个开关子电路包括第一开关子电路和第二开关子电路；
所述第一开关子电路的第一端连接所述电源端，第二端通过所述阻抗元件连接所述I/O端，且与所述被保护电路的信号端连接；
所述第二开关子电路的第一端连接所述接地端，第二端通过所述阻抗元件连接所述I/O端，且与所述被保护电路的信号端连接；
所述第一开关子电路的第二端和所述第二开关子电路的第二端相连；
所述控制电路分别与所述第一开关子电路和所述第二开关子电路的控制端连接，分别控制所述第一开关子电路和所述第二开关子电路的导通或截止。
2.根据权利要求1所述的一种静电保护电路，其特征在于，所述控制电路为RC触发的控制电路，所述第一开关子电路包括P沟道金属氧化物半导体场效应晶体管PMOS，所述第二开关子电路包括N沟道金属氧化物半导体场效应晶体管NMOS。
3.根据权利要求1所述的一种静电保护电路，其特征在于，所述钳位电路包括：侦测子电路、第三开关子电路，所述侦测子电路包括：电阻，电容和多个反相器；其中，所述电阻和所述电容串联连接于所述电源端和所述接地端之间，所述多个反相器串接，且其中第一个反相器的输入端连接于所述电阻和电容之间，最后一个反相器的输出端连接所述第三开关子电路的控制端，以控制所述第三开关子电路的导通或截止，且所述第三开关子电路导通时，所述第三路径导通，所述第三开关子电路截止时，所述第三路径截止。
4.根据权利要求3所述的一种静电保护电路，其特征在于，所述控制电路为所述侦测子电路，其中，所述侦测子电路具有第一输出端和第二输出端，具有相反的信号输出，且分别连接于所述第一开关子电路和所述第二开关子电路的控制端。
5.根据权利要求1所述的一种静电保护电路，其特征在于，所述阻抗元件包括电感。
6.根据权利要求1所述的一种静电保护电路，其特征在于，所述第一保护电路包括第四开关子电路和第五开关子电路，分别连接于所述电源端和所述I/O端之间以及所述接地端和所述I/O端之间。
7.根据权利要求6所述的一种静电保护电路，其特征在于，所述第四开关子电路包括所述第一二极管，所述第五开关子电路包括所述第二二极管。
8.一种静电保护电路的实现方法，包括权利要求1‑7任意一项所述的一种静电保护电路，其特征在于，第一保护电路根据静电事件，导通或截止以下路径中的至少一条：电源端和I/O端之间的第一路径，以及接地端和I/O端之间的第二路径；
钳位电路根据所述静电事件，导通或截止所述电源端和所述接地端之间的第三路径；
第二保护电路根据所述静电事件，导通或截止以下路径中的至少一条：所述电源端和所述I/O端之间的第四路径，以及所述接地端和所述I/O端之间的第五路径；
控制电路根据所述静电事件，控制第二保护电路中的开关子电路导通或截止，其中，所述至少一个开关子电路导通时，所述第一路径和所述第二路径中的至少一条路径导通，所述第四路径和所述第五路径中的至少一条路径导通；
所述第一路径包括第一二极管，所述第二路径包括第二二极管；
所述第一二极管的正极接所述I/O端，所述第一二极管的负极接所述电源端，所述第二二极管的正极接所述接地端，所述第二二极管的负极接所述I/O端、；
所述至少一个开关子电路包括第一开关子电路和第二开关子电路；
所述第一开关子电路的第一端连接所述电源端，第二端通过所述阻抗元件连接所述I/O端，且与所述被保护电路的信号端连接；
所述第二开关子电路的第一端连接所述接地端，第二端通过所述阻抗元件连接所述I/O端，且与所述被保护电路的信号端连接；
所述第一开关子电路的第二端和所述第二开关子电路的第二端相连；
所述控制电路分别与所述第一开关子电路和所述第二开关子电路的控制端连接，分别控制所述第一开关子电路和所述第二开关子电路的导通或截止。
9.根据权利要求8所述的一种静电保护电路的实现方法，其特征在于，所述静电事件包括：第一正向静电事件；所述第一正向静电事件是所述I/O端向所述接地端正向释放静电电流，所述电源端悬空,所述接地端接地；
在所述第一正向静电事件发生时，所述第一保护电路导通所述第一路径，所述钳位电路导通所述第三路径，使所述静电电流由所述I/O端，经过所述第一路径和所述第三路径泄放到所述接地端；所述第二保护电路导通所述第四路径，使所述静电电流由所述I/O端经过所述第四路径和所述第三路径泄放到所述接地端；
所述控制电路在发生所述第一正向静电事件时，向所述开关子电路发送导通信号；在所述开关子电路接收到导通信号时，所述静电电流依次经过阻抗元件、第二开关子电路泄放到所述接地端。
10.根据权利要求8所述的一种静电保护电路的实现方法，其特征在于，所述静电事件包括：第一负向静电事件，所述第一负向静电事件是所述I/O端向所述接地端负向释放静电电流，所述电源端悬空，所述接地端接地；
在所述第一负向静电事件发生时，所述第一保护电路导通所述第二路径，使所述静电电流经过所述第二路径泄放到所述接地端；所述第二保护电路导通所述第五路径，使所述静电电流经过所述第五路径泄放到所述接地端。
11.根据权利要求8所述的静电保护电路的实现方法，其特征在于，所述静电事件包括：第二正向静电事件，所述第二正向静电事件是所述I/O端向所述电源端正向释放静电电流，所述接地端悬空，所述电源端接地；
在所述第二正向静电事件发生时，所述第一保护电路导通所述第一路径，所述静电电流经过所述第一路径泄放到所述电源端；所述第二保护电路导通所述第四路径，所述静电电流经过所述第四路径泄放到所述电源端。
12.根据权利要求8所述的静电保护电路的实现方法，其特征在于，所述静电事件包括：第二负向静电事件，所述第二负向静电事件是所述I/O端向所述电源端负向释放静电电流，所述接地端悬空，所述电源端接地；
在所述第二负向静电事件发生时，所述第一保护电路导通所述第二路径，所述钳位电路导通所述第三路径，使所述静电电流经过所述第二路径和所述第三路径向所述电源端泄放；所述第二保护电路导通所述第五路径，使所述静电电流经过所述第五路径和所述第三路径向所述电源端泄放；
所述控制电路在发生所述第二负向静电事件时，向所述开关子电路发送导通信号，使所述开关子电路导通，所述静电电流经过阻抗元件、第一开关子电路泄放到所述电源端。
13.一种电子设备，包括集成电路，所述集成电路包括如权利要求1‑7任一项所述的静电保护电路。
一种静电保护电路及其实现方法
技术领域
[0001] 本发明涉及集成电路保护领域，进一步地涉及一种静电保护电路及其实现方法。
背景技术
[0002] 不同物质之间发生接触、分离或相互摩擦，都会发生ESD事件（静电放电事件）。这些ESD事件对人体影响不大，但容易损坏一些ESDS（静电敏感元件），例如：ESD事件产生的正/负静电电流会从组成这种静电敏感元件的硅晶片的一引脚流入，损坏其内部的静电敏感元件，使硅晶片失去本身应有的正常性能，甚至完全丧失正常功能。在先进工艺制程下，ESDS（静电敏感元件）如：CMOS栅氧化层厚度低于2nm，如此薄的栅氧化层导致其击穿电压也非常低，因而对ESD应力的耐受程度也大幅降低，使ESD防护变得越来越具有挑战性。
发明内容
[0003] 有鉴于此，本发明提供一种静电保护电路及其实现方法，以实现对集成电路的静电保护。
[0004] 具体的，本发明的技术方案如下：
[0005] 第一方面，本发明提供了一种静电保护电路，应用于集成电路，所述集成电路包括电源端、接地端，输入或输出I/O端，和被保护电路，且所述静电保护电路包括：
[0006] 第一保护电路，用于导通或截止以下路径中的至少一条：所述电源端和所述I/O端之间的第一路径，以及所述接地端和所述I/O端之间的第二路径；
[0007] 钳位电路，用于导通或截止所述电源端和所述接地端之间的第三路径；
[0008] 第二保护电路，包括阻抗元件和至少一个开关子电路，用于导通或截止以下路径中的至少一条：所述电源端和所述I/O端之间的第四路径，以及所述接地端和所述I/O端之间的第五路径；其中，所述阻抗元件一端连接于所述I/O端，另一端连接于所述至少一个开关子电路的一端和所述被保护电路的信号端；
[0009] 控制电路，与所述至少一个开关子电路的控制端连接，控制所述至少一个开关子电路的导通或截止，其中，所述至少一个开关子电路导通时，所述第一路径和所述第二路径中的至少一条路径导通，所述第四路径和所述第五路径中的至少一条路径导通。
[0010] 本实施方法通过静电保护电路，可以根据情况导通电源端、接地端和I/O端任意两端的路径，使得任意一端的静电得以泄放，且控制电路提供给第二保护电路在不同场景下的导通控制，以满足不同场景下的静电保护需求，提高芯片设计的灵活性。
[0011] 在一些静电保护电路的实施方法，所述至少一个开关子电路包括第一开关子电路和第二开关子电路，其中，
[0012] 所述第一开关子电路的第一端连接所述电源端，第二端通过所述阻抗元件连接所述I/O端，且与所述被保护电路的信号端连接；
[0013] 所述第二开关子电路的第一端连接所述接地端，第二端通过所述阻抗元件连接所述I/O端，且与所述被保护电路的信号端连接；
[0014] 所述第一开关子电路的第二端和所述第二开关子电路的第二端相连；
[0015] 所述控制电路分别与所述第一开关子电路和所述第二开关子电路的控制端连接，分别控制所述第一开关子电路和所述第二开关子电路的导通或截止。
[0016] 在一些静电保护电路的实施方法，
[0017] 所述控制电路为RC触发的控制电路，所述第一开关子电路包括P沟道金属氧化物半导体场效应晶体管PMOS，所述第二开关子电路包括N沟道金属氧化物半导体场效应晶体管NMOS。
[0018] 在一些静电保护电路的实施方法，
[0019] 所述钳位电路包括：侦测子电路、第三开关子电路，所述侦测子电路包括：电阻，电容和多个反相器；其中，所述电阻和所述电容串联连接于所述电源端和所述接地端之间，所述多个反相器串接，且其中第一个反相器的输入端连接于所述电阻和电容之间，最后一个反相器的输出端连接所述第三开关子电路的控制端，以控制所述第三开关子电路的导通或截止，且所述第三开关子电路导通时，所述第三路径导通，所述第三开关子电路截止时，所述第三路径截止。
[0020] 本实施方法提供了RC侦测电路作为钳位电路的逻辑控制部分的电路设计方案。
[0021] 在一些静电保护电路的实施方法，所述控制电路为所述侦测子电路，其中，[0022] 所述侦测子电路具有第一输出端和第二输出端，具有相反的信号输出，且分别连接于所述第一开关子电路和所述第二开关子电路的控制端。
[0023] 本实施方法提供了侦测子电路作为控制电路时，与第一开关子电路和第二开关子电路的连接方法。
[0024] 在一些静电保护电路的实施方法，
[0025] 所述阻抗元件包括电感。
[0026] 在一些静电保护电路的实施方法，
[0027] 所述第一保护电路包括第四开关子电路和第五开关子电路，分别连接于所述电源端和所述I/O端之间以及所述接地端和所述I/O端之间。
[0028] 在一些静电保护电路的实施方法，
[0029] 所述第四开关子电路包括第一二极管，所述第五开关子电路包括第二二极管。
[0030] 第二方面，本发明提供了一种静电保护电路的实现方法，包括前述实施方法的一种静电保护电路，
[0031] 第一保护电路根据静电事件，导通或截止以下路径中的至少一条：电源端和I/O端之间的第一路径，以及接地端和I/O端之间的第二路径；
[0032] 钳位电路根据所述静电事件，导通或截止所述电源端和所述接地端之间的第三路径；
[0033] 第二保护电路根据所述静电事件，导通或截止以下路径中的至少一条：所述电源端和所述I/O端之间的第四路径，以及所述接地端和所述I/O端之间的第五路径；
[0034] 控制电路根据所述静电事件，控制第二保护电路中的开关子电路导通或截止，其中，所述至少一个开关子电路导通时，所述第一路径和所述第二路径中的至少一条路径导通，所述第四路径和所述第五路径中的至少一条路径导通。
[0035] 在一些静电保护电路的实现方法的实施方法，所述静电事件包括：第一正向静电事件；所述第一正向静电事件是所述I/O端向所述接地端正向释放静电电流，所述电源端悬空,所述接地端接地；
[0036] 在所述第一正向静电事件发生时，所述第一保护电路导通所述第一路径，所述钳位电路导通所述第三路径，使所述静电电流由所述I/O端，经过所述第一路径和所述第三路径泄放到所述接地端；所述第二保护电路导通所述第四路径，使所述静电电流由所述I/O端经过所述第四路径和所述第三路径泄放到所述接地端；
[0037] 所述控制电路在发生所述第一正向静电事件时，向所述开关子电路发送导通信号；在所述开关子电路接收到导通信号时，所述静电电流依次经过所述阻抗元件、第二开关子电路泄放到所述接地端。
[0038] 在一些静电保护电路的实现方法的实施方法，所述静电事件包括：第一负向静电事件，所述第一负向静电事件是所述I/O端向所述接地端负向释放所述静电电流，所述电源端悬空，所述接地端接地；
[0039] 在所述第一负向静电事件发生时，所述第一保护电路导通所述第二路径，使所述静电电流经过所述第二路径泄放到所述接地端；所述第二保护电路导通所述第五路径，使所述静电电流经过所述第五路径泄放到所述接地端。
[0040] 在一些静电保护电路的实现方法的实施方法，所述静电事件包括：第二正向静电事件，所述第二正向静电事件是所述I/O端向所述电源端正向释放所述静电电流，所述接地端悬空，所述电源端接地；
[0041] 在所述第二正向静电事件发生时，所述第一保护电路导通所述第一路径，所述静电电流经过所述第一路径泄放到所述电源端；所述第二保护电路导通所述第四路径，所述静电电流经过所述第四路径泄放到所述电源端。
[0042] 在一些静电保护电路的实现方法的实施方法，所述静电事件包括：第二负向静电事件，所述第二负向静电事件是所述I/O端向所述电源端负向释放所述静电电流，所述接地端悬空，所述电源端接地；
[0043] 在所述第二负向静电事件发生时，所述第一保护电路导通所述第二路径，所述静电电流经过所述第二路径和所述第三路径向所述电源端泄放；所述第二保护电路导通所述第五路径，使所述静电电流经过所述第五路径和所述第三路径向所述电源端泄放；
[0044] 所述控制电路在发生所述第二负向静电事件时，向所述开关子电路发送导通信号，使所述开关子电路导通，所述静电电流经过阻抗元件、第一开关子电路泄放到所述电源端。
[0045] 第三方面，本发明提供了一种电子设备，包括集成电路，所述集成电路应用于前述实施方法中任一项所述的静电保护电路。
[0046] 以上方案通过静电保护电路，可以根据情况导通电源端、接地端和I/O端任意两端的路径，使得任意一端的静电得以泄放，且控制电路提供给第二保护电路在不同场景下的导通控制，以满足不同场景下均能使被保护电路的电压钳位在较低电压，提高芯片使用上的安全性。
附图说明
[0047] 下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。
[0048] 图1是本发明提供的一种静电保护电路的架构图；
[0049] 图2是本发明提供的一种静电保护电路的电路图；
[0050] 图3是本发明提供的一种钳位电路的电路图；
[0051] 图4是现有技术中的一种静电保护电路的电路图。
[0052] 附图标号说明：10‑‑第一保护电路；20‑‑第二保护电路；21‑‑第一开关子电路；22‑‑第二开关子电路。
具体实施方式
[0053] 为了更清楚地描述本发明实施例或现有技术中的技术方案，下面将对照附图描述本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
[0054] 为使图面简洁，各附图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些附图中具有相同结构或功能的元件或部件，仅示意性地绘示了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
[0055] 在本文中，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是电连接；可以是直接相连，也可以通过中间媒介（例如，其他元件）间接相连。
[0056] 另外，在本发明的描述中，术语“第一”、“第二”等序数词仅用于区分描述关联对象，而不能理解为指示或暗示关联对象之间的相对重要性或顺序，也不代表关联对象的数量。
[0057] 在一个实施例中，参考说明书附图1、2，本发明实施例提供的一种静电保护电路，应用于集成电路，集成电路包括输入或输出I/O端（I/O）、电源端（VDD）、接地端（VSS）和被保护电路，集成电路的电源端（VDD）、接地端（VSS），I/O端（I/O）分别具有电源引脚，接地引脚和I/O引脚，被保护电路的电源端、接地端、信号端分别与电源引脚，接地引脚和I/O引脚连接，这些引脚中任一引脚可能会产生静电，如不加以保护该静电可能导致被保护电路损坏。
[0058] 静电保护电路包括：第一保护电路10和第二保护电路20；第一保护电路10又可以称为一级保护电路或主保护电路，第二保护电路20又可以称为二级保护电路或从保护电路。
[0059] 第一保护电路10，用于导通或截止以下路径中的至少一条：电源端（VDD）和I/O端（I/O）之间的第一路径，以及接地端（VSS）和I/O端（I/O）之间的第二路径；第一路径包括第一二极管DP1，第二路径包括第二二极管DN1；第一二极管DP1的正极接I/O端（I/O），第一二极管DP1的负极接电源端（VDD），第二二极管DN1的正极接接地端（VSS），第二二极管DN1的负极接I/O端（I/O）；
[0060] 钳位电路，用于导通或截止电源端（VDD）和接地端（VSS）之间的第三路径；
[0061] 第二保护电路20，包括阻抗元件和至少一个开关子电路，用于导通或截止以下路径中的至少一条：电源端（VDD）和I/O端（I/O）之间的第四路径，以及接地端（VSS）和I/O端（I/O）之间的第五路径；其中，阻抗元件一端连接于I/O端（I/O），另一端连接于至少一个开关子电路的一端和被保护电路的信号端；其中，开关子电路包括第一开关子电路21和第二开关子电路22，第四路径包括阻抗元件和第一开关子电路21的寄生二极管，第五路径包括阻抗元件和第二开关子电路22的寄生二极管；
[0062] 控制电路，与至少一个开关子电路的控制端连接，控制至少一个开关子电路的导通或截止，其中，至少一个开关子电路导通时，第一路径和所述第二路径中的至少一条路径导通，第四路径和第五路径中的至少一条路径导通。
[0063] 通过以上静电保护电路，可以根据情况导通电源端（VDD）、接地端（VSS）和I/O端（I/O）任意两端之间的路径，使得任意一端的静电得以泄放，且控制电路提供给第二保护电路20在不同场景下的导通控制，以满足不同场景下均能使被保护电路的电压钳位在较低电压，提高芯片使用上的安全性。
[0064] 在一些实施例中，至少一个开关子电路包括第一开关子电路21和第二开关子电路22，其中，
[0065] 第一开关子电路21的第一端连接电源端（VDD），第二端通过阻抗元件连接I/O端，且与被保护电路的信号端连接；
[0066] 第二开关子电路22的第一端连接接地端（VSS），第二端通过阻抗元件连接I/O端，且与被保护电路的信号端连接；
[0067] 第一开关子电路21的第二端和第二开关子电路22的第二端相连；
[0068] 控制电路分别与第一开关子电路21和第二开关子电路22的控制端连接，分别控制第一开关子电路21和第二开关子电路22的导通或截止。
[0069] 本静电保护电路通过第一开关子电路21和第二开关子电路22能提供PS/NS/PD/ND事件全部维度的有效防护，在CDM事件中优势更明显，且不需要耗费过多的版图面积；PS事件（也可称之为第一正向静电事件）是输入或输出I/O端（I/O）向接地端（VSS）正向释放静电电流，电源端（VDD）悬空,接地端（VSS）接地；NS事件（也可称之为第一负向静电事件）是输入或输出I/O端（I/O）向接地端（VSS）负向释放静电电流，电源端（VDD）悬空，接地端（VSS）接地；PD事件（也可称之为第二正向静电事件）是输入或输出I/O端（I/O）向电源端（VDD）正向释放静电电流，接地端（VSS）悬空，电源端（VDD）接地；ND事件（也可称之为第二负向静电事件）是输入或输出I/O端（I/O）向电源端（VDD）负向释放静电电流，接地端（VSS）悬空，电源端（VDD）接地。
[0070] 具体发生不同静电事件电路对应的导通路径如下：
[0071] 在第一正向静电事件发生时，第一保护电路10中第一路径导通，第二保护电路20中的第四路径导通，使静电电流由输入或输出I/O端（I/O），分别经过第一路径、第四路径，再经过导通的第三路径泄放到接地端（VSS），控制电路在发生第一正向静电事件时，向第二保护电路20的控制端发送导通信号；当第二保护电路20的控制端接收到导通信号时，静电电流依次经过阻抗元件、第二开关子电路22泄放到接地端（VSS），被保护电路的信号端的电压Vg钳位在第二开关子电路22中晶体管的导通电压；当图中被保护电路是由晶体管构成，被保护电路的信号端是待保护晶体管的栅极，第二开关子电路22中晶体管的导通电压使待保护晶体管的栅极电压低于其击穿电压，维持该待保护晶体管的正常物理特性。
[0072] 在第一负向静电事件发生时，第一保护电路10中的第二路径导通，第二保护电路20中的第五路径导通，使静电电流分别经过第二路径和第五路径泄放到接地端（VSS），第二开关子电路22中的寄生二极管正向导通，寄生二极管将被保护电路的信号端的电压Vg钳位在寄生二极管的导通电压。
[0073] 在第二正向静电事件发生时，第一保护电路10中的第一路径导通，第二保护电路20的第四路径导通，静电电流分别经过第一路径和第四路径泄放到电源端（VDD）。且，第四路径中的第一开关子电路21的寄生二极管正向导通，将被保护电路的信号端的电压Vg钳位在寄生二极管的导通电压。
[0074] 在第二负向静电事件发生时，第一保护电路10中的第二路径导通，第二保护电路20的第五路径导通，静电电流分别经过第二路径和第五路径，再经过导通的第三路径向电源端（VDD）泄放；控制电路在发生第二负向静电事件时，发送导通信号到第一开关子电路
21，使第一开关子电路21导通，静电电流经过第一开关子电路21泄放到电源端（VDD），被保护电路的信号端的电压Vg钳位在第一开关子电路21中晶体管的导通电压。
[0075] 由上述不同静电事件对应的泄放路径可见，静电电流能够通过第一保护电路10快速、有效地泄放掉，且第二保护电路20还能在不同静电事件发生时都能通过内部元器件及其寄生结构钳位住被保护电路的信号端的电压Vg。而参考说明书附图4所示的现有技术中的一种静电保护电路的电路图，在发生第一正向静电事件或第二负向静电事件时，由于现有技术采用的二极管是单向导通器件，其正向钳位能力强，反向钳位能力弱，电流只有沿正向导通路径泄放，使得ESD电流的流通路径变长，其被保护电路信号端的电压Vg为钳位电路的导通电压与二极管（Dp2/Dn2)的导通电压之和，大于本申请中开关子电路的导通电压，因而本申请的静电保护电路大大降低了被保护电路栅极受到损伤的风险。
[0076] 在本发明的一实施例中，控制电路为RC触发的控制电路，第一开关子电路21包括P沟道金属氧化物半导体场效应晶体管P1，第二开关子电路22包括N沟道金属氧化物半导体场效应晶体管N1。
[0077] P1的栅极和N1的栅极作为控制端，其电压由控制电路提供，P1和N1分别为低电平导通和高电平导通。
[0078] 以上对第二保护电路20中的二级保护器件选择上，没有采用传统的二极管或者GGNMOS器件，而是采用控制电路，控制电路可以为RC监控电路，RC监控电路中的电容电阻串联在电源端（VDD）和接地端（VSS）之间，根据电阻和电容连接端的电压监控ESD事件是否发生，以此控制P1、N1的开关，作用类似于Power Clamp（电压钳位保护电路），相比二极管，带寄生二极管的MOS器件具有双向的钳位能力：正向沟道电流泄放，反向寄生二极管正偏泄放；相比GGNMOS，所采用的MOS器件不需要特殊的版图画法，无需金属硅化物阻挡层，因此能够降低设计成本。
[0079] 在本发明的一实施例中，参考说明书附图3，钳位电路包括：侦测子电路、第三开关子电路，侦测子电路包括：电阻，电容和多个反相器，其中，电阻R和电容C串联连接于电源端（VDD）和接地端（VSS）之间，所述多个反相器INV相互串接，且其中第一个反相器的输入端连接于电阻R和电容C之间，最后一个反相器的输出端连接第三开关子电路的控制端，以控制第三开关子电路的导通或截止，且第三开关子电路导通时，第三路径导通，第三开关子电路截止时，第三路径截止，串联奇数个反相器INV时，可选择N沟道金属氧化物半导体场效应晶体管N2作为第三开关子电路。
[0080] 本实施例提供了一种RC侦测电压钳位电路的设计方案，也可通过其他常规的电压钳位方式实现电压钳位电路。通过上述电阻R、电容C和反相器（INV）之间的连接关系实现侦测子电路，再通过第三开关子电路实现电压钳位，以电阻R连接于电源端（VDD），电容C连接于接地端（VSS），反相器INV的数量为奇数的情况为例，侦测到输入或输出I/O端（I/O）发生第一正向静电事件时，由于ESD电压具有很快的上升速度(其ESD脉冲上升时间约在10ns左右)，电阻R、电容C之间的连接端的电压因为RC电路的延迟效应无法响应电源端（VDD）的ESD电压上升速度，电阻R、电容C之间的连接端输出低电平，低电平经过奇数个反相器，向第三开关子电路的控制端产生高电平，此时由于第三开关子电路采用N沟道金属氧化物半导体场效应晶体管，第三开关子电路导通，使静电电流经过第三开关子电路泄放到接地端（VSS）。
[0081] 在一些实施例中，控制电路为侦测子电路，其中，
[0082] 侦测子电路具有第一输出端和第二输出端，具有相反的信号输出，且分别连接于第一开关子电路21和第二开关子电路22的控制端。
[0083] 本实施例中还复用侦测子电路作为控制电路，提示第二保护电路20中的第一开关子电路21和第二开关子电路22出现ESD事件，节约了电路设计面积。
[0084] 在一些实施例的一种实现中，以上阻抗元件还可以为电阻R；在另一种实现中，以上阻抗元件可以为电感L。电阻R又可以称为二级保护电阻，其大小会影响信号的建立，随着电阻R的增大，ESD防护能力提升，电阻R越大，对信号完整性的影响也越大，这两者是相悖的，需要折衷。此外，电路层面，在射频电路中，小的阻抗即可引起电路特性的退化，而电感对于直流点建立没有影响，对于射频电路甚至有益；针对ESD防护层面，由于静电电流的交流特性且频率较高，电感呈现较大阻抗，因此起到了限流作用，这解决了电阻取值需要折衷的问题，因此射频电路中采用电感L 作为阻抗元件较优。例如发生第二正向静电事件时，静电保护电路的第一条泄放电路是通过第一路径（经过第一二极管DP1）泄放到接地的电源端（VDD），第二条泄放电路是通过第四路径（经过电感L、第一开关子电路21）泄放到电源端（VDD），此时，电感L由于接收到的静电电流具备交流特性，呈较大阻抗，避免了被保护电路的信号端出现较大电压。
[0085] 本发明的一实施例中，第一保护电路10包括第四开关子电路和第五开关子电路，分别连接于电源端（VDD）和I/O端（I/O）之间以及接地端（VSS）和I/O端（I/O）之间。
[0086] 在一些实施例中，第四开关子电路包括第一二极管DP1，第五开关子电路包括第二二极管DN1。
[0087] 以上第一二极管DP1和第二二极管DN1在不同静电事件发生时，选择不同的静电电流泄放流向，如：发生第一负向静电事件时，静电电流可直接通过第二二极管DN1泄放到地；发生第一正向静电事件时，静电电流可通过导通第一二极管DP1将静电电流传输给钳位电路。
[0088] 在一个实施例中，本发明基于前述静电保护电路的实施例，提供了一种静电保护电路的实现方法，包括前述实施例中的一种静电保护电路，
[0089] 第一保护电路根据静电事件导通或截止以下路径中的至少一条：电源端和I/O端之间的第一路径，以及接地端和I/O端之间的第二路径；
[0090] 钳位电路根据静电事件，导通或截止电源端和接地端之间的第三路径；
[0091] 第二保护电路根据静电事件导通或截止以下路径中的至少一条：电源端和I/O端之间的第四路径，以及接地端和I/O端之间的第五路径；
[0092] 控制电路根据静电事件控制第二保护电路中的开关子电路导通或截止，其中，至少一个开关子电路导通时，第一路径和第二路径中的至少一条路径导通。
[0093] 本实施例根据不同静电事件，导通电源端、接地端和I/O端任意两端之间的路径，使得任意一端的静电得以泄放，且控制电路提供给第二保护电路在不同场景下的导通控制，以满足不同场景下均能使被保护电路的电压钳位在较低水平，提高芯片使用上的安全性。
[0094] 在一些实施例中，静电事件包括：第一正向静电事件；第一正向静电事件是I/O端向接地端正向释放静电电流，电源端悬空,接地端接地；
[0095] 在第一正向静电事件发生时，第一保护电路导通第一路径，钳位电路导通第三路径，使静电电流由I/O端，经过第一路径和第三路径泄放到接地端；第二保护电路导通第四路径，使静电电流由I/O端经过第四路径和第三路径泄放到接地端；
[0096] 控制电路在发生第一正向静电事件时，向开关子电路发送导通信号；在开关子电路接收到导通信号时，静电电流依次经过阻抗元件、第二开关子电路泄放到接地端。
[0097] 本实施例提供的静电事件是第一正向静电事件时静电电流泄放的通路，且在发生第一正向静电事件时，被保护电路信号端的电压Vg钳位在第二开关子电路中晶体管的导通电压，能够有效防止PS事件损坏被保护电路。
[0098] 在一些实施例中，静电事件包括：第一负向静电事件，第一负向静电事件是I/O端向接地端负向释放静电电流，电源端悬空，接地端接地；
[0099] 在第一负向静电事件发生时，第一保护电路导通第二路径，使静电电流经过第二路径泄放到接地端；第二保护电路导通第五路径，使静电电流经过第五路径泄放到接地端。
[0100] 本实施例提供的静电事件是第一负向静电事件时静电电流泄放的通路，且在发生第一负向静电事件时，被保护电路信号端的电压Vg钳位在第二开关子电路的寄生二极管的导通电压，能够有效防止NS事件损坏被保护电路。
[0101] 在一些实施例中，静电事件包括：第二正向静电事件，第二正向静电事件是I/O端向电源端正向释放静电电流，接地端悬空，电源端接地；
[0102] 在第二正向静电事件发生时，第一保护电路导通第一路径，静电电流经过第一路径泄放到电源端；第二保护电路导通第四路径，静电电流经过第四路径泄放到电源端。
[0103] 本实施例提供的静电事件是第二正向静电事件时静电电流泄放的通路，且在发生第二正向静电事件时，被保护电路信号端的电压Vg钳位在第一开关子电路的寄生二极管的导通电压，能够有效防止PD事件损坏被保护电路。
[0104] 在一些实施例中，静电事件包括：第二负向静电事件，第二负向静电事件是I/O端向电源端负向释放静电电流，接地端悬空，电源端接地；
[0105] 在第二负向静电事件发生时，第一保护电路导通第二路径，钳位电路导通第三路径，静电电流经过第二路径和第三路径向电源端泄放；第二保护电路导通第五路径，使静电电流经过第五路径和第三路径向电源端泄放；
[0106] 控制电路在监控到发生第二负向静电事件时，向开关子电路发送导通信号，使开关子电路导通，静电电流经过第一开关子电路泄放到电源端。
[0107] 本实施例提供的静电事件是第二负向静电事件时静电电流泄放的通路，且在发生第二负向静电事件时，被保护电路信号端的电压Vg钳位在第一开关子电路中晶体管的导通电压，能够有效防止ND事件损坏被保护电路。
[0108] 在一个实施例中，本发明实施例提供了一种电子设备，包括集成电路，集成电路包括前述任一实施例提供的静电保护电路。
[0109] 综上所述，以上实施例中通过建立第二保护电路作为二级保护响应网络，并将被保护电路的信号端电压Vg（如：晶体管的栅极电压）钳位到安全阈值，且由于第二保护电路可直接通过侦测子电路获取静电事件发生情况，不需要耗费过多的版图面积为第二保护电路设置控制电路。此外，结合以上实施例的静电保护电路能够提供PS/NS/PD/ND事件全部维度的有效防护。
[0110] 应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
