低副瓣基片集成波导纵缝天线设计方法、装置及电子设备

摘要

本申请公开了一种低副瓣基片集成波导纵缝天线设计方法、装置及电子设备，其中，基片集成波导纵缝天线设计方法包括：保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的和 ；根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第三曲线或得到电导随着缝隙长度变化的第四曲线，进而得到所述缝隙偏置下的谐振电导和谐振长度；改变缝隙偏置，返回保持缝隙偏置不变的操作，并执行后续操作，直至缝隙偏置达到预设范围，得到谐振电导和谐振长度随着缝隙偏置变化的曲线，进而得到电导‑偏置、长度‑偏置函数曲线，并进行基片集成波导纵缝天线的设计。实施该方法，可以减少设计后的纵缝天线参数优化的工作量。

权利要求

1.一种缝隙谐振电导计算方法，其特征在于，所述方法包括：保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的  和 ；

根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第一曲线或得到电导随着缝隙长度变化的第二曲线，所述导纳计算公式如下：，

其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；S11表示端口2接匹配负载时，端口1的反射系数；S21表示端口2接匹配负载时，端口1到端口2的传输系数；

根据所述第一曲线或根据所述第二曲线，得到所述缝隙偏置下的谐振电导。

2.根据权利要求1所述方法，其特征在于，所述根据所述第一曲线，得到所述缝隙偏置下的谐振电导，包括：基于电纳随着缝隙长度变化的第一曲线，根据电纳零点，得到所述缝隙偏置下的谐振长度；

基于电导随着缝隙长度变化的第一曲线，得到所述谐振长度相应的谐振电导；

所述根据所述第二曲线，得到所述缝隙偏置下的谐振电导，包括：基于电导随着缝隙长度变化的第二曲线，根据电导极值点，得到所述缝隙偏置下的谐振电导。

3.一种基片集成波导纵缝天线设计方法，其特征在于，所述方法包括：保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；

根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第三曲线或得到电导随着缝隙长度变化的第四曲线，进而得到所述缝隙偏置下的谐振电导和谐振长度，所述导纳计算公式如下：，

其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；S11表示端口2接匹配负载时，端口1的反射系数；S21表示端口2接匹配负载时，端口1到端口2的传输系数；

改变缝隙偏置，返回保持缝隙偏置不变的操作，并执行后续操作，直至缝隙偏置达到预设范围，得到谐振电导和谐振长度随着缝隙偏置变化的曲线，进而得到电导‑偏置、长度‑偏置函数曲线；

根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计。

4.根据权利要求1和3任一项所述方法，其特征在于，所述保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ，包括：令缝隙偏置等于第一初始值；

令缝隙长度等于第二初始值；

基于N个缝隙测量模型，保持第一初始值不变，对缝隙长度在包括第二初始值的范围内进行仿真，得到不同缝隙长度下的 和 。

5.根据权利要求3所述方法，其特征在于，所述根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计，包括：计算缝隙个数；

计算每个缝隙的相对激励，进而计算每个缝隙的等效归一化电导；

根据所述等效归一化电导、电导‑偏置、长度‑偏置函数曲线和缝隙个数，完成基片集成波导纵缝天线的设计。

6.根据权利要求5所述方法，其特征在于，所述计算缝隙个数，包括：根据泰勒线源展宽因子、波束展宽因子和给定的天线波束宽度，计算天线长度；

根据天线长度和相邻的两个缝隙之间的间距，计算缝隙个数。

7.根据权利要求5所述方法，其特征在于，所述计算每个缝隙的相对激励，进而计算每个缝隙的等效归一化电导，包括：根据缝隙个数和给定的副瓣电平，利用切比雪夫分布或泰勒分布，计算每个缝隙的相对激励；

根据每个缝隙的相对激励，利用所有缝隙的等效归一化电导之和等于1和缝隙等效归一化电导计算公式，计算每个缝隙的等效归一化电导。

8.一种缝隙谐振电导计算装置，其特征在于，包括：第一获取模块，用于保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；

第一计算模块，用于根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第一曲线或得到电导随着缝隙长度变化的第二曲线，所述导纳计算公式如下：，

其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；S11表示端口2接匹配负载时，端口1的反射系数；S21表示端口2接匹配负载时，端口1到端口2的传输系数；

第二计算模块，用于根据所述第一曲线或根据所述第二曲线，得到所述缝隙偏置下的谐振电导。

9.一种基片集成波导纵缝天线设计装置，其特征在于，包括：第二获取模块，用于保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的和 ；

第三计算模块，用于根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第三曲线或得到电导随着缝隙长度变化的第四曲线，进而得到所述缝隙偏置下的谐振电导和谐振长度，所述导纳计算公式如下：，

其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；S11表示端口2接匹配负载时，端口1的反射系数；S21表示端口2接匹配负载时，端口1到端口2的传输系数；

改变和处理模块，用于改变缝隙偏置，返回保持缝隙偏置不变的操作，并执行后续操作，直至缝隙偏置达到预设范围，得到谐振电导和谐振长度随着缝隙偏置变化的曲线，进而得到电导‑偏置、长度‑偏置函数曲线；

设计模块，用于根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计。

10.一种基片集成波导纵缝天线，其特征在于，包括基于权利要求3 7任一项所述方法~设计的天线。

11.一种电子设备，包括处理器以及用于存储处理器可执行程序的存储器，其特征在于，所述处理器执行存储器存储的程序时，实现权利要求1 7任一项所述方法。

~

12.一种可读存储介质，存储有程序，其特征在于，所述程序被处理器执行时，实现权利要求1 7任一项所述方法。

~

说明书

低副瓣基片集成波导纵缝天线设计方法、装置及电子设备

技术领域

[0001] 本申请涉及一种低副瓣基片集成波导纵缝天线设计方法、装置及电子设备，属于缝隙数据测量及天线设计领域。

背景技术

[0002] 在基片集成波导 (Substrate Integrated Waveguide，SIW)纵缝天线的设计过程中，一般会根据给定的指标要求进行设计，其中指标要求主要包括工作频率、天线增益、波束宽度和副瓣电平；需要计算的参数主要包括缝隙个数、每个缝隙偏置(缝隙的中心距离SIW传输线中心线的距离)和每个缝隙长度。谐振电导的计算，谐振电导、谐振长度与缝隙偏置之间的函数构建成为设计的关键。

[0003] 然而，现有的谐振电导计算方法只适用于独立缝隙的情况，其计算得到的电导与真实值差距较大，进而增加了后续纵缝天线参数优化的工作量。

发明内容

[0004] 有鉴于此，本申请提供了一种缝隙谐振电导计算方法及装置、基片集成波导纵缝天线设计方法、装置、电子设备、可读存储介质、计算机程序产品、基片集成波导纵缝天线及通信设备，其提高数据的准确度，简化测量操作。

[0005] 本申请的第一个目的在于提供一种缝隙谐振电导计算方法。

[0006] 本申请的第二个目的在于提供一种缝隙谐振电导计算装置。

[0007] 本申请的第三个目的在于提供一种基片集成波导纵缝天线设计方法。

[0008] 本申请的第四个目的在于提供一种基片集成波导纵缝天线设计装置。

[0009] 本申请的第五个目的在于提供一种电子设备。

[0010] 本申请的第六个目的在于提供一种可读存储介质。

[0011] 本申请的第七个目的在于提供一种计算机程序产品。

[0012] 本申请的第八个目的在于提供一种基片集成波导纵缝天线。

[0013] 本申请的第九个目的在于提供一种通信设备。

[0014] 本申请的第一个目的可以通过采取如下技术方案达到：

[0015] 一种缝隙谐振电导计算方法，包括：

[0016] 保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；

[0017] 根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第一曲线或得到电导随着缝隙长度变化的第二曲线，所述导纳计算公式如下：

[0018]  ，

[0019] 其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；

[0020] 根据所述第一曲线或根据所述第二曲线，得到所述缝隙偏置下的谐振电导。

[0021] 在一些实施例中，所述根据所述第一曲线，得到所述缝隙偏置下的谐振电导，包括：

[0022] 基于电纳随着缝隙长度变化的第一曲线，根据电纳零点，得到所述缝隙偏置下的谐振长度；

[0023] 基于电导随着缝隙长度变化的第一曲线，得到所述谐振长度相应的谐振电导；

[0024] 所述根据所述第二曲线，得到所述缝隙偏置下的谐振电导，包括：

[0025] 基于电导随着缝隙长度变化的第二曲线，根据电导极值点，得到所述缝隙偏置下的谐振电导。

[0026] 在一些实施例中，所述保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ，包括：

[0027] 令缝隙偏置等于第一初始值；

[0028] 令缝隙长度等于第二初始值；

[0029] 基于N个缝隙测量模型，保持第一初始值不变，对缝隙长度在包括第二初始值的范围内进行仿真，得到不同缝隙长度下的 和 。

[0030] 本申请的第二个目的可以通过采取如下技术方案达到：

[0031] 一种缝隙谐振电导计算装置，包括：

[0032] 第一获取模块，用于保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；

[0033] 第一计算模块，用于根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第一曲线或得到电导随着缝隙长度变化的第二曲线，所述导纳计算公式如下：

[0034]  ，

[0035] 其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；

[0036] 第二计算模块，用于根据所述第一曲线或根据所述第二曲线，得到所述缝隙偏置下的谐振电导。

[0037] 本申请的第三个目的可以通过采取如下技术方案达到：

[0038] 一种基片集成波导纵缝天线设计方法，包括：

[0039] 保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；

[0040] 根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第三曲线或得到电导随着缝隙长度变化的第四曲线，进而得到所述缝隙偏置下的谐振电导和谐振长度，所述导纳计算公式如下：

[0041]  ，

[0042] 其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；

[0043] 改变缝隙偏置，返回保持缝隙偏置不变的操作，并执行后续操作，直至缝隙偏置达到预设范围，得到谐振电导和谐振长度随着缝隙偏置变化的曲线，进而得到电导‑偏置、长度‑偏置函数曲线；

[0044] 根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计。

[0045] 在一些实施例中，所述保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ，包括：

[0046] 令缝隙偏置等于第一初始值；

[0047] 令缝隙长度等于第二初始值；

[0048] 基于N个缝隙测量模型，保持第一初始值不变，对缝隙长度在包括第二初始值的范围内进行仿真，得到不同缝隙长度下的 和 。

[0049] 在一些实施例中，所述根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计，包括：

[0050] 计算缝隙个数；

[0051] 计算每个缝隙的相对激励，进而计算每个缝隙的等效归一化电导；

[0052] 根据所述等效归一化电导、电导‑偏置、长度‑偏置函数曲线和缝隙个数，完成基片集成波导纵缝天线的设计。

[0053] 在一些实施例中，所述计算缝隙个数，包括：

[0054] 根据泰勒线源展宽因子、波束展宽因子和给定的天线波束宽度，计算天线长度；

[0055] 根据天线长度和相邻的两个缝隙之间的间距，计算缝隙个数。

[0056] 在一些实施例中，所述计算每个缝隙的相对激励，进而计算每个缝隙的等效归一化电导，包括：

[0057] 根据缝隙个数和给定的副瓣电平，利用切比雪夫分布或泰勒分布，计算每个缝隙的相对激励；

[0058] 根据每个缝隙的相对激励，利用所有缝隙的等效归一化电导之和等于1和缝隙等效归一化电导计算公式，计算每个缝隙的等效归一化电导。

[0059] 本申请的第四个目的可以通过采取如下技术方案达到：

[0060] 一种基片集成波导纵缝天线设计装置，包括：

[0061] 第二获取模块，用于保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；

[0062] 第三计算模块，用于根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第三曲线或得到电导随着缝隙长度变化的第四曲线，进而得到所述缝隙偏置下的谐振电导和谐振长度，所述导纳计算公式如下：

[0063]  ，

[0064] 其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；

[0065] 改变和处理模块，用于改变缝隙偏置，返回保持缝隙偏置不变的操作，并执行后续操作，直至缝隙偏置达到预设范围，得到谐振电导和谐振长度随着缝隙偏置变化的曲线，进而得到电导‑偏置、长度‑偏置函数曲线；

[0066] 设计模块，用于根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计。

[0067] 本申请的第五个目的可以通过采取如下技术方案达到：

[0068] 一种电子设备，包括处理器以及用于存储处理器可执行程序的存储器，所述处理器执行存储器存储的程序时，实现上述的缝隙谐振电导计算方法和/或上述的基片集成波导纵缝天线设计方法。

[0069] 本申请的第六个目的可以通过采取如下技术方案达到：

[0070] 一种可读存储介质，存储有程序，所述程序被处理器执行时，实现上述的缝隙谐振电导计算方法和/或上述的基片集成波导纵缝天线设计方法。

[0071] 本申请的第七个目的可以通过采取如下技术方案达到：

[0072] 一种计算机程序产品，所述计算机程序产品包括计算机程序或计算机指令，所述计算机程序或计算机指令被处理器执行时，实现上述的缝隙谐振电导计算方法和/或上述的基片集成波导纵缝天线设计方法。

[0073] 本申请的第八个目的可以通过采取如下技术方案达到：

[0074] 一种基片集成波导纵缝天线，包括基于上述的基片集成波导纵缝天线设计方法设计的天线。

[0075] 本申请的第九个目的可以通过采取如下技术方案达到：

[0076] 一种通信设备，包括基于上述的基片集成波导纵缝天线设计方法设计的天线。

[0077] 本申请实施例中，电子设备保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；之后电子设备根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第一曲线或得到电导随着缝隙长度变化的第二曲线；最后电子设备根据所述第一曲线或根据所述第二曲线，得到所述缝隙偏置下的谐振电导。该导纳计算公式考虑了缝隙间耦合对电导的影响，可以提高计算结果的准确度；同时，抵消了传播相位常数和常数s，无需考虑二者的影响，让计算结果更加准确，以及省去传播相位常数的测量，让操作更加简便。

附图说明

[0078] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

[0079] 图1为本申请实施例提供的一种缝隙谐振电导计算方法的流程示意图。

[0080] 图2为本申请实施例提供的一种基片集成波导纵缝天线设计方法的流程示意图。

[0081] 图3为本申请实施例提供的五个缝隙测量模型的示例图。

[0082] 图4为本申请实施例提供的缝隙偏置为0.1mm时电导和电纳随着缝隙长度变化的曲线图。

[0083] 图5为本申请实施例提供的长度‑偏置拟合函数曲线的示例图。

[0084] 图6为本申请实施例提供的电导‑偏置拟合函数曲线的示例图。

[0085] 图7为本申请实施例提供的天线仿真模型的示例图。

[0086] 图8为本申请实施例提供的 曲线的示例图。

[0087] 图9为本申请实施例提供的增益方向的示例图。

[0088] 图10为本申请实施例提供的一种缝隙谐振电导计算装置的结构示意图。

[0089] 图11为本申请实施例提供的一种基片集成波导纵缝天线设计装置的结构示意图。

[0090] 图12为本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

[0091] 为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例，基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发 明保护的范围。

[0092] 本申请的说明书和权利要求书中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述指定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”所区别的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和”表示所连接对象的至少其中之一，字符“/”一般表示前后关联对象是一种“或”的关系。

[0093] 在对本申请进行描述的过程中出现的部分名词或术语适用于如下解释：

[0094] 基片集成波导纵向缝隙天线是一种在基片集成波导传输线上开纵向矩形缝隙来实现电磁波辐射的天线结构，可以简称为基片集成波导纵缝天线或SIW纵缝天线。

[0095] 对于辐射缝隙(可以简称为“缝隙”)，存在一个长度，它能使电纳分量为0，同时能使电导分量达到极值，此时缝隙处于纯电导状态，辐射效率最高，该长度称之为缝隙在偏置下的谐振长度，该长度对应的电导称之为缝隙在偏置下的谐振电导。

[0096] 如图1所示，本申请实施例提供了一种缝隙谐振电导计算方法的流程示意图。该缝隙谐振电导计算方法由电子设备执行，可以包括如下步骤：

[0097] S101、保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 。

[0098] 在一些实施例中，所述保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ，包括：

[0099] S1011、令缝隙偏置等于第一初始值。

[0100] S1012、令缝隙长度等于第二初始值。

[0101] S1013、基于N个缝隙测量模型，保持第一初始值不变，对缝隙长度在包括第二初始值的范围内进行仿真，得到不同缝隙长度下的 和 。

[0102] S102、根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第一曲线或得到电导随着缝隙长度变化的第二曲线。

[0103] 在一些实施例中，所述导纳计算公式如下：

[0104]  ，

[0105] 其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数。

[0106] S103、根据所述第一曲线或根据所述第二曲线，得到所述缝隙偏置下的谐振电导。

[0107] 在一些实施例中，所述根据所述第一曲线，得到所述缝隙偏置下的谐振电导，包括：

[0108] S1031a、基于电纳随着缝隙长度变化的第一曲线，根据电纳零点，得到所述缝隙偏置下的谐振长度。

[0109] S1032a、基于电导随着缝隙长度变化的第一曲线，得到所述谐振长度相应的谐振电导。

[0110] 在一些实施例中，所述根据所述第二曲线，得到所述缝隙偏置下的谐振电导，包括：

[0111] S1031b、基于电导随着缝隙长度变化的第二曲线，根据电导极值点，得到所述缝隙偏置下的谐振电导。

[0112] 本申请实施例中，电子设备保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；之后电子设备根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第一曲线或得到电导随着缝隙长度变化的第二曲线；最后电子设备根据所述第一曲线或根据所述第二曲线，得到所述缝隙偏置下的谐振电导。该导纳计算公式考虑了缝隙间耦合对电导的影响，可以提高计算结果的准确度；同时，抵消了传播相位常数和常数s，无需考虑二者的影响，让计算结果更加准确，以及省去传播相位常数的测量，让操作更加简便。

[0113] 如图2所示，本申请实施例提供了一种基片集成波导纵缝天线设计方法的流程示意图。该基片集成波导纵缝天线设计方法由电子设备执行，可以包括如下步骤：

[0114] S201、保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 。

[0115] 在一些实施例中，所述保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ，包括：

[0116] S2011、令缝隙偏置等于第一初始值。例如，第一初始值设置为0.1mm。

[0117] 本步骤之前，在仿真软件中建立N个缝隙测量模型。示例性的，如图3所示，建立五个缝隙测量模型，该五个缝隙测量模型包括缝隙100、端口1A和端口2B。仿真软件可以是Ansys HFSS，也可以是CST(CST STUDIO SUITE)，或者是FEKO，此处不作限定。

[0118] 以HFSS为例，其后处理可以包括以下四种功能：

[0119] 1、结果提取：从HFSS仿真结果中提取所需的数据。

[0120] 2、数据分析：对提取的数据进行分析，如计算各种参数、绘制图表、做统计等。

[0121] 3、结果可视化：使用图形化工具将分析结果可视化，以便更直观地理解仿真结果。

[0122] 4、参数优化：根据后处理结果，对设计参数进行调整和优化，以满足设计要求。

[0123] S2012、令缝隙长度等于第二初始值。例如，第二初始值设置为半个波导波长。

[0124] S2013、基于N个缝隙测量模型，保持第一初始值不变，对缝隙长度在包括第二初始值的范围内进行仿真，得到不同缝隙长度下的 和 。

[0125] 本步骤中，缝隙宽度设置为0.1mm，缝隙宽度是根据需求设定的，保持第一初始值不变，在给定的工作频率下，对缝隙长度在包括第二初始值的范围内进行参数扫描，可以计算得到不同缝隙长度下的 和 。

[0126] 作为一种优选的实施方式，测量模型中的缝隙个数为至少五个，即N≥5。此处需要说明的是，经过大量实验证实，谐振电导和谐振长度都会随着缝隙个数的增大而减小；当缝隙个数大于等于五时，谐振电导和谐振长度随着缝隙个数的变化而趋于平稳。

[0127] S202、根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第三曲线或得到电导随着缝隙长度变化的第四曲线，进而得到所述缝隙偏置下的谐振电导和谐振长度。

[0128] 本步骤中，将所述 和 输入导纳计算公式并提取实部和虚部，得到电导和电纳随着缝隙长度变化的第三曲线或仅得到电导随着缝隙长度变化的第四曲线。

[0129] 示例性的，在HFSS中利用五个缝隙测量模型进行仿真之后，在HFSS后处理中利用导纳计算公式进行计算，得到电导和电纳随着缝隙长度变化的第三曲线，第三曲线包含第四曲线；如图4所示，展现了缝隙偏置等于0.1mm时相应的第三曲线。对于第三曲线和第四曲线而言，可以在电导随着缝隙长度变化的曲线中找到电导达到极值时的长度，此长度为缝隙偏置等于0.1mm下的谐振长度，此长度相应的电导为缝隙偏置等于0.1mm下的谐振电导。对于第三曲线而言，还可以在电纳随着缝隙长度变化的曲线中先找到电纳为零时的长度，此长度为缝隙偏置等于0.1mm下的谐振长度，然后在电导随着缝隙长度变化的曲线中根据该谐振长度找到相应的谐振电导。由图4可得，谐振长度为1.3mm，谐振电导为0.0685。

[0130] 其中，所述导纳计算公式如下：

[0131]  ，

[0132] 其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数。参考图3，S11表示端口2B接匹配负载时，端口1A的反射系数，S21表示端口2B接匹配负载时，端口1A到端口2B的传输系数。

[0133] S203、改变缝隙偏置，返回保持缝隙偏置不变的操作，并执行后续操作，直至缝隙偏置达到预设范围，得到谐振电导和谐振长度随着缝隙偏置变化的曲线，进而得到电导‑偏置、长度‑偏置函数曲线。

[0134] 本步骤中，可以以步进值的形式，改变缝隙偏置。例如，第一轮，0.100mm；第二轮，0.101mm；第三轮，0.102mm；……，步进值的大小是根据需求设定的。每一轮都重复步骤S201S202，直至缝隙偏置达到预设范围，例如，超过0.2mm，停止扫描仿真，然后绘制谐振电导和~
谐振长度随着缝隙偏置变化的曲线，再经过插值或拟合之后，得到电导‑偏置、长度‑偏置函数曲线。

[0135] 基于上述实施例的步骤及示例，分别计算不同缝隙偏置下的谐振长度和谐振电导，并进行拟合处理，得到如图 5和图6所示的电导‑偏置、长度‑偏置拟合函数曲线，其中，图5表示长度‑偏置拟合函数曲线，图6表示电导‑偏置拟合函数曲线。

[0136] S204、根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计。

[0137] 在一些实施例中，所述根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计，包括：

[0138] S2041、计算缝隙个数。

[0139] 本步骤之前，还包括：获取给定的天线辐射指标，天线辐射指标包括工作频率f、天线增益G、波束宽度 和副瓣电平SLL。

[0140] 示例性的，f=77GHz， =15°，SLL=‑25dB。

[0141] 在一些实施例中，所述计算缝隙个数，包括：

[0142] S20411、根据泰勒线源展宽因子、波束展宽因子和给定的天线波束宽度，计算天线长度，如下式：

[0143]   ,

[0144] 其中， 表示泰勒线源展宽因子， 表示波束展宽因子， 表示波长， 表示给定的波束宽度， 表示阵列波束的扫描角度。此处需要说明的是，若设计对象是SIW纵缝驻波天线，则不存在扫描角度，始终有 。

[0145] 进一步的，泰勒线源展宽因子，如下式：

[0146] ，

[0147] ，

[0148] 其中， 表示泰勒综合中的等副瓣个数，R0表示主瓣与最大副瓣之比，arcosh()表示反双曲余弦函数。

[0149] 需要说明的是，R0与SLL并不是同一个参数，SLL表示最大副瓣与主瓣之比的dB值，它们之间的关系，如下式：

[0150] 。

[0151] S20412、根据天线长度和相邻的两个缝隙之间的间距，计算缝隙个数，如下式：

[0152] ，

[0153] 其中，ds表示相邻的两个缝隙之间的间距。

[0154] 示例性的，根据 =15°和步骤S20411 S20412，计算得到N=10。~

[0155] S2042、计算每个缝隙的相对激励，进而计算每个缝隙的等效归一化电导。

[0156] 需要说明的是，SIW纵缝天线属于一种线性阵列，为了实现低副瓣，达到给定的副瓣电平的要求。因此，每个缝隙都需要进行加权激励。这就使得每个缝隙的偏置和长度都不同。

[0157] 在一些实施例中，所述计算每个缝隙的相对激励，进而计算每个缝隙的等效归一化电导，包括：

[0158] S20421、根据缝隙个数和给定的副瓣电平，利用切比雪夫分布(也称为“切比雪夫加权”)或泰勒分布(也称为“泰勒加权”)，计算每个缝隙的相对激励。

[0159] S20422、根据每个缝隙的相对激励，利用所有缝隙的等效归一化电导之和等于1和缝隙等效归一化电导计算公式，计算每个缝隙的等效归一化电导。

[0160] 本步骤中，假设第i个缝隙的等效归一化电导为 ，那么相应的缝隙等效归一化电导计算公式，如下：

[0161] ，

[0162] 其中，K表示常系数， 表示第i个缝隙的相对激励。

[0163] 为了天线维持良好的匹配，所有缝隙的等效归一化电导之和等于1，即天线的输入电导公式，如下：

[0164] ，

[0165] 求解出缝隙的相对激励分布之后，将相对激励分布代入缝隙等效归一化电导计算公式和天线的输入电导公式，可以计算得到常系数K，进而计算得到第i个缝隙的等效归一化电导。

[0166] 示例性的，根据SLL=‑25dB、N=10和步骤S20421 S20422，计算得到每个缝隙的相对~激励，具体为：0.395：0.5056：0.7214：0.8993：1 ：1 ：0.8993：0.7214：0.5056：0.395；进而计算得到每个缝隙的等效归一化电导，具体为：0.0285、0.0466、0.0949、0.1475、0.1824、
0.1824、0.1475、0.0949、0.0466、0.0285。

[0167] S2043、根据所述等效归一化电导、电导‑偏置、长度‑偏置函数曲线和缝隙个数，完成基片集成波导纵缝天线的设计。

[0168] 本步骤中，依据 和电导‑偏置、长度‑偏置函数曲线，先查找得到 对应的缝隙偏置xi，然后查找得到缝隙偏置xi对应的谐振长度li，进而最终获得每个缝隙的偏置和长度。

[0169] 在另一些实施例中，可以把电导‑偏置、长度‑偏置函数曲线上的数据转换成表格数据，从而方便技术人员查阅。

[0170] 基于上述实施例的步骤及示例，查询图6可以得到归一化电导下的缝隙偏置，查询图5可以得到该缝隙偏置下的缝隙长度，具体参数见表1，表中参数为缝隙天线结构参数的初值。

[0171] 表1 缝隙尺寸参数初值表

[0172]

[0173] 本示例中，介质基板选用Roggers 5880材料，介电常数为2.2，正切损耗角为0.0009，基板厚度为0.254mm，SIW的宽度为2.4mm，金属圆柱的直径为0.25mm，金属圆柱的间距为0.4mm。

[0174] 最后，对设计好的基片集成波导纵缝天线进行仿真和优化。

[0175] 示例性的，依据上述示例的参数，在HFSS中建立模型(见图7)，对每个参数进行优化，最终天线的每个参数见表2和表3。

[0176] 表2 SIW结构参数

[0177]

[0178] 表3 缝隙尺寸参数

[0179]

[0180] 如图8所示，展现了S11的仿真结果，天线在77GHz附近实现了良好的匹配，在75.5~78.54GHz的频率范围内S11小于‑10dB，相对带宽约为3.9%。如图9所示，虚线和实线分别为H面和E面的增益方向图，E面增益为13.1dB，波束宽度为14.6°，副瓣电平为‑26.5dB；H面增益为1.31dB，波束宽度为89.6°。从工作频率、波束宽度和副瓣电平性能来看，基本都符合所设指标要求。从E面方向图来看，副瓣电平很低，但是前后比很小，这主要是因为波导结构并不是一个无限大的良导体平面，电磁波会沿着波导壁产生绕射，在后方形成较大的后瓣，可以通过增大PCB板的宽度来减小绕射。

[0181] 本申请实施例中，该基片集成波导纵缝天线设计方法通过改进的导纳计算公式，考虑了缝隙间耦合对电导的影响，让电导‑偏置、长度‑偏置函数曲线可以基于多个缝隙互相耦合情况下的独立缝隙谐振电导得到缝隙偏置和缝隙长度，并且计算得到的谐振电导与真实值差距较小，让根据缝隙等效归一化电导和该函数曲线的数据得到的缝隙偏置和缝隙长度更加符合所需设计的尺寸要求，让设计完成的天线所表现出来的性能更加贴近预设指标，从而减少设计后的纵缝天线参数优化的工作量。该基片集成波导纵缝天线设计方法通过改进的导纳计算公式，让电导‑偏置、长度‑偏置函数曲线还可以基于单个独立缝隙的谐振电导得到缝隙偏置和缝隙长度，并且无需考虑测量模型的长度和SIW传输线的传播常数对计算结果的影响，实际操作起来更加方便、简单，多个缝隙互相耦合情况，同理。

[0182] 本领域技术人员可以理解，实现上述实施例的方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成，相应的程序可以存储于计算机可读存储介质中。

[0183] 应当注意，尽管在附图中以特定顺序描述了上述实施例的方法操作，但是这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

[0184] 如图10所示，本申请实施例提供了一种缝隙谐振电导计算装置的结构示意图。该缝隙谐振电导计算装置可以包括第一获取模块1001、第一计算模块1002和第二计算模块1003，各个模块的具体功能如下：

[0185] 第一获取模块1001，用于保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；

[0186] 第一计算模块1002，用于根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第一曲线或得到电导随着缝隙长度变化的第二曲线，所述导纳计算公式如下：

[0187]  ，

[0188] 其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 示测量模型的S11参数， 表示测量模型的S21参数；

[0189] 第二计算模块1003，用于根据所述第一曲线或根据所述第二曲线，得到所述缝隙偏置下的谐振电导。

[0190] 如图11所示，本申请实施例提供了一种基片集成波导纵缝天线设计装置的结构示意图。该基片集成波导纵缝天线设计装置可以包括第二获取模块1101、第三计算模块1102、改变和处理模块1103和设计模块1104，各个模块的具体功能如下：

[0191] 第二获取模块1101，用于保持N个缝隙测量模型的缝隙偏置不变，获取不同缝隙长度下的 和 ；

[0192] 第三计算模块1102，用于根据所述 和 及导纳计算公式，得到电导和电纳随着缝隙长度变化的第三曲线或得到电导随着缝隙长度变化的第四曲线，进而得到所述缝隙偏置下的谐振电导和谐振长度，所述导纳计算公式如下：

[0193]  ，

[0194] 其中， 表示导纳， 表示电导， 表示电纳，j表示虚数符号；N表示缝隙个数，为正整数； 表示测量模型的S11参数， 表示测量模型的S21参数；

[0195] 改变和处理模块1103，用于改变缝隙偏置，返回保持缝隙偏置不变的操作，并执行后续操作，直至缝隙偏置达到预设范围，得到谐振电导和谐振长度随着缝隙偏置变化的曲线，进而得到电导‑偏置、长度‑偏置函数曲线；

[0196] 设计模块1104，用于根据所述电导‑偏置、长度‑偏置函数曲线，进行基片集成波导纵缝天线的设计。

[0197] 如图12所示，本申请实施例提供了一种电子设备的结构示意图。该电子设备可以包括通过系统总线1201连接的处理器1202、存储器、输入装置1203、显示装置1204和网络接口1205。其中，处理器1202用于提供计算和控制能力，存储器包括非易失性存储介质1206和内存储器1207，该非易失性存储介质1206存储有操作系统、计算机程序和数据库，该内存储器1207为非易失性存储介质1206中的操作系统和计算机程序的运行提供环境，计算机程序被处理器1202执行时，实现上述实施例的缝隙谐振电导计算方法和/或上述实施例的基片集成波导纵缝天线设计方法。

[0198] 本申请实施例提供了一种存储介质。该存储介质为计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时，实现上述实施例的缝隙谐振电导计算方法和/或上述实施例的基片集成波导纵缝天线设计方法。

[0199] 需要说明的是，本实施例的计算机可读存储介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑磁盘只读存储器（CD‑ROM）、光存储器件、磁存储器件、或者上述的任意合适的组合。

[0200] 在本实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本实施例中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读存储介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读存储介质上包含的计算机程序可以用任何适当的介质传输，包括但不限于：电线、光缆、RF（射频）等等，或者上述的任意合适的组合。

[0201] 上述计算机可读存储介质可以以一种或多种程序设计语言或其组合来编写用于执行本实施例的计算机程序，上述程序设计语言包括面向对象的程序设计语言—诸如Java、Python、C++，还包括常规的过程式程序设计语言—诸如C语言或类似的程序设计语言。程序可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网（LAN）或广域网（WAN）连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。

[0202] 本申请实施例提供了一种计算机程序产品，所述计算机程序产品包括计算机程序或计算机指令，所述计算机程序或计算机指令被处理器执行时，实现上述实施例的缝隙谐振电导计算方法和/或上述实施例的基片集成波导纵缝天线设计方法。

[0203] 本申请实施例提供了一种基片集成波导纵缝天线。该基片集成波导纵缝天线包括基于上述实施例的基片集成波导纵缝天线设计方法设计的天线。

[0204] 本申请实施例提供了一种通信设备。该通信设备包括基于上述实施例的基片集成波导纵缝天线设计方法设计的天线。

[0205] 以上所述，仅为本申请专利较佳的实施例，但本申请专利的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请专利所公开的范围内，根据本申请专利的技术方案及其发明构思加以等同替换或改变，都属于本申请专利的保护范围。