[0047] 可选地，第i个从机单元200的第一侧和第i个从机单元200的第二侧可以为第i个从机单元200上任意不同的两侧。需要说明的是，图2中为了便于展示，使得第i个从机单元200的第一侧与第i个从机单元200的第二侧互为对侧，但并不以此作为限定。
[0048] 在一种可选的实施方式中，第i个从机单元200的第一侧与第i个从机单元200的第二侧互为对侧。
[0049] 为了满足基板不能跳线的要求，在本申请方案中，通过从机单元200（例如Slave IC）内部的两个引脚（又称为，pin或pad）完成跳线功能，例如通过第一时钟信号引脚和第二时钟信号引脚和第一数据信号引脚和第二数据信号引脚中的任意一组完成对应的跳线功能。图2相较于图1所示的拓扑结构，不需要单独引出用于并联各个从机单元200的时钟信号线、片选信号线以及同步信号线，通过从机单元200（例如Slave IC）内部的两个引脚完成串行连接，从而不会与从机单元200的其他走线（例如电源线和地线）发生冲突，可以避免出现跳线的情况。
[0050] 在一种可选的实施方式中，主机单元100的数据信号引脚的数量可以为多个（大于1），每一个从机单元200的第一数据信号引脚（引脚3，MOSI）和第二数据信号引脚（引脚4，MISO）数量可以为多个（大于1），可以构成H个数据信号通道。
[0051] 可选地，主机单元100的第h个数据信号引脚（引脚3，MOSI）连接于第1个从机单元200的第h个第一数据信号引脚（引脚3，MOSI），第i个从机单元200的第h个第二数据信号引脚（引脚4，MISO）连接于第i+1个从机单元200的第h个第一数据信号引脚（引脚3，MOSI），构成第h个数据信号通道，其中，1≤h≤H，H表示数据信号通道的数量。
[0052] 图1所示的菊花链拓扑结构中，最后一个从机单元200（例如Slave IC）必须有一条线（例如数据线，MISO）接回主机单元100（又称为master）。最后一个从机单元200通过该数据线向主机单元100传输从机单元200的工作状态等参数。当该数据线存在时，为了满足不跳线的要求，会极大的增加基本的布线难度。为了克服该问题，在图2的基础上，本申请实施例提供了一种可选的实施方式，请参考下文。可选地，主机单元100用于通过时钟信号通道向N个从机单元200发送时钟信号。
[0053] 可选地，主机单元100用于通过数据信号通道向N个从机单元200发送数据信号。
[0054] 可选地，从机单元200可以基于接收到的时钟信号，完成数据信号通道上的数据交换，包括读取或写入，从而在时钟信号的控制下，通过数据信号通道完成与主机单元100的交互，包括接收主机单元100发送的数据信号。
[0055] 可选地，N个从机单元200用于在接收到数据信号为同步信号编码后，各自等待对应的延时后，执行对应的控制指令。
[0056] 可选地，N个从机单元200对应的延时全部相等为预设延时长度，预设延时长度的取值可以为0，也可以大于0。或者，N个从机单元200对应的延时依次减小，即第i个从机单元200对应的延时大于第i+1个从机单元200对应的延时，以使N个从机单元200各自等待对应的延时后，同时同步执行对应的控制指令。
[0057] 可选地，N个从机单元200用于在接收到的数据信号为第一预设类型的主机请求时，等待第一预设时间间隔，通过数据信号通道向主机单元100反馈从机数据。
[0058] 本申请方案中的第一预设类型的主机请求可以为读指令类型的主机请求，也可以是任意类型的主机请求，包括为同步信号编码的主机请求。
[0059] 关于N个从机单元如何向主机单元100反馈从机数据，本申请实施例还提供了一种可选的实施方式，请参考下文。
[0060] N个从机单元200分别对应N个第一预设时间间隔，且从第1个从机单元200对应的第一预设时间间隔到第N个从机单元200对应的预设时间间隔依次增长。
[0061] 第m个从机单元200在接收到第一预设类型的主机请求后，等待其对应的第一预设时间间隔，通过数据信号通道向主机单元100串行传输第m个从机单元200的从机数据，1≤m≤N。
[0062] 即第1个从机单元200对应的第一预设时间间隔最短，第1个从机单元200最先向主机单元100反馈对应的从机数据，依次为第2个、第3个，直至到第N个从机单元200。在此情况下，可以尽量减少主机单元100的等待时间，尽快完成从机数据反馈。
[0063] 需要说明的是，本申请中的预设时间间隔（包括此处的第一预设时间间隔和后文中的第二预设时间间隔）可以是主机单元100在和从机单元200进行通讯后，基于通信延时，进行自动排列所得到的，主机单元100可以将得到的预设时间间隔写入对应的从机单元200的寄存器中。
[0064] 关于N个从机单元如何向主机单元100反馈从机数据，本申请实施例还提供了一种可选的实施方式，请参考下文。
[0065] 可选地，N个从机单元200对应的第一预设时间间隔相等或为0。每一个从机单元200均设有缓存，第m个从机单元200的缓存，用于存储第m+1个从机单元200通过数据信号通道回传的数据，1≤m
[0066] 第k个从机单元200在接收到第一预设类型的主机请求后，通过数据信号通道，将自身的从机数据传输给第k‑1个从机单元200，在自身的从机数据传输完成后，将其缓存中的从机数据传输给第k‑1个从机单元200，2≤k≤N。
[0067] 第1个从机单元200在接收到第一预设类型的主机请求后，通过数据信号通道，将自身的从机数据传输给主机单元100，在自身的从机数据传输完成后，将其缓存中的从机数据传输给主机单元100。
[0068] 应理解，通过设置缓存对后端的从机数据进行存储，并在自身的从机数据反馈完成后，将缓存中的后端的从机数据向前端反馈，以保障主机单元100可以获取到所有从机单元200的从机数据。
[0069] 在图2的基础上，关于如何克服图1中所存在的问题，本申请实施例还提供了一种可选的实施方式，请参考图3，图3为本申请实施例提供的通信系统的拓扑结构示意图之二。
[0070] 如图3所示，主机单元100还设置有同步信号引脚，从机单元200还设置有第一同步信号引脚（引脚5，Vsyncio）和第二同步信号引脚。可选地，主机单元100的同步信号引脚（引脚5，Vsync）连接于第1个从机单元200的第一同步信号引脚（引脚5，Vsyncio），第i个从机单元200的第二同步信号引脚（引脚6，Vsyncoi）连接于第i+1个从机单元200的第一同步信号引脚（引脚5，Vsyncio），构成同步信号通道。
[0071] 其中，第i个从机单元200的第一同步信号引脚和第二同步信号引脚内部导通。
[0072] 其中，第i个从机单元200的第一同步信号引脚设置于第i个从机单元200的第一侧，第i个从机单元200的第二同步信号引脚设置于第i个从机单元200的第二侧。
[0073] 图1所示的菊花链拓扑结构中，最后一个从机单元200（例如Slave IC）必须有一条线（例如数据线，MISO）接回主机单元100（又称为master）。最后一个从机单元200通过该数据线向主机单元100传输从机单元200的工作状态等参数。当该数据线存在时，为了满足不跳线的要求，会极大的增加基本的布线难度。并且，因为每次从主机单元100写入从机单元200的数据长度可以不同。所以从机单元200通过MISO向主机单元100传输的数据，必须与主机单元100向从机单元200传输的数据在时间上串行相接。
[0074] 为了克服该问题，在图3的基础上，本申请实施例提供了一种可选的实施方式，请参考下文。
[0075] 主机单元100用于通过时钟信号通道向N个从机单元200发送时钟信号。
[0076] 主机单元100用于通过数据信号通道向N个从机单元200发送数据信号。
[0077] 主机单元100用于通过同步信号通道向N个从机单元200发送同步信号。
[0078] N个从机单元200用于在接收到同步信号后，各自等待对应的延时后，执行对应的控制指令。
[0079] 可选地，N个从机单元200对应的延时全部相等为预设延时长度，预设延时长度的取值可以为0，也可以大于0。或者，N个从机单元200对应的延时依次减小，即第i个从机单元200对应的延时大于第i+1个从机单元200对应的延时，以使N个从机单元200各自等待对应的延时后，同时同步执行对应的控制指令。
[0080] N个从机单元200用于当接收到的数据信号为第一预设类型的主机请求时，等待第二预设时间间隔，通过同步信号通道向主机单元100反馈从机数据。
[0081] 和/或，N个从机单元200用于在接收到同步信号后，等待第二预设时间间隔，通过同步信号通道向主机单元100反馈从机数据。
[0082] 需要说明的是，对于第i个从机单元200而言，在上述两种情况下（基于第一预设类型的主机请求进行从机数据反馈的情况和基于同步信号进行从机数据反馈的情况），所对应的第二预设时间间隔可以相同，也可以不同。
[0083] 还需要说明的是，主机单元100在通过数据通道发送第一预设类型的主机请求后的指定时间段内，不会通过同步信号通道发送同步信号，所以复用同步信号通道反馈从机数据不会冲突。
[0084] 可选地，从机数据可以但不限定为从机单元200的工作状态数据（例如芯片结温）或主机请求为读请求时，读请求对应的数据。
[0085] 正如前文所述，两个同步信号的时间间隔很长，例如会大于1ms，而N个从机单元200向主机单元100反馈从机数据所需要的时间小于两个同步信号的时间间隔，因此，复用同步信号通道作为从机单元200的数据反馈通道。数据反馈通道的信号传递方向与数据信号通道的信号传递方向相反。不需要引入新的引脚和连线，可以极大地降低走线难度，改善跳线问题。
[0086] 在一种可选的实施方式中，两个同步信号（窄脉冲）的时间间隔为1ms。在主机单元100发送的同步信号结束后，等待100 us，由从机单元200向主机单元100反馈从机数据。可选地，该反馈数据可以由最后一个从机单元200开始，也可以由第一个从机单元200开始，在此不做限定。在两个同步信号（窄脉冲）的时间间隔内，可选地，在800us之内，由Vsyncoi输入数据，Vsyncio输出数据，串行传递给主机单元100。在所有的从机单元200均反馈完成后，复位同步信号通道，等待下一次由主机单元100发出同步信号（窄脉冲）的到来。
[0087] 可选地，相较于图1所示的拓扑结构，本申请方案不需要引入新的引脚和连线，可以极大地降低走线难度，改善跳线问题。并且，通过复用同步信号通道作为从机单元200的数据反馈通道，可以极大地提升数据传输的带宽，例如提高近一倍。
[0088] 关于N个从机单元如何向主机单元100反馈从机数据，本申请实施例还提供了一种可选的实施方式，请参考下文。
[0089] 在一种可选的实施方式中，N个从机单元200分别对应N个第二预设时间间隔，第m个从机单元200在接收到同步信号后，等待其对应的第二预设时间间隔，通过同步信号通道向主机单元100串行传输第m个从机单元200的从机数据，1≤m≤N，从而通过复用同步信号通道作为从机单元200的数据反馈通道，完成从机数据的反馈。
[0090] 可选地，N个从机单元200分别对应N个第二预设时间间隔，且从第1个从机单元200对应的第二预设时间间隔到第N个从机单元200对应的第二预设时间间隔依次增长。即第1个从机单元200对应的第二预设时间间隔最短，第1个从机单元200最先向主机单元100反馈对应的从机数据，依次为第2个、第3个，直至到第N个从机单元200。在此情况下，可以尽量减少主机单元100的等待时间，尽快完成从机数据反馈。
[0091] 可选地， N个从机单元200分别对应N个第二预设时间间隔，且从第N个从机单元200对应的第二预设时间间隔到第1个从机单元200对应的第二预设时间间隔依次增长。即第N个从机单元200对应的第二预设时间间隔最短，第N个从机单元200最先向主机单元100反馈对应的从机数据，依次为第N‑1个、第N‑2个，直至到第1个从机单元200。
[0092] 关于N个从机单元如何向主机单元100反馈从机数据，本申请实施例还提供了一种可选的实施方式，请参考下文。
[0093] 可选地，N个从机单元200对应的第二预设时间间隔相等或为0。每一个从机单元200均设有缓存，第m个从机单元200的缓存，用于存储第m+1个从机单元200通过同步信号通道回传的数据，1≤m
[0094] 第k个从机单元200在接收到第一预设类型的主机请求后，通过同步信号通道，将自身的从机数据传输给第k‑1个从机单元200，在自身的从机数据传输完成后，将其缓存中的从机数据传输给第k‑1个从机单元200，2≤k≤N。
[0095] 第1个从机单元200在接收到第一预设类型的主机请求后，通过同步信号通道，将自身的从机数据传输给主机单元100，在自身的从机数据传输完成后，将其缓存中的从机数据传输给主机单元100。
[0096] 可选地，第i个从机单元200的第一侧与第i个从机单元200的第二侧互为对侧。第i个从机单元200的第一时钟信号引脚和第二时钟信号引脚基于第i个从机单元200的中线对称设置。第i个从机单元200的第一数据信号引脚和第二数据信号引脚基于第i个从机单元200的中线对称设置。第i个从机单元200的第一同步信号引脚和第二同步信号引脚基于第i个从机单元200的中线对称设置。
[0097] 可选地，在本申请方案中配对引脚对侧设置，从而避免从机单元200彼此之间的走线出现交叉跳线，配对引脚也可以称为Twin‑Pin。
[0098] 可选地，配对引脚指第一时钟信号引脚与第二时钟信号引脚，第一数据信号引脚与第二数据信号引脚以及第一同步信号引脚与第二同步信号引脚中的任意一组。
[0099] 可选地，在从机单元200的内部，配对引脚之间可以利用金属线完成连通，例如采用RDL金属线进行连接。
[0100] 为了增加驱动能力，本申请实施例还提供了一种可选的实施方式，请参考下文。
[0101] 在第i个从机单元200的配对引脚之间设置有中继组件。
[0102] 其中，配对引脚指第一时钟信号引脚与第二时钟信号引脚，第一数据信号引脚与第二数据信号引脚以及第一同步信号引脚与第二同步信号引脚中的任意一组。
[0103] 可选地，中继组件包括但不限于偶数级的反相器。
[0104] 在一种可选的实施方式中，第一数据信号引脚与第二数据信号引脚和/或第一同步信号引脚与第二同步信号引脚为需要双向交互的配对引脚。在第i个从机单元200的双向交互的配对引脚之间设置有两组中继组件，分别为正中继组件和反中继组件，正中继组件和反中继组件在同一时间下仅有一组处于开启状态，例如当主机单元100向从机单元200发送信号时，开启正中继组件，当从机单元200向主机单元100发送信号时，开启反中继组件。
[0105] 从机单元200和主机单元100可以根据对应的信号传递方向控制通道，例如进行复位等，以切换数据信号通道和/或同步信号通道中的各个中继组件的开启状态。
[0106] 可选地，第N个从机单元200的配对引脚之间也可以设置有中继组件。
[0107] 可选地，在本申请方案中，数据信号通道和时钟信号通道采用双沿触发方式处理数据。
[0108] 相较于时钟（SCLK）单沿（上升沿或者下降沿）触发，本申请方案中可以定义时钟（SCLK）双沿（上升沿和下降沿）触发。具体地，请参考图4，图4为本申请实施例提供的一种双沿触发示意图。其中，CLK表示时钟信号，DATA表示数据信号。可选地，将SCLK延时一个时间t1，然后与原SCLK做异或运算，即得到倍频clk，再用此clk的上升或下降沿处理数据。这样做，又可以将数据的传输带宽提高一倍。
[0109] 需要说明的是，在高延时基板上，往往数据传输的瓶颈不是集成电路内部对信号的处理速度。而是信号在基板走线上的延时。本申请方案通过双沿触发、复用同步信号通道传输等方法，可以将类似SPI架构的传输协议，速率提高4倍甚至更多。这对有高速传输需求的应用，非常有价值。
[0110] 可选地，在本申请方案中，同步信号通道和时钟信号通道采用双沿触发方式处理数据。
[0111] 在一种可选的实施方式中，第i个从机单元200的第二电源引脚连接于第i+1个从机单元200的第一电源引脚，构成电源通道；第1个从机单元200的第一电源引脚用于接入电源，或者，第N个从机单元200的第二电源引脚用于接入电源，或者电源通道用于接入电源，即电源通道中的任意一点均可用于接入电源。
[0112] 其中，第i个从机单元200的第一电源引脚设置于第i个从机单元200的第三侧，第i个从机单元200的第二电源引脚设置于第i个从机单元200的第四侧。
[0113] 在一种可选的实施方式中，每一个从机单元200的第一电源引脚和第二电源引脚数量可以为多个（大于1），可以构成W个电源通道，也就是W个电源线。需要说明的是，地线也可以作为一种电源线，接入的电源也可以是电源地。
[0114] 第i个从机单元200的第三侧与第i个从机单元200的第四侧为第i个从机单元200的不同侧，例如互为对侧。
[0115] 在一种可选的实施方式中，第i个从机单元200的第一侧与第三侧为同一侧，第i个从机单元200的第二侧与第四侧为同一侧。
[0116] 可选地，第i个从机单元200的第一侧、第二侧、第三侧以及第四侧分别为不同侧。以第1个从机单元200作为示例，第1个从机单元200连接主机单元100的一侧为第一侧（左侧），第1个从机单元200连接第二个从机单元200的一侧为第二侧（右侧），第1个从机单元
200的上方或下方为第三侧，第1个从机单元200的上方和下方中的另一者为第四侧。
[0117] 可选地，第i个从机单元200的第一电源引脚和第二电源引脚之间的内部连线的寄生电阻小于预设电阻值。
[0118] 本申请实施例还提供了一种通信方法，应用于图3所示的通信系统，请参考下文，通信方法包括：S101、S102、S103、S104以及S105，具体阐述如下。
[0119] S101，主机单元通过时钟信号通道向N个从机单元发送时钟信号。
[0120] S102，主机单元通过数据信号通道向N个从机单元发送数据信号。
[0121] S103，主机单元通过同步信号通道向N个从机单元发送同步信号。
[0122] S104，N个从机单元在接收到同步信号后，各自等待对应的延时后，执行对应的控制指令。
[0123] S105，N个从机单元当接收到的数据信号为第一预设类型的主机请求时，等待第二预设时间间隔，通过同步信号通道向主机单元反馈从机数据。
[0124] 和/或，N个从机单元用于在接收到同步信号后，等待第二预设时间间隔，通过同步信号通道向主机单元反馈从机数据。
[0125] 本申请实施例还提供了一种通信方法，应用于图2所示的通信系统，请参考下文，通信方法包括：S111、S112、S113以及S114，具体阐述如下。
[0126] S111，主机单元通过时钟信号通道向N个从机单元发送时钟信号。
[0127] S112，主机单元通过数据信号通道向N个从机单元发送数据信号。
[0128] S113，N个从机单元在接收到数据信号为同步信号编码后，各自等待对应的延时后，执行对应的控制指令。
[0129] S114，N个从机单元在接收到的数据信号为第一预设类型的主机请求时，等待第一预设时间间隔，通过数据信号通道向主机单元反馈从机数据。
[0130] 需要说明的是，本实施例所提供的通信方法，应用于上述的通信系统，其可以执行上述系统实施例所示的功能用途，以实现对应的技术效果。为简要描述，本实施例部分未提及之处，可参考上述的实施例中相应内容。
[0131] 综上所述，本申请实施例提供了一种通信系统及方法，通信系统包括主机单元和N个从机单元；主机单元的时钟信号引脚连接于第1个从机单元的第一时钟信号引脚，第i个从机单元的第二时钟信号引脚连接于第i+1个从机单元的第一时钟信号引脚，构成时钟信号通道；主机单元的数据信号引脚连接于第1个从机单元的第一数据信号引脚，第i个从机单元的第二数据信号引脚连接于第i+1个从机单元的第一数据信号引脚，构成数据信号通道；其中，1≤i
[0132] 以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
[0133] 对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
