本发明涉及一种磁条卡信息读取集成电路的测试方法及测试电路，涉及电子电路技术领域。本发明包括测试被测电路解码功能、刷卡波形、内部放大器增益以及被测电路IDD电流的方法及其电路。通过上述测试方法及其电路，能完全记录实际刷卡波形的所有特征，包括波形频率、幅度和形状特征，从而有效实现对磁条卡解码电路的解码功能、内部放大器增益、IDD电流等参数进行测试，测试参数过程自动化，从而提高测试产能、降低了测试成本。
1.一种磁条卡信息读取集成电路的测试方法，其特征在于，该方法包括：
从所述的波形文件中获取波形数据，并存储于MCU内部FLASH；
通过所述MCU的DMA控制器以可改变的时钟CLK频率访问所述的波形数据获得可变幅度的输出波形；
利用所述的MCU的DAC将所述的输出波形转换为与所述波形数据幅度一致的模拟刷卡波形；基于所述的模拟刷卡波形产生差分信号，将所述的模拟刷卡波形与被测电路的解码数据对比实现对于被测电路的解码功能测试；
该差分信号经被测电路的内部放大器获得输出信号，实现对于被测电路内部放大器的增益测试，具体为：
MCU内部的DMA控制器按照一定的时钟CLK频率对所述FLASH进行寻址，并将所得波形数据传输到该MCU片上的DAC单元，所述的DAC单元将所述的波形数据转换为幅度为模拟刷卡波形，通过外接的一阶低通滤波器送往信号调理电路，该信号调理电路将从所述的DAC单元获得的模拟刷卡波形单端信号转换为幅度为100mV的差分信号后加载到被测磁条卡信息读取电路的差分输入端，从被测磁条卡信息读取电路内部放大器的输出端输出的1KHZ正弦波信号传输到RMS‑DC转换电路后，输出的直流信号送往MCU模块的片上ADC单元，该ADC单元测量直流信号后，利用所述的RMS‑DC转换电路的计算公式计算出被测磁条卡信息读取电路内部放大器的输出端的输出信号幅度，再将该输出信号幅度除以被测磁条卡信息读取电路内部放大器的输入信号幅度，得到了被测电路内部放大器的增益。
2.根据权利要求1所述的磁条卡信息读取集成电路的测试方法，其特征在于，所述的利用示波器获取磁条卡刷卡波形，生成波形文件，具体为：用示波器抓取实际磁条卡刷卡波形，将抓取的波形以.CSV格式存储为波形文件。
3.根据权利要求2所述的磁条卡信息读取集成电路的测试方法，其特征在于，所述的从所述的波形文件中获取波形数据，并存储于MCU内部FLASH，具体为：从所述的波形文件将逻辑“1”和逻辑“0”所对应的波形分离出来，然后将幅度为+/‑
150mV的波形转换为幅度为0‑150mV的波形，再经计算后获得波形数据，将该波形数据存储于MCU内部FLASH，并在存储时将逻辑“1”和逻辑“0”所对应的波形数据分别存储于FLASH的不同地址。
4.根据权利要求3所述的磁条卡信息读取集成电路的测试方法，其特征在于，所述的通过所述MCU的DMA控制器以可改变的时钟CLK频率访问所述的波形数据获得可变频率和幅度的输出波形，具体为：MCU通过内部DMA控制器以一定时钟CLK频率访问逻辑“1”和逻辑“0”所对应的所述波形数据，按照不同顺序和不同数量将逻辑“1”和逻辑“0”的波形数据加以排列组合，形成任意数据的测试波形，通过改变所述时钟CLK频率可以改变测试波形的频率，所述MCU可以运算存储于FLASH的波形的幅度，以调整所述的测试波形的幅度。
5.根据权利要求4所述的磁条卡信息读取集成电路的测试方法，其特征在于，所述的利用所述的MCU的DAC单元将所述的输出波形转换为与所述波形数据幅度一致的模拟刷卡波形；基于所述的模拟刷卡波形产生差分信号，将所述的模拟刷卡波形与被测电路的解码数据对比实现对于被测电路的解码功能测试，具体为：MCU模块内部的DMA控制器按照一定的时钟CLK频率对所述FLASH进行寻址，并将所得波形数据传输到该MCU片上的DAC单元，DAC单元将所述的波形数据转换为幅度为150mV的模拟刷卡波形，通过外接的一阶低通滤波器送往信号调理电路，该信号调理电路将从所述的DAC单元获得的模拟刷卡波形单端信号转换为幅度为300mV的差分信号后加载到被测磁条卡信息读取电路的差分输入端，该MCU通过被测电路的串行接口读取被测电路的解码数据，并判定是否与输入的波形数据一致。
6.根据权利要求5所述的磁条卡信息读取集成电路的测试方法，其特征在于，所述的方法还包括：
通过50欧姆的采样电阻采样流经被测磁条卡信息读取电路的IDD电流，流经采样电阻的电流形成的电压差经过缓冲电路和差分放大电路进入所述的MCU的片上ADC单元，该ADC单元采样电压后，计算出被测电路的IDD电流，实现对于被测电路的IDD电流测试。
7.根据权利要求6所述的磁条卡信息读取集成电路的测试方法，其特征在于，该方法还包括：在所述的解码功能测试、内部放大器增益测试和IDD电流测试中的一个或全部测试完毕后，所述的MCU通过分选机接口电路以特定时序与分选机通信，所述分选机按照时序将测试结果的电路放置于不同的料管或者料盘。
8.一种磁条卡信息读取集成电路的测试电路，其特征在于，包括：
MCU，用以将从波形文件中获取波形数据存储于该MCU内部FLASH；用以通过所述MCU的DMA控制器以可改变的时钟CLK频率访问所述的波形数据获得可变幅度的输出波形；并利用所述的MCU的DAC将所述的输出波形转换为与所述波形数据幅度一致的模拟刷卡波形；将所述的模拟刷卡波形与被测电路的解码数据对比实现对于被测电路的解码功能测试；
所述的MCU还包括DAC单元，所述的DAC单元还用以将获得的模拟刷卡波形单端信号转换为幅度为100mV的差分信号后加载到被测磁条卡信息读取电路的差分输入端；
该MCU还包括ADC单元，从被测磁条卡信息读取电路内部放大器的输出端输出的1KHZ正弦波信号传输到RMS‑DC转换电路后，输出的直流信号送往该ADC单元，该ADC单元用以测量直流信号后，利用所述的RMS‑DC转换电路的计算公式计算出被测磁条卡信息读取电路内部放大器的输出端的输出信号幅度，再将该输出信号幅度除以被测磁条卡信息读取电路内部放大器的输入信号幅度，得到了被测电路内部放大器的增益。
9.根据权利要求8所述的磁条卡信息读取集成电路的测试电路，其特征在于，所述的MCU的DMA控制器，还用以以一定时钟CLK频率访问逻辑“1”和逻辑“0”所对应的所述波形数据，按照不同顺序和不同数量将逻辑“1”和逻辑“0”的波形数据加以排列组合，形成任意数据的测试波形，通过改变所述时钟CLK频率可以改变测试波形的频率，所述MCU可以运算存储于FLASH的波形的幅度，以调整所述的测试波形的幅度。
10.根据权利要求9所述的磁条卡信息读取集成电路的测试电路，其特征在于，所述的DAC单元用以将所述的波形数据转换为幅度为150mV的模拟刷卡波形，通过外接的一阶低通滤波器送往信号调理电路，该信号调理电路用以将从所述的DAC单元获得的模拟刷卡波形单端信号转换为幅度为300mV的差分信号后加载到被测磁条卡信息读取电路的差分输入端，该MCU通过被测电路的串行接口读取被测电路的解码数据，并判定是否与输入的波形数据一致。
11.根据权利要求10所述的磁条卡信息读取集成电路的测试电路，其特征在于，还包括采样电阻，该采样电阻用以采样流经被测磁条卡信息读取电路的IDD电流，流经该采样电阻的电流形成的电压差经过缓冲电路和差分放大电路进入所述的MCU的ADC单元，该ADC单元采样电压后，计算出被测电路的IDD电流，实现对于被测电路的IDD电流测试。
12.根据权利要求11所述的磁条卡信息读取集成电路的测试电路，其特征在于，还包括分选机接口电路，在所述的解码功能测试、内部放大器增益测试和IDD电流测试中的一个或全部测试完毕后，所述的MCU通过分选机接口电路以特定时序与分选机通信，所述分选机按照时序将测试结果的电路放置于不同的料管或者料盘。
一种磁条卡信息读取集成电路的测试方法及测试电路
技术领域
[0001] 本发明涉及电子电路技术领域，特别涉及测试电路及测试方法技术领域，具体是指一种磁条卡信息读取集成电路的测试方法及测试电路。
背景技术
[0002] 磁条卡是一种卡片状的磁性记录介质，利用磁性载体记录字符与数字信息，用来标识身份或其它用途。磁卡由高强度、耐高温的塑料或纸质涂覆塑料制成，能防潮、耐磨且有一定的柔韧性，携带方便、使用较为稳定可靠。磁条卡使用方便，造价便宜，用途极为广泛，可用于制作信用卡、银行卡、地铁卡、公交卡、门票卡、电话卡；电子游戏卡、车票、机票以及各种交通收费卡等。
[0003] 磁条卡的广泛使用，使得磁条卡读取设备中的信息读取集成电路得到大批量应用，为了保证信息读取集成电路的品质，磁条卡信息读取集成电路的自动测试就显得尤为重要。集成电路的测试一般使用ATE(自动测试设备)来完成，一般完成被测电路的OS(OPEN‑SHORT)开短路测试、IDD电流测试以及漏电流测试等参数以及简单的模拟波形和数字波形测试。而对于磁条卡信息测试过程中，磁条周围的磁场切割磁头内部线圈而产生的复杂刷卡波形，ATE无法直接产生和有效测试。实际测试时，只能借助于实际使用方案，通过刷卡设备测试解码功能，测试过程为人工，不能实现测试自动化，测试效率低。
[0004] 目前，针对磁条卡信息读取集成电路的测试，缺少实用性强、成本低廉的自动化测试方法，难以满足大批量生产中的量产测试需求，难以保证产品质量。
发明内容
[0005] 本发明的目的是克服了上述现有技术中的缺点，提供一种能有效实现对磁条卡解码电路的解码功能、内部放大器增益、IDD电流等参数进行测试，测试参数过程自动化，提高测试产能、降低测试成本的磁条卡信息读取集成电路的测试方法及测试电路。
[0006] 为了实现上述的目的，本发明的磁条卡信息读取集成电路的测试方法包括：
[0007] 利用示波器获取磁条卡刷卡波形，生成波形文件；
[0008] 从所述的波形文件中获取波形数据，并存储于MCU内部FLASH；
[0009] 通过所述MCU的DMA控制器以可改变的时钟CLK频率访问所述的波形数据获得可变幅度的输出波形；
[0010] 利用所述的MCU的DAC将所述的输出波形转换为与所述波形数据幅度一致的模拟刷卡波形；将所述的模拟刷卡波形与被测电路的解码数据对比实现对于被测电路的解码功能测试。
[0011] 该磁条卡信息读取集成电路的测试方法中，所述的利用示波器获取磁条卡刷卡波形，生成波形文件，具体为：用示波器抓取实际磁条卡刷卡波形，将抓取的波形以.CSV格式存储为波形文件。
[0012] 该磁条卡信息读取集成电路的测试方法中，所述的从所述的波形文件中获取波形数据，并存储于MCU内部FLASH，具体为：从所述的波形文件将逻辑“1”和逻辑“0”所对应的波形分离出来，然后将幅度为+/‑150mV的波形转换为幅度为0‑150mV的波形，再经计算后获得波形数据，将该波形数据存储于MCU内部FLASH。
[0013] 该磁条卡信息读取集成电路的测试方法中，所述的将该波形数据存储于MCU内部FLASH，具体为：将获得的波形数据在程序编写阶段分配于MCU的FLASH存储单元，存储时将逻辑“1”和逻辑“0”所对应的波形数据分别存储于FLASH的不同地址。
[0014] 该磁条卡信息读取集成电路的测试方法中，所述的通过所述MCU的DMA控制器以可改变的时钟CLK频率访问所述的波形数据获得可变幅度的输出波形，具体为：MCU通过内部DMA控制器以一定时钟CLK频率访问逻辑“1”和逻辑“0”所对应的所述波形数据，按照不同顺序和不同数量将逻辑“1”和逻辑“0”的波形数据加以排列组合，形成任意数据的测试波形，通过改变所述时钟CLK频率可以改变测试波形的频率，所述MCU可以运算存储于FLASH的波形的幅度，以调整所述的测试波形的幅度。
[0015] 该磁条卡信息读取集成电路的测试方法中，所述的利用所述的MCU的DAC单元将所述的输出波形转换为与所述波形数据幅度一致的模拟刷卡波形；将所述的模拟刷卡波形与被测电路的解码数据对比实现对于被测电路的解码功能测试，具体为：MCU模块内部的DMA控制器按照一定的时钟CLK频率对所述FLASH进行寻址，并将所得波形数据传输到该MCU片上的DAC单元，DAC单元将所述的波形数据转换为幅度为150mV的模拟刷卡波形，通过外接的一阶低通滤波器送往信号调理电路，该信号调理电路将从所述的DAC单元获得的模拟刷卡波形单端信号转换为幅度为300mV的差分信号后加载到被测磁条卡信息读取电路的差分输入端，该MCU通过被测电路的串行接口读取被测电路的解码数据，并判定是否与输入的波形数据一致。
[0016] 该磁条卡信息读取集成电路的测试方法还包括：基于所述的模拟刷卡波形产生差分信号后，该差分信号经被测电路的内部放大器获得输出信号，实现对于被测电路内部放大器的增益测试。
[0017] 该磁条卡信息读取集成电路的测试方法中，所述的实现对于被测电路内部放大器的增益测试，具体为：MCU模块内部的DMA控制器按照一定的时钟CLK频率对所述FLASH进行寻址，并将所得波形数据传输到该MCU片上的DAC单元，所述的DAC单元将所述的波形数据转换为幅度为模拟刷卡波形，通过外接的一阶低通滤波器送往信号调理电路，该信号调理电路将从所述的DAC单元获得的模拟刷卡波形单端信号转换为幅度为100mV的差分信号后加载到被测磁条卡信息读取电路的差分输入端，从被测磁条卡信息读取电路内部放大器的输出端输出的1KHZ正弦波信号传输到RMS‑DC转换电路后，输出的直流信号送往MCU模块的片上ADC单元，该ADC单元测量直流信号后，利用所述的RMS‑DC转换电路的计算公式计算出被测磁条卡信息读取电路内部放大器的输出端的输出信号幅度，再将该输出信号幅度除以被测磁条卡信息读取电路内部放大器的输入信号幅度，得到了被测电路内部放大器的增益。
[0018] 该磁条卡信息读取集成电路的测试方法还包括：通过50欧姆的采样电阻采样流经被测磁条卡信息读取电路的IDD电流，流经采样电阻的电流形成的电压差经过缓冲电路和差分放大电路进入所述的MCU的片上ADC单元，该ADC单元采样电压后，计算出被测电路的IDD电流，实现对于被测电路的IDD电流测试。
[0019] 该磁条卡信息读取集成电路的测试方法还包括：在所述的解码功能测试、内部放大器增益测试和IDD电流测试中的一个或全部测试完毕后，所述的MCU通过分选机接口电路以特定时序与分选机通信，所述分选机按照时序将测试结果的电路放置于不同的料管或者料盘。
[0020] 本发明还提供一种磁条卡信息读取集成电路的测试电路，包括：电源模块和MCU。MCU用以将从所述的波形文件中获取波形数据存储于该MCU内部FLASH；用以通过所述MCU的DMA控制器以可改变的时钟CLK频率访问所述的波形数据获得可变幅度的输出波形；并利用所述的MCU的DAC将所述的输出波形转换为与所述波形数据幅度一致的模拟刷卡波形；将所述的模拟刷卡波形与被测电路的解码数据对比实现对于被测电路的解码功能测试。
[0021] 该磁条卡信息读取集成电路的测试电路中，所述的MCU的DMA控制器，还用以以一定时钟CLK频率访问逻辑“1”和逻辑“0”所对应的所述波形数据，按照不同顺序和不同数量将逻辑“1”和逻辑“0”的波形数据加以排列组合，形成任意数据的测试波形，通过改变所述时钟CLK频率可以改变测试波形的频率，所述MCU可以运算存储于FLASH的波形的幅度，以调整所述的测试波形的幅度。
[0022] 该磁条卡信息读取集成电路的测试电路中，所述的MCU还包括DAC单元，该DAC单元用以将所述的波形数据转换为幅度为150mV的模拟刷卡波形，通过外接的一阶低通滤波器送往信号调理电路，该信号调理电路用以将从所述的DAC单元获得的模拟刷卡波形单端信号转换为幅度为300mV的差分信号后加载到被测磁条卡信息读取电路的差分输入端，该MCU通过被测电路的串行接口读取被测电路的解码数据，并判定是否与输入的波形数据一致。
[0023] 该磁条卡信息读取集成电路的测试电路中，所述的DAC单元还用以将获得的模拟刷卡波形单端信号转换为幅度为100mV的差分信号后加载到被测磁条卡信息读取电路的差分输入端；该MCU模块还包括ADC单元，从被测磁条卡信息读取电路内部放大器的输出端输出的1KHZ正弦波信号传输到RMS‑DC转换电路后，输出的直流信号送往该ADC单元，该ADC单元用以测量直流信号后，利用所述的RMS‑DC转换电路的计算公式计算出被测磁条卡信息读取电路内部放大器的输出端的输出信号幅度，再将该输出信号幅度除以被测磁条卡信息读取电路内部放大器的输入信号幅度，得到了被测电路内部放大器的增益。
[0024] 该磁条卡信息读取集成电路的测试电路还包括采样电阻，该采样电阻用以采样流经被测磁条卡信息读取电路的IDD电流，流经该采样电阻的电流形成的电压差经过缓冲电路和差分放大电路进入所述的MCU的ADC单元，该ADC单元采样电压后，计算出被测电路的IDD电流，实现对于被测电路的IDD电流测试。
[0025] 该磁条卡信息读取集成电路的测试电路还包括分选机接口电路，在所述的解码功能测试、内部放大器增益测试和IDD电流测试中的一个或全部测试完毕后，所述的MCU通过分选机接口电路以特定时序与分选机通信，所述分选机按照时序将测试结果的电路放置于不同的料管或者料盘。
[0026] 本发明利用示波器数字化真实刷卡波形，解决了刷卡波形无法产生的难题，此方法简单可靠、精度高，能完全记录实际刷卡波形的所有特征，包括波形频率、幅度和形状特征。实际产生的波形于与真实刷卡波形一致。用MCU的DMA控制器访问波形存储于FLASH中的波形数据并驱动内部DAC产生刷卡时的波形，可以产生不同的测试波形数据组合，测试波形的频率可变，模拟刷卡速度的快慢，MCU可以计算输出波形数据的大小从而改变输出波形的幅度，以上增加了磁条卡信息读取电路解码功能测试的测试覆盖率。用MCU的DMA控制器访问波形存储于FLASH中的波形数据并驱动内部DAC产生正弦波，幅度和频率均可变，可以测试被测电路内部放大器的在不同频率、不同幅度下的增益。采用RMS‑DC转换电路，将被测电路输出的正弦波转换成于幅度成正比的DC直流信号，再通过MCU内部的ADC采样转换后的直流信号，提高了对正弦波信号幅度的测试精度，进而提高了测试被测电路内部放大器的增益测试精度，同时也提高了测试被测电路解码功能和增益测试的稳定性，提升了测试良率。采用采样电阻和运放组成的IDD测试电路，完成了被测电路IDD电流测试，替代了测试费用昂贵的ATE(自动测试仪)。
[0027] 综上，解决了ATE不能测试磁条卡信息读取集成电路解码功能和放大器增益测试的难题，使用低成本的MCU测试方案实现整个测试过程完全自动化，提高测试的效率以及可靠性同时降低了测试成本，满足大批量的磁条卡信息读取集成电路的测试产能需求。
附图说明
[0028] 图1为本发明的测试原理框图。
[0029] 图2为本发明的测试波形产生及采样相关的MCU内部原理框图。
[0030] 图3为本发明的磁条卡刷卡磁头产生的输出波形。
[0031] 图4为本发明的刷卡测试波形获取方法框图。
[0032] 图5为本发明的测试波形信号调理电路。
[0033] 图6为本发明的测试波形信号调理电路输入和输出波形图。
[0034] 图7为本发明的IDD电流测试电路图。
[0035] 图8为本发明的波形测试RMS‑DC转换电路图。
[0036] 附图标记：
[0037] 图1：110‑32BIT MCU模块、120‑分选机接口、130‑电源模块、140‑被测磁条卡信息读取集成电路、150‑RMS‑DC转换电路、160‑测试波形调理电路、170‑IDD电流测量电路。
[0038] 图2：210‑32BIT MCU内核、220‑测试波形数据存储FLASH、230‑12BIT内置双通道DAC、240‑DMA模块、250‑12BIT内置ADC。
[0039] 图3：310‑磁条、320‑磁头输出波形、330‑解码后的数据。
[0040] 图4：410‑磁条卡及读取设备、420‑示波器、430‑U盘、440‑EXCEL软件。
[0041] 图5：510‑反向放大器、520‑一阶滤波器、530‑同相缓冲器、540‑隔直电容、550‑2.5V直流偏置电路。
[0042] 图6：610‑信号调理电路输入波形、620‑信号调理电路输出波形正极性端、630‑信号调理电路输出波形负极性端。
[0043] 图7：710‑单位增益输入缓冲器、720‑差分放大器、730‑0.5V直流偏置电路、740‑采样电阻开关。
[0044] 图8：810‑直流偏置电阻网络、820‑RMS‑DC转换电路。
具体实施方式
[0045] 为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
[0046] 本发明的整个测试系统的工作流程如下：图1为被测磁条卡信息读取集成电路测试原理框图，电源模块130为测试系统中的各个模块提供电源， 32BIT MCU模块110通过片内的DMA控制器访问存储于片内FLASH的波形数据，并将数据传输到片内的12 BIT DAC，数模转换后的波形经过测试波形调理电路160，DAC输出的单端信号经过一阶滤波平滑和单端信号转差分信号后连接至被测磁条卡信息读取电路140的输入端，被测磁条卡信息读取电路140根据输入的刷卡波形解码出“逻辑1”和“逻辑0”。当产生的波形为正弦波时，输入被测磁条卡信息读取电路140的正弦波被内部的放大器放大，输出的正弦波波形经过DC‑RMS转换电路150将正弦波信号转换为直流信号， 32BIT MCU 110片内的12BIT ADC测量出直流信号并计算出相应正弦波信号的峰峰值幅度，除以输入信号的峰峰值幅度，就得到了被测磁条卡信息读取电路140内部放大器的增益。被测磁条卡信息读取电路140的IDD电流流经IDD电流测量电路170，IDD电流测量电路170将采样电阻上的电流转换为电压，32BIT MCU 110片内的12BIT ADC测量此电压并计算出IDD电流值。
[0047] 具体实施测试波形的产生时，由于波形较为复杂，所以首先简要说明磁条卡的磁条分布、磁头输出波形、编码规则以及与波形对应解码后的数据。如图3所示，磁条卡上的磁条310区域上分布着不同的磁条组合，不同的磁条宽度，代表了磁条卡信息的“0”和“1”编码；当磁条卡以一定速度刷过读取设备的磁头时，磁条周围的磁场依次切割磁头内部线圈，就产生了磁头320输出波形，其输出波形较为特殊，相同磁极处切换处，磁头输出波形会产生尖峰，两个N极切换处会产生正的波形尖峰，两个S极切换处会产生负的波形尖峰。在一个时钟周期内有磁极转换对应的编码为逻辑“1”，在一个时钟周期内没有磁极转换对应的编码为逻辑“0”，具体编码如解码后的数据330。
[0048] 刷卡测试波形的获取，具体实施方法为：如图4所示，用示波器420将实际刷卡波形数字化，具体的，用示波器420的高精度模式采集实际磁条卡410刷卡波形，将波形以.CSV格式存储于U盘430，实际采集波形时，示波器420设置为交流耦合输入、高精度采样模式，采集到的波形幅度为‑150mV‑+150mV。在计算机上用EXCEL软件440打开编辑采集后的波形，首先将此正负波形数据在EXCEL中数据处理变换为0‑300mV的正的波形数据，再将波形数据除以2，就得到0‑150mV的波形数据，以上完成了测试波形的获取。
[0049] 刷卡测试波形的产生，具体实施方法为：结合图1和图2，通过示波器采集、数字化并后续计算得到的0‑150mV的波形数据，需要用32BIT MCU模块 110片内的12BIT 双通道DAC 230重构刷卡波形。由于重构刷卡波形所用的DAC为12BIT，其基准电压连接至2.5V基准源，因此，0‑150mV的波形数据(WAVE1)需要转换为十六进制数据并存储于测试波形存储12
FLASH 220，转换公式为：(WAVE1/2.5)*2 ,即(WAVE1/2.5)*4096，转换好的测试波形数据依据刷卡波形中编码规则特征，从波形数据中提取“逻辑1”和“逻辑0”的波形数据， 将“逻辑
1”和“逻辑0”所对应的波形数据，在编写测试程序阶段按照特定地址被分配到测试波形数据存储FLASH 220。实际工作时，将“逻辑1”和“逻辑0”所对应的波形数据以不同位置以及数量加以排列组合，就得到了任意数据的刷卡波形，32BIT MCU模块210控制MCU片内的DMA模块240， DMA模块240按照顺序以一定CLK时钟频率FS对测试波形存储FLASH 220进行寻址，将所得波形数据传输给12BIT内置双通道DAC 230，经过DAC模数转换后，最终从32BIT MCU
110的DAC端口输出模拟测试波形，改变时钟频率FS，可以改变刷卡波形的频率，从而模拟人实际刷卡速度的快慢。
[0050] 刷卡测试波形的信号调理，具体实施方法为：结合图1、图5和图6，从32BIT MCU110的DAC端口输出的模拟测试波形，带有微小的阶梯以及高频噪声，需要加以平滑和滤波。如图5，波形的平滑和滤波由一阶滤波器520完成，其截至频率设为3.4KHZ。由于从32BIT MCU 110的DAC端口输出模拟测试波形为单端波形，需要转换为适合被测电路的差分信号，经过一阶滤波器520后的波形分为两路，一路送入正向缓冲器530，另外一路送入单位增益反向放大器510，两路信号分别经过隔直电容540后，经由2.5V共模电压设置电路550设置好共模电压，WAVE_OUT‑和WAVE_OUT+输出相位相反、交流幅度150mV、共模电压为2.5V的刷卡测试波形，具体见图6，一阶滤波后的波形610， WAVE_OUT+信号调理电路输出波形正极性端620为差分信号中的共模电压为2.5V、交流幅度为150mV的正极性刷卡波形，WAVE_OUT‑信号调理电路输出波形负极性端630差分信号中的共模电压为2.5V、交流幅度为150mV的负极性刷卡波形，最终得到2.5V共模电压、差分幅度为300mV的差分信号，以上完成了刷卡测试波形的产生。
[0051] 测试被测磁条卡信息读取电路140内部放大电路增益所需的正弦波数据的获取方法有多种，正弦波函数为常用函数，为本领域技术人员所熟知，这里不再赘述。所需的测试正弦波波形的产生及后续信号调理与刷卡测试波形的产生和信号调理的实施方法一样，所区别的是，正弦波的幅度为50mV, 频率为1KHZ，最终得到2.5V共模电压、差分幅度为100mV的差分正弦波信号，所以这里也不作重复说明。
[0052] 当测试被测磁条卡信息读取电路140的解码功能时，如图1，具体实施方法和电路为：110‑32BIT MCU模块通过片内的DMA控制器以一定顺序和采样时钟CLK访问存储于片内FLASH的刷卡波形数据，并将波形数据传输到片内的12 BIT内置双通道DAC 230，DAC模数转换后，产生的150mV波形经过测试波形调理电路160，DAC输出的单端信号经过一阶滤波平滑后，去除高频干扰的同时将单端信号转换为幅度为300mV的差分信号，此差分信号与实际刷卡后磁头产生的信号一样，满足ISO7811‑2规范。此差分信号连接至被测磁条卡信息读取电路140的输入端，被测磁条卡信息读取电路140根据输入的刷卡波形解码出“逻辑1”和“逻辑0”， 32BIT MCU模块110通过被测磁条卡信息读取电路140的串行接口读取解码后的数据，完成对被测磁条卡信息读取电路140解码功能测试。
[0053] 当测试被测磁条卡信息读取电路140内部放大器的增益时，结合图1和图8，具体实施方法和电路为： 32BIT MCU模块110通过片内的DMA控制器以一定顺序和采样时钟CLK访问存储于片内FLASH的1KHZ正弦波波形数据，并将数据传输到片内的12 BIT DAC，产生的50mV波形经过测试波形调理电路160，DAC输出的单端信号经过一阶滤波平滑后，去除高频干扰的同时将单端信号转换为幅度为100mV的差分信号，此差分信号连接至被测磁条卡信息读取电路140的输入端，经过被测磁条卡信息读取电路140内部放大电路放大的信号输出至RMS‑DC转换电路150，RMS‑DC转换电路150将放大后的1KHZ正弦波转换为真有效值相对应的直流信号，32BIT MCU模块110控制片内的12BIT ADC完成对RMS‑DC转换后的直流信号的采样。采样后的直流电平经过计算得到放大后的1KHZ正弦波的幅度为VOUTP‑P=VRMS*2*√2，除以放大器的输入信号的峰峰值幅度，就得出了被测磁条卡信息读取电路140内部放大电路的增益，具体如公式：GAIN=VOUTP‑P/VIN。图8为具体的RMS‑DC电路，包括直流偏置电阻网络
810和RMS‑DC电路820，AC_IN接收来自被测磁条卡信息读取电路140的放大器输出的正弦波信号，C5为隔直电容，以消除正弦波信号中的直流分量对于RMS‑DC转换的影响，电阻R20和R21为RMS‑DC电路内部的电路提供2.5V的偏置电压工作点，DC_OUT为RMS‑DC转换后的直流电压输出端。
[0054] 当测试被测磁条卡信息读取电路140的IDD电流时，结合图1和图7加以说明，具体实施方法和电路为：IDD电流测试采用高边(High‑side)电流测试方案，流经被测磁条卡信息读取电路140的IDD电流经过50欧采样电阻R11被采样并转换为电压，送入IDD电流测量电路170，IDD电流测量电路170采用低输入偏置电流的运放和采用三运放结构，提高了测量精度，采用的运放为RRIO(轨至轨输入和输出)运放，进一步扩展了IDD电流可测试量程。IDD电流测量电路170的输出电压经过32BIT MCU模块110内部12BIT ADC采样后，由公式I=V/R计算得到IDD电流。图7为IDD测量具体实施电路，单位增益缓冲器710采用输入偏置电流小、失调电压小、RRIO的运放组成，这种结构具有极高的输入阻抗，偏置电流极小，消除了运放偏置电流对于IDD测量所引起的测量误差，同时，较小的失调电压，提高了IDD测量精度，采用RRIO运放，扩展了IDD电流测量范围。差分放大器720将流经R11的电压转换为单端电压，方便MCU内部的ADC采样。0.5V偏置电压产生电路730由R16‑R19电阻网络和运放U4产生，为差分放大器720提供精确稳定的偏置电压，当流经R11采样电阻的电流很小时，差分放大器720的输出端IDD_OUT在没有0.5V偏置电压情况下输出趋向于0V，虽然U3为RRIO运放，也不能输出接近于0V的电压，因此会产生测量误差。所以，这里加上0.5V偏置电压，当IDD电流很小时，差分放大器720的输出端IDD_OUT的输出端输出接近于0.5V，RRIO运放输出指标完全覆盖此电压，能精确输出此电压，消除了测量误差。实际测试时，采集到的电压减去0.5V就得到R11采样电阻上的真实电压，除以50欧阻值，从而能精确测量被测磁条卡信息读取电路140的IDD电流值。K1为作为采样电阻开关740的继电器，当测试被测电路的IDD电流时，K1连接R11电流采样电阻。当测试被测电路其它功能和参数时，K1直接连接到被测电路的电源端，以消除R11上微小电压对于精确测试被测电路功能和参数的影响。
[0055] 综上，可得到磁条卡信息读取电路的测试方法以及具体测试电路，包括测试被测电路解码功能的测试方法和电路。包括测试被测电路解码功能所需的刷卡波形获取和产生方法及其电路。包括测试被测电路内部放大器增益所需的正弦波波形获取和产生方法及其电路。包括测试被测电路所需的波形滤波以及单端信号转差分信号的方法及其电路。包括精确测试被测电路IDD电流的方法及其电路。通过上述测试方法及其电路，本发明提供了一种针对磁条卡信息读取电路的实用性强、成本低廉以及可以大批量的测试方法，克服了传统ATE测试设备的不足，满足了生产中的大批量测试产能需求。
[0056] 在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
