本发明提供一种雷达接收机测试装置，属于电子信息技术领域，由测试主板、FPGA核心板和外部扩展板组成，FPGA核心板包含核心控制器件FPGA及所需的外部配置电路，测试主板包含稳压保护电路、数据输入电路、独立逻辑输出电路和若干对外接口，扩展板根据功能的要求内有相应的接口/电平转换电路。本发明系统规模小，便于制造和维修，实现成本低，可靠性好。
1.一种雷达接收机测试装置，其特征在于，由测试主板、FPGA核心板和外部的扩展板组成，所述FPGA核心板与外部的扩展板分别连接在测试主板上；所述测试主板包含稳压保护电路、数据输入电路、独立逻辑输出电路和若干对外接口，用于接收外部输入的控制信号并传输给FPGA核心板，同时为被测的雷达接收机提供稳定的电源和独立的TTL电平信号；所述FPGA核心板包含FPGA及所需的外部配置电路，实现对外部输入数据和控制信号的读取，并将外部输入数据按相应的时序发送给所述测试主板上的数据输入电路；所述扩展板包括接口/电平转换电路，用于接口电平的转换以及差分/单端信号的转换；
5V稳压过压过流保护电路中，外部电源的输入首先经过稳压芯片LM7805稳压，之后经过过压过流保护芯片MAX14586；若电压高于设定的保护阈值，过压过流保护芯片MAX14586将电路断开，避免对后级电路和元器件造成损伤；过压保护的保护阈值通过两个外部电阻设置。
2.根据权利要求1所述的一种雷达接收机测试装置，其特征在于，所述稳压保护电路为
3.根据权利要求1所述的一种雷达接收机测试装置，其特征在于，所述数据输入电路由四组8位的拨码开关和并转串芯片组成，所需的控制信号通过配置的拨码开关实现，每个通道的控制信号最多为32位；工作时，拨码开关所配置的控制信号先由并转串芯片转为串码，然后拼接为32位。
4.根据权利要求1所述的一种雷达接收机测试装置，其特征在于，所述独立逻辑输出电路根据需要输出一个高电平信号或低电平信号，并通过发光二极管指示；闭合开关时，输出高电平，三极管导通，二极管发光；断开开关时，输出低电平，三极管关断，二极管不发光。
5.根据权利要求1所述的一种雷达接收机测试装置，其特征在于，所述 FPGA核心板的内部程序包括按键检测模块、通道/工作模式选择模块、并转串芯片驱动模块、数据发送模块和发送完成指示模块。
6.根据权利要求5所述的一种雷达接收机测试装置，其特征在于，所述按键检测模块用于检测外部按键是否被按下，以触发后续模块产生时序读取数据；所述通道/工作模式选择模块用于确定两通道的数据为独立发送还是拼接后发送；所述并转串芯片驱动模块用于产生所需时序，读取外部数据；所述数据发送模块用于将读取的数据按要求的时序发送给外部电路模块，所述外部电路模块为被测的雷达接收机内部的控制电路；所述发送完成指示模块在数据发送完成后会产生信号，以完成FPGA的内部状态机的归位。
7.根据权利要求1所述的一种雷达接收机测试装置，其特征在于，所述外部的扩展板根据需要灵活配置。
8.根据权利要求1所述的一种雷达接收机测试装置，其特征在于，所述外部的扩展板包括RS422接收与驱动电路，实现RS422信号与TTL信号的转换。
一种雷达接收机测试装置
技术领域
[0001] 本发明属于电子信息技术领域，具体涉及一种雷达接收机测试装置。
背景技术
[0002] 雷达接收机测试装置是研制过程中的必要设备，主要用于在地面测试中为雷达接收机提供电源和各种控制信号。目前，雷达接收机测试装置大多是基于微型计算机开发而成。使用者须先在上位机软件中配置控制信号，然后通过网口发送给计算机，计算机再将所得到的配置信息通过测试装置的各种数据接口及电平转换电路传输给雷达接收机，并对雷达接收机进行供电，最终实现对雷达接收机的控制，系统总体架构如图1所示。 目前的空间科学实验仪器通用地面检测仪采用ARM7硬件平台（核心处理器为LPC2290），在平台上移植了实时操作系统μCOS‑II，并实现了各接口的底层驱动函数，开发了相应的上位机软件，提供了空间科学试验有效载荷中常用的数据接口。但是现有技术存在如下缺点：系统规模大且冗余，制造和维修不便，实现成本高；不易操作，对使用者的要求较高；不易扩展，受硬件开发平台限制，对外接口固定，通用性较差；缺乏供电保护装置，使用者误操作的后果较为严重。
发明内容
[0003] 为解决上述技术问题，本发明提供一种雷达接收机测试装置，由测试主板、FPGA核心板和外部扩展板组成， FPGA核心板包含核心控制器件FPGA及所需的外部配置电路，测试主板包含稳压保护电路、数据输入电路、独立逻辑输出电路和若干对外接口，扩展板根据功能的要求内有相应的接口/电平转换电路。本发明的系统规模小，便于制造和维修，实现成本低，可靠性好。
[0004] 为达到上述目的，本发明采用如下技术方案：
[0005] 一种雷达接收机测试装置，由测试主板、FPGA核心板和外部的扩展板组成，所述FPGA核心板与外部的扩展板分别连接在测试主板上；所述FPGA核心板包含核心控制器件FPGA及所需的外部配置电路，实现对外部输入数据和控制信号的读取，并将外部输入数据按相应的时序发送给所述测试主板上的数据输入电路；所述测试主板包含稳压保护电路、数据输入电路、独立逻辑输出电路和若干对外接口，用于接收外部输入的控制信号并传输给FPGA核心板，同时为被测的雷达接收机提供稳定的电源和独立的TTL电平信号；所述扩展板包括接口/电平转换电路，用于接口电平的转换以及差分/单端信号的转换。
[0006] 进一步地，所述稳压保护电路为5V稳压过压过流保护电路。
[0007] 进一步地，所述5V稳压过压过流保护电路中，外部电源的输入首先经过稳压芯片LM7805稳压，之后经过过压过流保护芯片MAX14586；若电压高于设定的保护阈值，过压过流保护芯片MAX14586将电路断开，避免对后级电路和元器件造成损伤；过压保护的阈值通过两外部电阻设置。
[0008] 进一步地，所述数据输入电路由四组8位拨码开关和并转串芯片组成，所需的控制信号通过配置拨码开关实现，每个通道的控制信号最多为32位；工作时，拨码开关所配置的控制信号先由并转串芯片转为串码，然后通过级联拼接为32位。
[0009] 进一步地，所述独立逻辑输出电路根据需要输出一个高电平或低电平信号，并通过发光二极管指示；闭合开关时，输出高电平，三极管导通，二极管发光；开关断开时，输出低电平，三极管关断，二极管不发光。
[0010] 进一步地，所述 FPGA核心板的内部程序包括按键检测模块、通道/工作模式选择模块、并转串芯片驱动模块、数据发送模块和发送完成指示模块。
[0011] 进一步地，所述按键检测模块用于检测外部按键是否被按下，以触发后续模块产生时序读取数据；所述通道/工作模式选择模块用于确定两通道的数据为独立发送还是拼接后发送；所述并转串芯片驱动模块用于产生所需时序读取外部数据；所述数据发送模块用于将读取的数据按要求的时序发送给外部电路模块，所述外部电路模块为被测的雷达接收机内部的控制电路；所述发送完成指示模块在数据发送完成后会产生信号，以完成FPGA内部状态机的归位。
[0012] 进一步地，所述外部的扩展板根据需要灵活配置。
[0013] 进一步地，所述外部的扩展板包括RS422接收与驱动电路，实现RS422信号与TTL信号的转换。
[0014] 有益效果：
[0015] 1、本发明的装置内有供电保护装置，可避免使用者误操作对被测设备造成损伤。
[0016] 2、系统规模小，便于制造和维修，实现成本低，可靠性好。
[0017] 3、操作简单，对操作人员的要求较低。
[0018] 4、功能丰富，可满足绝大多数测试需求。
[0019] 5、兼容性设计，设计有两种工作方式，可为多通道接收机和TR组件提供测试信号。
[0020] 6、预留扩展接口，扩展性好，可根据需要灵活配置外部扩展板。
[0021] 7、核心控制器件与主板分离，便于拆装和复用。
附图说明
[0022] 图1为本发明的一种雷达接收机测试装置的系统架构图；
[0023] 图2为本发明的一种雷达接收机测试装置的系统框图；
[0024] 图3为5V稳压过压过流保护电路图；
[0025] 图4为独立逻辑输出电路图；
[0026] 图5为FPGA程序架构图。
具体实施方式
[0027] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0028] 如图2所示，本发明的雷达接收机测试装置由测试主板、FPGA核心板和外部的扩展板组成。所述FPGA核心板包含核心控制器件FPGA及所需的外部配置电路，所述测试主板包含稳压保护电路、数据输入电路、独立逻辑输出电路和若干对外接口，扩展板根据功能的要求设有相应的接口/电平转换电路，包括TTL与0/‑5V电平转换电路（共12路）、RS422差分接收电路、RS422差分驱动电路。所述稳压保护电路为5V稳压过压过流保护电路。数据输入电路由四组8位拨码开关和并转串芯片组成，所需的控制信号通过配置拨码开关实现，每个通道的控制信号最多为32位。工作时，拨码开关所配置的控制信号先由并转串芯片转为串码，然后通过级联拼接为32位。测试主板上设计有两个发送按钮，按下后会产生电平信号，使FPGA核心板发送第一通道或第二通道的控制信号。测试主板上设计有一个模式开关，通过拨动开关使FPGA核心板工作在不同的工作模式下。FPGA核心板通过接收测试主板上的控制信号向外发送第一通道或第二通道的控制信号，主要包括数据、锁存、时钟信号。对外接口为通用IO口。
[0029] 如图3所示，5V稳压过压过流保护电路中，外部电源的输入首先经过稳压芯片LM7805稳压，之后经过过压过流保护芯片MAX14586。若电压高于设定的保护阈值，过压过流保护芯片MAX14586会将电路断开，避免对后级电路和元器件造成损伤。过压保护的阈值可通过外部电路设置。
[0030] 如图4所示，独立逻辑输出电路可根据需要输出一个高电平信号或低电平信号，并通过发光二极管指示。闭合开关时，输出高电平，三极管导通，二极管发光；开关断开时，输出低电平，三极管关断，二极管不发光。
[0031] 如图5所示，FPGA核心板主要实现对外部输入数据和控制信号的读取，并将外部输入数据按相应的时序发送给对应的电路模块。FPGA内部程序主要包括按键检测模块、通道/工作模式选择模块、并转串芯片驱动模块、数据发送模块和发送完成指示模块等。
[0032] 所述按键检测模块用于检测外部按键是否被按下，以触发后续模块产生时序读取数据。所述通道/工作模式选择模块用于确定两通道的数据为独立发送还是拼接后发送。所述并转串芯片驱动模块用于产生所需时序读取外部数据。所述数据发送模块用于将读取的数据按要求的时序发送给外部电路模块。外部电路模块指的是被测接收机设备内部的控制电路。所述发送完成指示模块在数据发送完成后会产生信号，以完成FPGA内部状态机的归位。
[0033] 外部的扩展板可根据需要灵活配置，此处仅以RS422接收与驱动电路为例。RS422接收与驱动电路分别采用相应的芯片，实现RS422信号与TTL信号的转换。
[0034] 第一通道、第二通道发送信号至按键检测模块，通过通道/工作模式选择模块进行工作模式的选择。第一通道、第二通道的通道时钟信号、通道选取信号、通道数据输入分别输入并转串芯片驱动模块，然后通过发送完成指示模块显示是否发送完成。根据选择的工作模式，通过数据发送模块发送数据。最后根据具体的工作模式实现第一通道、第二通道的通道锁存（上升沿/下降沿）、通道时钟（上升沿/下降沿）、通道数据输出的内容。
[0035] 本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
