一种半导体封装用键合铜钯合金丝及其制作方法和应用

摘要

本发明公开一种半导体封装用键合铜钯合金丝及其制作方法和应用，该铜钯合金丝以铜基合金丝为键合引线，并进行射频磁控溅射镀钯、等离子体气相渗硅处理；所述铜基合金丝包括以下质量百分比原料：银0.05‑0.15％、钌0.1‑0.5％、铱0.005‑0.01％、铝0.02‑0.1％、钛0.01‑0.05％、镍0.01‑0.05％、钴0.005‑0.025％、硼0.01‑0.03％、钼0.02‑0.08％、稀土金属RE0.08‑0.22％、粘结剂0.05‑0.1％、铜补足余量。本发明制出线径为Φ4.5‑8μm铜钯合金丝，加工极限最低至亚微米级别，能够满足更精密、更精细合金丝的键合需求。

权利要求

1.一种半导体封装用键合铜钯合金丝，其特征在于，以铜基合金丝为键合引线，并进行射频磁控溅射镀钯、等离子体气相渗硅处理；所述铜基合金丝包括以下质量百分比原料：银

0.05‑0.15％、钌0.1‑0.5％、铱0.005‑0.01％、铝0.02‑0.1％、钛0.01‑0.05％、镍0.01‑

0.05％、钴0.005‑0.025％、硼0.01‑0.03％、钼0.02‑0.08％、稀土金属RE 0.08‑0.22％、粘结剂0.05‑0.1％、铜补足余量；

所述的半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

S1：在氩气和氢气混合气氛下，将铜与粘结剂混合均匀后，190‑215℃加热20‑30min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以10‑20℃/min速率升温至

500‑600℃，并保温处理30‑60min，得到合金中间体；

S2：将合金中间体置于中频感应熔炼炉中，并真空熔炼60‑90min，得到合金熔体；

S3：按10‑15mm/min的拉铸速度对合金熔体进行连续铸造，得Φ0.5‑3mm铜基合金丝棒坯；

S4：将铜基合金丝棒坯真空退火6‑12h后，进行三次分级拉丝，得Φ15‑25μm铜基合金丝；

S5：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属钯质量为铜基合金丝质量的2‑3％，进行射频磁控溅射，得镀钯铜基合金丝；

S6：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以50‑75sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:(0.2‑0.8)的体积比混合组成，气相沉积渗硅处理5‑10min，得渗硅镀钯铜基合金丝，其中气相沉积渗硅处理通过气相沉积反应装置实现，所述气相沉积反应装置中包含加热器，所述加热器温度T的计算方法如下：其中，T为气相沉积反应装置的加热器温度，R为反应炉加热器的平均导热距离，k为反应炉加热器的导热系数，c为混合硅源气体比热容，ρ为混合硅源气体密度，V为气体流量，T理为理想温度，表示在该温度下气相渗硅处理效果最佳，T0为加热器内部混合硅源气体的当前温度，t气为气体流入时间，t热为反应炉加热器加热时间；

S7：220‑350℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ4.5‑8μm，绕丝后，即得到所述半导体封装用键合铜钯合金丝。

2.根据权利要求1所述的一种半导体封装用键合铜钯合金丝，其特征在于，所述稀土金属RE由钪、钇、镨、镝按1:(0.4‑0.8):(0.1‑0.5):(1.2‑1.8)的质量比混合而成。

3.根据权利要求2所述的一种半导体封装用键合铜钯合金丝，其特征在于，所述粘结剂为聚乙烯醇缩丁醛。

4.根据权利要求3所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，包括以下步骤：S1：在氩气和氢气混合气氛下，将铜与粘结剂混合均匀后，190‑215℃加热20‑30min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以10‑20℃/min速率升温至

500‑600℃，并保温处理30‑60min，得到合金中间体；

S2：将合金中间体置于中频感应熔炼炉中，并真空熔炼60‑90min，得到合金熔体；

S3：按10‑15mm/min的拉铸速度对合金熔体进行连续铸造，得Φ0.5‑3mm铜基合金丝棒坯；

S4：将铜基合金丝棒坯真空退火6‑12h后，进行三次分级拉丝，得Φ15‑25μm铜基合金丝；

S5：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属钯质量为铜基合金丝质量的2‑3％，进行射频磁控溅射，得镀钯铜基合金丝；

S6：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以50‑75sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:(0.2‑0.8)的体积比混合组成，气相沉积渗硅处理5‑10min，得渗硅镀钯铜基合金丝，其中气相沉积渗硅处理通过气相沉积反应装置实现，所述气相沉积反应装置中包含加热器，所述加热器温度T的计算方法如下：其中，T为气相沉积反应装置的加热器温度，R为反应炉加热器的平均导热距离，k为反应炉加热器的导热系数，c为混合硅源气体比热容，ρ为混合硅源气体密度，V为气体流量，T理为理想温度，表示在该温度下气相渗硅处理效果最佳，T0为加热器内部混合硅源气体的当前温度，t气为气体流入时间，t热为反应炉加热器加热时间；

S7：220‑350℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ4.5‑8μm，绕丝后，即得到所述半导体封装用键合铜钯合金丝。

5.根据权利要求4所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，所述氩气和氢气的体积比9:1。

6.根据权利要求4所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，所述‑3真空熔炼的真空度≤5×10 Pa、温度为1800‑1950℃。

7.根据权利要求4所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，所述‑2真空退火的真空度≤2×10 Pa、温度为650‑800℃。

8.根据权利要求4所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，所述三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝；其中，粗拉丝温度为550‑650℃、中拉丝温度为450‑600℃、细拉丝温度为400‑500℃。

9.根据权利要求4所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，所述2

射频磁控溅射功率为120‑160W，靶电流密度为25‑35mA/cm。

10.根据权利要求4所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，所述加热器用于对混合硅源气体进行加热升温。

11.根据权利要求4所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，所述加热器内部设置有温度测量装置，用于测量加热器内部的混合硅源气体温度。

12.根据权利要求4所述的半导体封装用键合铜钯合金丝的制作方法，其特征在于，所述气相沉积反应装置包括计时装置，用于计量气体流入的时间和加热器加热的时间。

13.根据权利要求1‑3任一项所述的半导体封装用键合铜钯合金丝在集成电路IC、LED、IGBT功率半导体器件封装中的应用。

说明书

一种半导体封装用键合铜钯合金丝及其制作方法和应用

技术领域

[0001] 本发明属于键合用合金丝制备领域，还涉及半导体封装领域，具体涉及一种半导体封装用键合铜钯合金丝及其制作方法和应用。

背景技术

[0002] 近几年，随着半导体科技发展的日新月异，为了发挥半导体芯片的功能，需采用合金丝将内部的芯片与外部的引脚进行键合封装。随着集成电路和封装技术在高集成度、多引线化及微型化功能方面的趋势发展，封装用材料要求采用线径更细、电学性能更优的合金丝进行窄间距、长距离的键合。但现有生产工艺生产出的键合合金丝的线径普遍大于10μm级尺度，无法满足更精密、更精细合金丝的键合需求。如专利号为CN105908002B的发明专利，公开一种金合金键合丝及其制造方法，制出的金合金键合丝的线径为20μm；如专利号为CN106661672B的发明专利，公开具有埃厚的表面氧化物层的铜键合丝，制出的铜键合丝最终直径为10‑80μm。

[0003] 相比于金丝，铜丝作为内引线，价格更低廉，具有更高的导电和导热性能，可以用于制造对电流负载要求更高的功率器件，而且可以使高密度封装时的散热更为容易。但是，铜丝暴露在空气中，其表面易被氧化生成Cu2O/CuO的氧化膜，降低了铜线的键合性能，易出现键合球变形、焊盘结合区断裂、下层结构弹坑损伤以及键合虚焊等问题。在铜丝表面镀钯能一定程度上提高键合铜丝的抗氧化性和耐腐蚀性，但镀钯铜丝在常规空气环境中的保质期或贮存时间仅在10‑12个月，因此，如何进一步提高镀钯铜丝的耐氧化性、化学稳定性仍是亟待解决的技术难题。

[0004] 气相沉积反应装置，该设备包括一台双温区管式炉，一套加热器，一套等离子发生装置以及一套质量流量计系统。其工作原理是通过加热器将反应物在进气端蒸发后通过气流载入管式炉温区内进行CVD反应，同时通过等离子增强促进反应的发生，适用于无机复合粉末的热处理及粉末表面的均匀包覆。

发明内容

[0005] 针对现有技术的不足之处，本发明的目的在于提供一种半导体封装用键合铜钯合金丝及其制作方法和应用，其解决的技术问题之一是提供一种可达亚微米级尺度线径的键合铜钯合金丝，其解决的另一技术问题是如何进一步镀钯铜丝的耐氧化性、化学稳定性，延长使用时间。

[0006] 本发明的技术方案概述如下：

[0007] 一种半导体封装用键合铜钯合金丝，以铜基合金丝为键合引线，并进行射频磁控溅射镀钯、等离子体气相渗硅处理；所述铜基合金丝包括以下质量百分比原料：银0.05‑0.15％、钌0.1‑0.5％、铱0.005‑0.01％、铝0.02‑0.1％、钛0.01‑0.05％、镍0.01‑0.05％、钴
0.005‑0.025％、硼0.01‑0.03％、钼0.02‑0.08％、稀土金属RE0.08‑0.22％、粘结剂0.05‑
0.1％、铜补足余量。

[0008] 进一步地，所述稀土金属RE由钪、钇、镨、镝按1:(0.4‑0.8):(0.1‑0.5):(1.2‑1.8)的质量比混合而成。

[0009] 进一步地，所述粘结剂为聚乙烯醇缩丁醛。

[0010] 本发明还提供所述的半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

[0011] S1：在氩气和氢气混合气氛下，将铜与粘结剂混合均匀后，190‑215℃加热20‑30min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以10‑20℃/min速率升温至500‑600℃，并保温处理30‑60min，得到合金中间体；

[0012] S2：将合金中间体置于中频感应熔炼炉中，并真空熔炼60‑90min，得到合金熔体；

[0013] S3：按10‑15mm/min的拉铸速度对合金熔体进行连续铸造，得Φ0.5‑3mm铜基合金丝棒坯；

[0014] S4：将铜基合金丝棒坯真空退火6‑12h后，进行三次分级拉丝，得Φ15‑25μm铜基合金丝；

[0015] S5：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属钯质量为铜基合金丝质量的2‑3％，进行射频磁控溅射，得镀钯铜基合金丝；

[0016] S6：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以50‑75sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:(0.2‑0.8)的体积比混合组成，气相沉积渗硅处理5‑10min，得渗硅镀钯铜基合金丝，其中气相沉积渗硅处理通过气相沉积反应装置实现，所述气相沉积反应装置中包含加热器，所述加热器温度T的计算方法如下：

[0017]

[0018] 其中，T为气相沉积反应装置的加热器温度，R为反应炉加热器的平均导热距离，k为反应炉加热器的导热系数，c为混合硅源气体比热容，ρ为混合硅源气体密度，V为气体流量，T理为理想温度，表示在该温度下气相渗硅处理效果最佳，T0为加热器内部混合硅源气体的当前温度，t气为气体流入时间，t热为反应炉加热器加热时间；

[0019] S7：220‑350℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ4.5‑8μm，绕丝后，即得到所述半导体封装用键合铜钯合金丝；

[0020] 所述绕丝要求为：应绕在规定绕轴上，单层缠绕或多层交叉复绕，线轴的规定要求应符合GB/T8750‑2007半导体器件键合金丝国家标准规定；绕丝的始端和末端应明显标出，丝的两端用彩色胶带粘紧；单轴长度偏差范围为±1％。

[0021] 进一步地，所述氩气和氢气的体积比9:1。

[0022] 进一步地，所述真空熔炼的真空度≤5×10‑3Pa、温度为1800‑1950℃。

[0023] 进一步地，所述真空退火的真空度≤2×10‑2Pa、温度为650‑800℃。

[0024] 进一步地，所述三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝；其中，粗拉丝温度为550‑650℃、中拉丝温度为450‑600℃、细拉丝温度为400‑500℃。

[0025] 进一步地，所述射频磁控溅射功率为120‑160W，靶电流密度为25‑35mA/cm2。

[0026] 进一步地，所述加热器用于对混合硅源气体进行加热升温。

[0027] 进一步地，所述加热器内部设置有温度测量装置，用于测量加热器内部的混合硅源气体温度。

[0028] 进一步地，所述气相沉积反应装置包括计时装置，用于计量气体流入的时间和加热器加热的时间。

[0029] 本发明还进一步提供所述的半导体封装用键合铜钯合金丝在集成电路IC、LED、IGBT功率半导体器件封装中的应用。

[0030] 本发明的有益效果：

[0031] 1、本发明首次将银、钌、铱、铝、钛、镍、钴、钼、复合稀土金属RE辅助金属及非金属元素硼、有机粘结剂聚乙烯醇缩丁醛掺杂于铜基中，经预加热使粘结剂热解炭化、中频感应真空熔炼、连铸、退火、分级拉丝、射频磁控溅射镀钯、等离子体气相渗硅、超微拉丝等工序，制出线径为Φ4.5‑8μm尺度的铜钯合金丝，加工极限最低至亚微米级别，能够满足更精密、更精细合金丝的键合需求，填补了亚微米级尺度线径的键合合金丝的空白，符合集成电路和封装技术对高集成度、多引线化及微型化的趋势发展。

[0032] 2、本发明首次在合金丝制造过程中加入有机粘结剂聚乙烯醇缩丁醛，在190‑215℃加热过程中，聚乙烯醇缩丁醛熔化成液相，分布包裹于部分铜金属晶粒表面，再与银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE混合，在液相聚乙烯醇缩丁醛的粘结作用下，少量辅助金属及硼与铜金属有机结合，在后续500‑600℃热处理过程中，结合界面的聚乙烯醇缩丁醛热解炭化形成中间碳层，在提高合金丝一体化的同时，也实现了碳元素的掺杂，经后续中频感应真空熔炼步骤，进一步形成稳定的Cu‑C‑辅助金属/B的多相化合物微晶，分散于铜合金丝基体中，进而提高了铜钯合金丝的抗氧化性、耐腐蚀性、耐磨性，并提高合金丝的机械强度。

[0033] 3、本发明以银、铝、钛、镍作为增韧剂，提高铜钯合金丝的延展性、拉伸强度，使合金丝具有一定的形状记忆效应，以钴作为金属粘结相，以复合稀土金属RE作为晶粒生长抑制剂，增多了结晶核心，减少或消除柱状晶，扩大等轴晶区，从而细化晶粒，进而提高合金丝韧性和延展性。

[0034] 4、相比于现有镀钯铜合金丝，本发明在对铜基合金丝表面镀钯后，还进一步以Si2H6、SiF4为混合硅源反应气体，发生等离子体气相沉积渗硅反应，硅源气体与钯层发生一定程度上的界面反应，生成Pd‑Si化合物中间膜层，最终从外向里依次形成Si膜、Pd‑Si化合物膜、Pd膜，进而明显提高键合铜钯合金丝的抗氧化性、耐磨性、化学稳定性，在25℃室温、50％相对湿度的空气环境中可贮存18个月以上，延长使用时间。

附图说明

[0035] 图1为本发明半导体封装用键合铜钯合金丝制作方法流程图。

具体实施方式

[0036] 下面结合实施例对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。

[0037] 本发明提供一实施例的半导体封装用键合铜钯合金丝，以铜基合金丝为键合引线，并进行射频磁控溅射镀钯、等离子体气相渗硅处理；所述铜基合金丝包括以下质量百分比原料：银0.05‑0.15％、钌0.1‑0.5％、铱0.005‑0.01％、铝0.02‑0.1％、钛0.01‑0.05％、镍0.01‑0.05％、钴0.005‑0.025％、硼0.01‑0.03％、钼0.02‑0.08％、稀土金属RE 0.08‑
0.22％、粘结剂0.05‑0.1％、铜补足余量；所述稀土金属RE由钪、钇、镨、镝按1:(0.4‑0.8):
(0.1‑0.5):(1.2‑1.8)的质量比混合而成；所述粘结剂为聚乙烯醇缩丁醛。

[0038] 该实施例的半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

[0039] S1：在氩气和氢气按9:1体积比组成的混合气氛下，将铜与粘结剂混合均匀后，190‑215℃加热20‑30min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以10‑20℃/min速率升温至500‑600℃，并保温处理30‑60min，得到合金中间体；

[0040] S2：将合金中间体置于中频感应熔炼炉中，并在真空度≤5×10‑3Pa、温度为1800‑1950℃的条件下，真空熔炼60‑90min，得到合金熔体；

[0041] S3：按10‑15mm/min的拉铸速度对合金熔体进行连续铸造，得Φ0.5‑3mm铜基合金丝棒坯；

[0042] S4：在真空度≤2×10‑2Pa、温度为650‑800℃的条件下，将铜基合金丝棒坯真空退火6‑12h后，进行三次分级拉丝，且三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝，其中的粗拉丝温度为550‑650℃，中拉丝温度为450‑600℃、细拉丝温度为400‑500℃，得Φ15‑25μm铜基合金丝；

[0043] S5：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属2
钯质量为铜基合金丝质量的2‑3％，按120‑160W的溅射功率、25‑35mA/cm的靶电流密度进行射频磁控溅射，得镀钯铜基合金丝；

[0044] S6：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以50‑75sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:(0.2‑0.8)的体积比混合组成，280‑400℃气相沉积渗硅处理5‑10min，得渗硅镀钯铜基合金丝；

[0045] S7：220‑350℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ4.5‑8μm，绕丝后，且绕丝要求为：应绕在规定绕轴上，单层缠绕或多层交叉复绕，线轴的规定要求应符合GB/T8750‑2007半导体器件键合金丝国家标准规定，绕丝的始端和末端应明显标出，丝的两端用彩色胶带粘紧，单轴长度偏差范围为±1％，即得到所述半导体封装用键合铜钯合金丝。

[0046] 该实施例的半导体封装用键合铜钯合金丝在集成电路IC、LED、IGBT功率半导体器件封装中的应用。

[0047] 实施例1

[0048] 一种半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

[0049] S1：备料：

[0050] S101：将钪、钇、镨、镝按1:0.4:0.1:1.2的质量比混合均匀，得稀土金属RE；

[0051] S102：按以下质量百分比称取铜基合金丝的原料、备用：银0.05％、钌0.1％、铱0.005％、铝0.02％、钛0.01％、镍0.01％、钴0.005％、硼0.01％、钼0.02％、稀土金属RE 
0.08％、聚乙烯醇缩丁醛0.05％、铜补足余量；

[0052] S2：在氩气和氢气按9:1体积比组成的混合气氛下，将铜与聚乙烯醇缩丁醛混合均匀后，190℃加热20min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以10℃/min速率升温至500℃，并保温处理30min，得到合金中间体；

[0053] S3：将合金中间体置于中频感应熔炼炉中，并在真空度≤5×10‑3Pa、温度为1800℃的条件下，真空熔炼60min，得到合金熔体；

[0054] S4：按10‑15mm/min的拉铸速度对合金熔体进行连续铸造，得Φ0.5mm铜基合金丝棒坯；

[0055] S5：在真空度≤2×10‑2Pa、温度为650℃的条件下，将铜基合金丝棒坯真空退火6h后，进行三次分级拉丝，且三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝，其中的粗拉丝温度为550℃，中拉丝温度为450℃、细拉丝温度为400℃，得Φ15μm铜基合金丝；

[0056] S6：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属2
钯质量为铜基合金丝质量的2％，按120W的溅射功率、25mA/cm的靶电流密度进行射频磁控溅射，得镀钯铜基合金丝；

[0057] S7：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以50sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:0.2的体积比混合组成，280℃气相沉积渗硅处理5min，得渗硅镀钯铜基合金丝；

[0058] S8：220℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ4.5μm，绕丝后，且绕丝要求为：应绕在规定绕轴上，单层缠绕或多层交叉复绕，线轴的规定要求应符合GB/T8750‑2007半导体器件键合金丝国家标准规定，绕丝的始端和末端应明显标出，丝的两端用彩色胶带粘紧，单轴长度偏差范围为±1％，即得到所述半导体封装用键合铜钯合金丝。

[0059] 实施例2

[0060] 一种半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

[0061] S1：备料：

[0062] S101：将钪、钇、镨、镝按1:0.5:0.2:1.4的质量比混合均匀，得稀土金属RE；

[0063] S102：按以下质量百分比称取铜基合金丝的原料、备用：银0.07％、钌0.2％、铱0.006％、铝0.04％、钛0.02％、镍0.02％、钴0.01％、硼0.015％、钼0.03％、稀土金属RE 
0.1％、聚乙烯醇缩丁醛0.06％、铜补足余量；

[0064] S2：在氩气和氢气按9:1体积比组成的混合气氛下，将铜与聚乙烯醇缩丁醛混合均匀后，200℃加热22min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以12℃/min速率升温至520℃，并保温处理35min，得到合金中间体；

[0065] S3：将合金中间体置于中频感应熔炼炉中，并在真空度≤5×10‑3Pa、温度为1850℃的条件下，真空熔炼65min，得到合金熔体；

[0066] S4：按11mm/min的拉铸速度对合金熔体进行连续铸造，得Φ1mm铜基合金丝棒坯；

[0067] S5：在真空度≤2×10‑2Pa、温度为680℃的条件下，将铜基合金丝棒坯真空退火8h后，进行三次分级拉丝，且三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝，其中的粗拉丝温度为580℃，中拉丝温度为480℃、细拉丝温度为420℃，得Φ17μm铜基合金丝；

[0068] S6：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属2
钯质量为铜基合金丝质量的2.2％，按130W的溅射功率、28mA/cm的靶电流密度进行射频磁控溅射，得镀钯铜基合金丝；

[0069] S7：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以55sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:0.4的体积比混合组成，300℃气相沉积渗硅处理6min，得渗硅镀钯铜基合金丝；

[0070] S8：250℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ5μm，绕丝后，且绕丝要求为：应绕在规定绕轴上，单层缠绕或多层交叉复绕，线轴的规定要求应符合GB/T8750‑2007半导体器件键合金丝国家标准规定，绕丝的始端和末端应明显标出，丝的两端用彩色胶带粘紧，单轴长度偏差范围为±1％，即得到所述半导体封装用键合铜钯合金丝。

[0071] 实施例3

[0072] 一种半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

[0073] S1：备料：

[0074] S101：将钪、钇、镨、镝按1:0.55:0.25:1.5的质量比混合均匀，得稀土金属RE；

[0075] S102：按以下质量百分比称取铜基合金丝的原料、备用：银0.085％、钌0.25％、铱0.007％、铝0.06％、钛0.025％、镍0.025％、钴0.015％、硼0.018％、钼0.045％、稀土金属RE 
0.15％、聚乙烯醇缩丁醛0.07％、铜补足余量；

[0076] S2：在氩气和氢气按9:1体积比组成的混合气氛下，将铜与聚乙烯醇缩丁醛混合均匀后，200℃加热25min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以15℃/min速率升温至550℃，并保温处理40min，得到合金中间体；

[0077] S3：将合金中间体置于中频感应熔炼炉中，并在真空度≤5×10‑3Pa、温度为1880℃的条件下，真空熔炼70min，得到合金熔体；

[0078] S4：按12mm/min的拉铸速度对合金熔体进行连续铸造，得Φ1.5mm铜基合金丝棒坯；

[0079] S5：在真空度≤2×10‑2Pa、温度为700℃的条件下，将铜基合金丝棒坯真空退火9h后，进行三次分级拉丝，且三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝，其中的粗拉丝温度为600℃，中拉丝温度为500℃、细拉丝温度为425℃，得Φ19μm铜基合金丝；

[0080] S6：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属2
钯质量为铜基合金丝质量的2.4％，按135W的溅射功率、30mA/cm的靶电流密度进行射频磁控溅射，得镀钯铜基合金丝；

[0081] S7：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以60sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:0.5的体积比混合组成，325℃气相沉积渗硅处理7min，得渗硅镀钯铜基合金丝；

[0082] S8：275℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ6μm，绕丝后，且绕丝要求为：应绕在规定绕轴上，单层缠绕或多层交叉复绕，线轴的规定要求应符合GB/T8750‑2007半导体器件键合金丝国家标准规定，绕丝的始端和末端应明显标出，丝的两端用彩色胶带粘紧，单轴长度偏差范围为±1％，即得到所述半导体封装用键合铜钯合金丝。

[0083] 实施例4

[0084] 一种半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

[0085] S1：备料：

[0086] S101：将钪、钇、镨、镝按1:0.6:0.3:1.6的质量比混合均匀，得稀土金属RE；

[0087] S102：按以下质量百分比称取铜基合金丝的原料、备用：银0.1％、钌0.3％、铱0.008、铝0.07％、钛0.03％、镍0.03％、钴0.018％、硼0.02％、钼0.06％、稀土金属RE 
0.18％、聚乙烯醇缩丁醛0.08％、铜补足余量；

[0088] S2：在氩气和氢气按9:1体积比组成的混合气氛下，将铜与聚乙烯醇缩丁醛混合均匀后，205℃加热25min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以16℃/min速率升温至560℃，并保温处理45min，得到合金中间体；

[0089] S3：将合金中间体置于中频感应熔炼炉中，并在真空度≤5×10‑3Pa、温度为1900℃的条件下，真空熔炼80min，得到合金熔体；

[0090] S4：按13mm/min的拉铸速度对合金熔体进行连续铸造，得Φ2mm铜基合金丝棒坯；

[0091] S5：在真空度≤2×10‑2Pa、温度为750℃的条件下，将铜基合金丝棒坯真空退火10h后，进行三次分级拉丝，且三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝，其中的粗拉丝温度为600℃，中拉丝温度为550℃、细拉丝温度为450℃，得Φ21μm铜基合金丝；

[0092] S6：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属2
钯质量为铜基合金丝质量的2.5％，按140W的溅射功率、30mA/cm的靶电流密度进行射频磁控溅射，得镀钯铜基合金丝；

[0093] S7：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以65sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:0.6的体积比混合组成，350℃气相沉积渗硅处理8min，得渗硅镀钯铜基合金丝；

[0094] S8：300℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ7μm，绕丝后，且绕丝要求为：应绕在规定绕轴上，单层缠绕或多层交叉复绕，线轴的规定要求应符合GB/T8750‑2007半导体器件键合金丝国家标准规定，绕丝的始端和末端应明显标出，丝的两端用彩色胶带粘紧，单轴长度偏差范围为±1％，即得到所述半导体封装用键合铜钯合金丝。

[0095] 实施例5

[0096] 一种半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

[0097] S1：备料：

[0098] S101：将钪、钇、镨、镝按1:0.7:0.4:1.7的质量比混合均匀，得稀土金属RE；

[0099] S102：按以下质量百分比称取铜基合金丝的原料、备用：银0.13％、钌0.4％、铱0.009％、铝0.08％、钛0.04％、镍0.04％、钴0.02％、硼0.025％、钼0.07％、稀土金属RE 
0.2％、聚乙烯醇缩丁醛0.09％、铜补足余量；

[0100] S2：在氩气和氢气按9:1体积比组成的混合气氛下，将铜与聚乙烯醇缩丁醛混合均匀后，210℃加热28min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以18℃/min速率升温至580℃，并保温处理50min，得到合金中间体；

[0101] S3：将合金中间体置于中频感应熔炼炉中，并在真空度≤5×10‑3Pa、温度为1920℃的条件下，真空熔炼85min，得到合金熔体；

[0102] S4：按14mm/min的拉铸速度对合金熔体进行连续铸造，得Φ2.5mm铜基合金丝棒坯；

[0103] S5：在真空度≤2×10‑2Pa、温度为780℃的条件下，将铜基合金丝棒坯真空退火10h后，进行三次分级拉丝，且三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝，其中的粗拉丝温度为630℃，中拉丝温度为580℃、细拉丝温度为480℃，得Φ23μm铜基合金丝；

[0104] S6：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属2
钯质量为铜基合金丝质量的2.8％，按150W的溅射功率、32mA/cm的靶电流密度进行射频磁控溅射，得镀钯铜基合金丝；

[0105] S7：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以70sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:0.7的体积比混合组成，375℃气相沉积渗硅处理8min，得渗硅镀钯铜基合金丝；

[0106] S8：325℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ7.5μm，绕丝后，且绕丝要求为：应绕在规定绕轴上，单层缠绕或多层交叉复绕，线轴的规定要求应符合GB/T8750‑2007半导体器件键合金丝国家标准规定，绕丝的始端和末端应明显标出，丝的两端用彩色胶带粘紧，单轴长度偏差范围为±1％，即得到所述半导体封装用键合铜钯合金丝。

[0107] 实施例6

[0108] 一种半导体封装用键合铜钯合金丝的制作方法，包括以下步骤：

[0109] S1：备料：

[0110] S101：将钪、钇、镨、镝按1:0.8:0.5:1.8的质量比混合均匀，得稀土金属RE；

[0111] S102：按以下质量百分比称取铜基合金丝的原料、备用：银0.15％、钌0.5％、铱0.01％、铝0.1％、钛0.05％、镍0.05％、钴0.025％、硼0.03％、钼0.08％、稀土金属RE 
0.22％、聚乙烯醇缩丁醛0.1％、铜补足余量；

[0112] S2：在氩气和氢气按9:1体积比组成的混合气氛下，将铜与聚乙烯醇缩丁醛混合均匀后，215℃加热30min，再加入银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE，混合均匀后，以20℃/min速率升温至600℃，并保温处理60min，得到合金中间体；

[0113] S3：将合金中间体置于中频感应熔炼炉中，并在真空度≤5×10‑3Pa、温度为1950℃的条件下，真空熔炼60‑90min，得到合金熔体；

[0114] S4：按15mm/min的拉铸速度对合金熔体进行连续铸造，得Φ3mm铜基合金丝棒坯；

[0115] S5：在真空度≤2×10‑2Pa、温度为800℃的条件下，将铜基合金丝棒坯真空退火12h后，进行三次分级拉丝，且三次分级拉丝依次包括粗拉丝、中拉丝、细拉丝，其中的粗拉丝温度为650℃，中拉丝温度为600℃、细拉丝温度为500℃，得Φ25μm铜基合金丝；

[0116] S6：在高纯氩气气氛下，以金属钯作为靶材，以铜基合金丝作为衬底，且控制金属2
钯质量为铜基合金丝质量的3％，按160W的溅射功率、35mA/cm的靶电流密度进行射频磁控溅射，得镀钯铜基合金丝；

[0117] S7：将镀钯铜基合金丝置于等离子体装置内，并激发产生等离子体后，以75sccm的流量通入混合硅源气体，该混合硅源气体由Si2H6、SiF4按1:0.8的体积比混合组成，400℃气相沉积渗硅处理10min，得渗硅镀钯铜基合金丝；

[0118] S8：350℃，将渗硅镀钯铜基合金丝进行超微拉丝至线径为Φ8μm，绕丝后，且绕丝要求为：应绕在规定绕轴上，单层缠绕或多层交叉复绕，线轴的规定要求应符合GB/T8750‑2007半导体器件键合金丝国家标准规定，绕丝的始端和末端应明显标出，丝的两端用彩色胶带粘紧，单轴长度偏差范围为±1％，即得到所述半导体封装用键合铜钯合金丝。

[0119] 按GB‑T 15077‑2008《贵金属及其合金材料几何尺寸测量方法》测定实施例1‑6制出的键合铜钯合金丝的尺寸，按GB/T 10573‑2020《有色金属细丝拉伸试验方法》测定实施例1‑6制出的键合铜钯合金丝的拉伸性能，试验结果如表1所示：

[0120] 表1拉伸试验结果表

[0121]

[0122]

[0123] 对比例1与实施例1相同，区别在于：铜基合金丝的制备原料中不包含聚乙烯醇缩丁醛，且S8超微拉丝至线径为Φ10μm。

[0124] 对比例2与实施例1相同，区别在于：在制备过程中，无S7等离子体气相沉积渗硅操作步骤，且S8超微拉丝至线径为Φ10μm。

[0125] 对比例3与实施例1相同，区别在于：铜基合金丝的制备原料中不包含聚乙烯醇缩丁醛，且在制备过程中，无S7等离子体气相沉积渗硅操作步骤，S8超微拉丝至线径为Φ10μm。

[0126] 对实施例1及对比例1‑3制出的键合铜钯合金丝进行抗氧化试验测定：

[0127] 试验一：将实施例1及对比例1‑3制出的键合铜钯合金丝置于25℃室温、50％相对湿度的空气环境中贮存，并测定置于该环境下的键合铜钯合金丝能符合GB/T8750‑2007《半导体器件键合金丝国家标准规定》的贮存时间；

[0128] 试验二：将实施例1及对比例1‑3制出的键合铜钯合金丝置于25℃室温、75％相对湿度的空气环境中贮存，并测定置于该环境下的键合铜钯合金丝能符合GB/T8750‑2007《半导体器件键合金丝国家标准规定》的贮存时间。

[0129] 抗氧化试验结果如表2所示：

[0130] 表2抗氧化试验结果表

[0131]

[0132] 结合表1和表2可知，实施例1‑6制出的半导体封装用键合铜钯合金丝线径达Φ4.5‑8μm尺度，且力学性能、抗氧化性能优良，有限延长贮藏时间和使用时间。

[0133] 实施例1‑6制出的半导体封装用键合铜钯合金丝应用于集成电路IC、LED、IGBT功率半导体器件的封装。

[0134] 实施例1‑6制出的键合铜钯合金丝表面清洁、无沾污，无拉伸润滑痕迹、颗粒附加物和其他沾污，无超过合金丝直径2％的刻痕、凹坑、滑痕、裂纹、凸起和其他缺陷。

[0135] 实施例1‑6首次将银、钌、铱、铝、钛、镍、钴、钼、复合稀土金属RE辅助金属及非金属元素硼、有机粘结剂聚乙烯醇缩丁醛掺杂于铜基中，经预加热使粘结剂热解炭化、中频感应真空熔炼、连铸、退火、分级拉丝、射频磁控溅射镀钯、等离子体气相渗硅、超微拉丝等工序，制出线径为Φ4.5‑8μm尺度的铜钯合金丝，加工极限最低至亚微米级别，能够满足更精密、更精细合金丝的键合需求，填补了亚微米级尺度线径的键合合金丝的空白，符合集成电路和封装技术对高集成度、多引线化及微型化的趋势发展。

[0136] 实施例1‑6首次在合金丝制造过程中加入有机粘结剂聚乙烯醇缩丁醛，在190‑215℃加热过程中，聚乙烯醇缩丁醛熔化成液相，分布包裹于部分铜金属晶粒表面，再与银、钌、铱、铝、钛、镍、钴、硼、钼、稀土金属RE混合，在液相聚乙烯醇缩丁醛的粘结作用下，少量辅助金属及硼与铜金属有机结合，在后续500‑600℃热处理过程中，结合界面的聚乙烯醇缩丁醛热解炭化形成中间碳层，在提高合金丝一体化的同时，也实现了碳元素的掺杂，经后续中频感应真空熔炼步骤，进一步形成稳定的Cu‑C‑辅助金属/B的多相化合物微晶，分散于铜合金丝基体中，进而提高了铜钯合金丝的抗氧化性、耐腐蚀性、耐磨性，并提高合金丝的机械强度。

[0137] 实施例1‑6以银、铝、钛、镍作为增韧剂，提高铜钯合金丝的延展性、拉伸强度，使合金丝具有一定的形状记忆效应，以钴作为金属粘结相，以复合稀土金属RE作为晶粒生长抑制剂，增多了结晶核心，减少或消除柱状晶，扩大等轴晶区，从而细化晶粒，进而提高合金丝韧性和延展性。

[0138] 相比于现有镀钯铜合金丝，实施例1‑6在对铜基合金丝表面镀钯后，还进一步以Si2H6、SiF4为混合硅源反应气体，发生等离子体气相沉积渗硅反应，硅源气体与钯层发生一定程度上的界面反应，生成Pd‑Si化合物中间膜层，最终从外向里依次形成Si膜、Pd‑Si化合物膜、Pd膜，进而明显提高键合铜钯合金丝的抗氧化性、耐磨性、化学稳定性，在室温空气环境中可贮存18个月以上，延长使用时间。

[0139] 尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节。