一种半导体结构及其制造方法

摘要

本发明涉及半导体制造技术领域，并公开了一种半导体结构及其制造方法，其中所述半导体结构至少包括：衬底，衬底上设置逻辑金属互连层；阻挡层，设置在衬底上，且阻挡层位于与逻辑金属互连层相对的一侧；深槽隔离结构，设置在阻挡层上，且深槽隔离结构在阻挡层上划分出多个像素区，其中相邻的深槽隔离结构之间设置沉积沟槽；像素传导层，设置在沉积沟槽内，像素传导层覆盖深槽隔离结构的部分侧壁和阻挡层；以及像素接收层，设置在沉积沟槽内，且像素接收层覆盖在像素传导层上。本发明提供了一种半导体结构及其制造方法，能够提升制程良率。

权利要求

1.一种半导体结构的制造方法，其特征在于，包括以下步骤：提供一衬底，并形成逻辑金属互连层于所述衬底上；

形成阻挡层于所述衬底上，所述阻挡层位于与所述逻辑金属互连层相对的一侧；

形成深槽隔离结构于所述衬底中，其中所述深槽隔离结构连接于所述阻挡层，且所述深槽隔离结构在所述阻挡层上和所述衬底中划分出多个像素区；

去除所述像素区的所述衬底，形成沉积沟槽；

形成像素传导层于所述沉积沟槽内，所述像素传导层覆盖所述深槽隔离结构的部分侧壁和所述阻挡层；以及形成像素接收层于所述沉积沟槽内，所述像素接收层覆盖在所述像素传导层上；

其中形成所述像素传导层和所述像素接收层的步骤包括：形成传导层于所述沉积沟槽内和所述深槽隔离结构上；

形成接收层于所述传导层上，且所述接收层填满所述沉积沟槽；以及蚀刻部分所述传导层和所述接收层，露出所述深槽隔离结构的部分侧壁，并形成所述像素传导层和所述像素接收层。

2.一种半导体结构，基于如权利要求1所述的一种半导体结构的制造方法，其特征在于，至少包括：衬底，所述衬底上设置逻辑金属互连层；

阻挡层，设置在所述衬底上，且所述阻挡层位于与所述逻辑金属互连层相对的一侧；

深槽隔离结构，设置在所述阻挡层上，且所述深槽隔离结构在所述阻挡层上划分出多个像素区，其中相邻的所述深槽隔离结构之间设置沉积沟槽；

像素传导层，设置在所述沉积沟槽内，所述像素传导层覆盖所述深槽隔离结构的部分侧壁和所述阻挡层；以及像素接收层，设置在所述沉积沟槽内，且所述像素接收层覆盖在所述像素传导层上。

3.根据权利要求2所述的一种半导体结构，其特征在于，所述半导体结构包括浅槽隔离结构，所述浅槽隔离结构设置在所述衬底中，所述浅槽隔离结构的一端连接于所述阻挡层，另一端与所述逻辑金属互连层连接。

4.根据权利要求3所述的一种半导体结构，其特征在于，所述深槽隔离结构在所述阻挡层上的正投影覆盖所述浅槽隔离结构。

5.根据权利要求2所述的一种半导体结构，其特征在于，所述像素接收层和所述像素传导层的顶面齐平，且所述像素接收层的顶面低于所述深槽隔离结构的顶面。

6.根据权利要求2所述的一种半导体结构，其特征在于，所述半导体结构包括透光层，所述透光层设置在所述像素传导层上和所述像素接收层上，且所述透光层设置于相邻的所述深槽隔离结构之间。

7.根据权利要求6所述的一种半导体结构，其特征在于，所述半导体结构包括隔离传导层，所述隔离传导层设置在所述深槽隔离结构上。

8.根据权利要求7所述的一种半导体结构，其特征在于，所述半导体结构包括隔离接收层，所述隔离接收层设置在所述隔离传导层上。

9.根据权利要求8所述的一种半导体结构，其特征在于，所述半导体结构包括滤光片，所述滤光片设置在所述透光层上，且所述滤光片设置于相邻的所述隔离传导层之间和相邻的所述隔离接收层之间。

说明书

一种半导体结构及其制造方法

技术领域

[0001] 本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

[0002] 在半导体制造技术中，半导体集成电路的信号通路形成交互网络。当其中一个信号通路出现问题，其他的信号通路会立刻出现信号增强。在图像传感器中，相邻的像素信号通路之间会相互影响，过近的像素信号通路会导致成像出现数字噪点。在形成像素结构的绝缘层时，辉光放电损伤会影响绝缘层和信号通路结构的成型，导致这种集成电路交互网络的信号通路效应（cross talk）不能达到理想效果，并且半导体器件的制造良率降低。

发明内容

[0003] 本发明的目的在于提供一种半导体结构及其制造方法，能够提升制程良率。

[0004] 为解决上述技术问题，本发明是通过以下技术方案实现的：

[0005] 本发明提供一种半导体结构，至少包括：

[0006] 衬底，所述衬底上设置逻辑金属互连层；

[0007] 阻挡层，设置在所述衬底上，且所述阻挡层位于与所述逻辑金属互连层相对的一侧；

[0008] 深槽隔离结构，设置在所述阻挡层上，且所述深槽隔离结构在所述阻挡层上划分出多个像素区，其中相邻的所述深槽隔离结构之间设置沉积沟槽；

[0009] 像素传导层，设置在所述沉积沟槽内，所述像素传导层覆盖所述深槽隔离结构的部分侧壁和所述阻挡层；以及

[0010] 像素接收层，设置在所述沉积沟槽内，且所述像素接收层覆盖在所述像素传导层上。

[0011] 在本发明一实施例中，所述半导体结构包括浅槽隔离结构，所述浅槽隔离结构设置在所述衬底中，所述浅槽隔离结构的一端连接于所述阻挡层，另一端与所述逻辑金属互连层连接。

[0012] 在本发明一实施例中，所述深槽隔离结构在所述阻挡层上的正投影覆盖所述浅槽隔离结构。

[0013] 在本发明一实施例中，所述像素接收层和所述像素传导层的顶面齐平，且所述像素接收层的顶面低于所述深槽隔离结构的顶面。

[0014] 在本发明一实施例中，所述半导体结构包括透光层，所述透光层设置在所述像素传导层上和所述像素接收层上，且所述透光层设置于相邻的所述深槽隔离结构之间。

[0015] 在本发明一实施例中，所述半导体结构包括隔离传导层，所述隔离传导层设置在所述深槽隔离结构上。

[0016] 在本发明一实施例中，所述半导体结构包括隔离接收层，所述隔离接收层设置在所述隔离传导层上。

[0017] 在本发明一实施例中，所述半导体结构包括滤光片，所述滤光片设置在所述透光层上，且所述滤光片设置于相邻的所述隔离传导层之间和相邻的所述隔离接收层之间。

[0018] 本发明提供了一种半导体结构的制造方法，包括以下步骤：

[0019] 提供一衬底，并形成逻辑金属互连层于所述衬底上；

[0020] 形成阻挡层于所述衬底上，所述阻挡层位于与所述逻辑金属互连层相对的一侧；

[0021] 形成深槽隔离结构于所述衬底中，其中所述深槽隔离结构连接于所述阻挡层，且所述深槽隔离结构在所述阻挡层上和所述衬底中划分出多个像素区；

[0022] 去除所述像素区的所述衬底，形成沉积沟槽；

[0023] 形成像素传导层于所述沉积沟槽内，所述像素传导层覆盖所述深槽隔离结构的部分侧壁和所述阻挡层；以及

[0024] 形成像素接收层于所述沉积沟槽内，所述像素接收层覆盖在所述像素传导层上。

[0025] 在本发明一实施例中，形成所述像素传导层和所述像素接收层的步骤包括：

[0026] 形成传导层于所述沉积沟槽内和所述深槽隔离结构上；

[0027] 形成接收层于所述传导层上，且所述接收层填满所述沉积沟槽；以及

[0028] 蚀刻部分所述传导层和所述接收层，露出所述深槽隔离结构的部分侧壁，并形成所述像素传导层和所述像素接收层。

[0029] 如上所述，本发明提供了一种半导体结构及其制造方法，能够良好地隔离开相邻的像素区，并同时隔离开不同的透光通道，避免相邻的像素单元之间出现信号干扰。且本发明意想不到的技术效果为，根据本发明提供的半导体结构及其制造方法，能够避免隔离工艺对像素区造成损伤，提升像素单元的信号传导稳定性。并且，根据本发明提供的半导体结构的制造方法，能够简化图像传感器的形成工艺，在提升制程良率的同时，降低工艺成本。

[0030] 当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

[0031] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0032] 图1为本发明一实施例中逻辑基板的结构示意图。

[0033] 图2为本发明一实施例中形成阻挡层的结构示意图。

[0034] 图3为本发明一实施例中深沟槽的结构示意图。

[0035] 图4为本发明一实施例中深槽隔离结构的结构示意图。

[0036] 图5为本发明一实施例中衬底的部分硅层被去除后的结构示意图。

[0037] 图6为本发明一实施例中衬底的硅层被去除后的结构示意图。

[0038] 图7为本发明一实施例中传导层和接收层的结构示意图。

[0039] 图8为本发明一实施例中传导层和接收层被蚀刻后的结构示意图。

[0040] 图9为本发明一实施例中透光层的结构示意图。

[0041] 图10为本发明一实施例中滤光片的结构示意图。

[0042] 图11为本发明一实施例中图像传感器的结构示意图。

[0043] 图中：10、逻辑基板；100、衬底；101、浅槽隔离结构；102、器件层；103、金属互连层；104、阻挡层；105、深沟槽；106、深槽隔离结构；1061、第一隔离层；1062、第二隔离层；1063、第三隔离层；1064、金属隔离层；107、传导层；107a、像素传导层；107b、隔离传导层；108、接收层；108a、像素接收层；108b、隔离接收层；109、透光层；110、滤光片；111、微透镜；200、光阻图案；300、沉积沟槽。

具体实施方式

[0044] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0045] 本发明提供的图像传感器可以是CMOS图像传感器。其中，CMOS图像传感器包括像素单元阵列、行驱动器、列驱动器、时序控制逻辑、AD转换器、数据总线输出接口，以及控制接口，且上述功能元件被集成在同一块硅片上。其中，CMOS图像传感器包括逻辑单元和像素单元，像素单元对光信号敏感，可以获取光信号，并将光信号转换为可被逻辑单元识别的电信号。逻辑单元可以识别并处理电信号，实现CMOS图像传感器的多种功能。在CMOS图像传感器的像素单元中，每个像素节点对应着像素结构的信号通路节点，而像素单元阵列则形成像素通路。在本实施例中，图像传感器包括多个像素通路。

[0046] 请参阅图1所示，本发明提供了一种半导体结构的制造方法，首先提供一逻辑基板10。其中，逻辑基板10包括衬底100、浅槽隔离结构101、器件层102和金属互连层103。其中，衬底100例如为形成半导体结构的硅基材。衬底100可以包括基材以及设置在基材上方的硅层。在本实施例中，基材例如为硅（Si）、碳化硅（SiC）、蓝宝石（Al2O3）、砷化镓（GaAs）、铝酸锂（LiAlO2）等半导体基板材料，硅层形成于基材上方。在本实施例中，可以在硅层中植入磷离子或砷离子，形成掺杂区，以形成半导体结构的源极或漏极区域。本发明并不限制衬底100的材料以及厚度。浅槽隔离结构101设置在衬底100中，其中浅槽隔离结构101通过浅沟槽隔离工艺（Shallow Trench Isolation，STI）形成在衬底100中。其中浅槽隔离结构101将衬底
100划分为多个有源区。其中源漏极形成在有源区中。

[0047] 请参阅图1所示，在本发明一实施例中，器件层102可以是场效应管、金属‑氧化物半导体场效应晶体管（Metal‑Oxide‑Semiconductor Field‑Effect Transistor，MOSFET）、互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）、绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）、高速恢复二极管（Fast Recovery Diode，FRD）、高速高效整流二极管（Figh Efficiency Diode，HED）、定压二极管、高频二极管、发光二极管（Light‑Emitting Diode，LED）、栅极光闭晶闸管（Gate Turn off Thyristor，GTO）、光触发晶闸管（Light Triggered Thyristor，LTT）、晶闸管（Thyristor）、电荷耦合器（Charge Coupled Device，CCD图像传感器）、数字信号处理器件（Digital Signal processor，DSP）、光继电器（Photo Relay）或微处理器（Micro Processor）等半导体器件中的一种或几种。在器件层102上形成金属互连层103。其中金属互连层103通过多层金属布线将器件层102中的不同的半导体器件电性连接，从而形成逻辑单元的集成电路结构。

[0048] 请参阅图1和图2所示，在本发明一实施例中，从衬底100的背侧对衬底100注入氧离子，形成阻挡层104。其中，衬底100的背侧为与金属互连层103相对的一侧。在本实施例中，逻辑单元和像素单元形成在同一衬底100上，因此提供的逻辑基板10中，衬底100的厚度大于例如3μm。在本实施例中，氧离子的注入深度为例如1.8μm 2.2μm。具体的，氧离子的注~入深度为例如2μm。其中，注入的氧离子与衬底100的硅基材反应，形成以二氧化硅为主材料的阻挡层104。在本实施例中，阻挡层104延伸至浅槽隔离结构101，且阻挡层104连接于浅槽隔离结构101。其中阻挡层104为例如125埃 175埃。
~

[0049] 请参阅图2和图3所示，在本发明一实施例中，蚀刻衬底100，形成深沟槽105，其中深沟槽105与阻挡层104连接。在本实施例中，在衬底100上旋涂光刻胶，形成光阻层，并通过曝光蚀刻等方式图案化光阻层，形成光阻图案200。以光阻图案200为掩膜，以阻挡层104为蚀刻停止层，蚀刻衬底100，形成多个深沟槽105。其中，沿衬底100的宽度方向，深沟槽105在浅槽隔离结构101上的正投影覆盖浅槽隔离结构101。形成深沟槽105后，洗去光阻图案200。

[0050] 请参阅图3和图4所示，在本发明一实施例中，填充深沟槽105，形成深槽隔离结构106。在本实施例中，通过化学气相沉积（Chemical Vapor Deposition，CVD）或等离子体增强化学气相沉积（Plasma Enhanced Chemical Vapor Deposition，PECVD）等方式在深沟槽
105的槽壁上依次沉积第一隔离层1061、第二隔离层1062、第三隔离层1063和金属隔离层
1064。其中，第一隔离层1061和第三隔离层1063例如为氮化钛（TiN）。第二隔离层1062位于第一隔离层1061和第三隔离层1063之间，且第二隔离层1062例如为氮化钽（TaN）。其中，第一隔离层1061、第二隔离层1062和第三隔离层1063为薄膜结构。在形成第三隔离层1063后，对深沟槽105填充金属材料，例如钨，直至填满深沟槽105，形成金属隔离层1064。在形成深槽隔离结构106时，部分材料会堆积在衬底100的表面。因此在填充完深沟槽105后，通过化学机械抛光（Chemical Mechanical Polishing，CMP）去除衬底100上的多余材料，磨平衬底
100的表面，并使衬底100和深槽隔离结构106的表面齐平，以便于后续制程以深槽隔离结构
106的表面为参考面。在本实施例中，深槽隔离结构106连接于阻挡层104，且深槽隔离结构
106在阻挡层104上划分出多个像素区。

[0051] 请参阅图3至图6所示，在本发明一实施例中，蚀刻去除衬底100的部分硅层，并使深槽隔离结构106裸露。在本实施例中，通过等离子气体蚀刻衬底100，且蚀刻至阻挡层104的表面。其中等离子气体可以是例如30sccm的甲烷（CH4）。其中，自然蚀刻衬底100形成深沟槽105时，深沟槽105的形状可以是矩形，也可以是梯形，本发明对此不作限定。在本实施例中，深沟槽105的深度可以达到例如1μm以上，因此深沟槽105的形状为上宽下窄的梯形。在蚀刻去除衬底100的部分硅层时，深槽隔离结构106的侧部会残留部分硅材料。因此接着通过氨水（NH3·H2O）、过氧化氢溶液（H2O2）和水的混合溶液蚀刻去除深槽隔离结构106侧部的硅，从而去除深槽隔离结构106外的衬底100，使深槽隔离结构106裸露出来。其中，氨水（NH3·H2O）、过氧化氢溶液（H2O2）和水的混合比例为例如8:4:1。在本实施例中，甲烷蚀刻的时间和氨水的蚀刻时间比可以是例如1:3 1:5，且具体可以是1:4。其中，深槽隔离结构106~的连接处能够支撑深槽隔离结构106的金属隔离层1064，并在去除衬底100的硅层后，使三层隔离膜稳定附着在金属隔离层1064的外部。在形成深槽隔离结构106时，对衬底100可能造成损伤，在这一步将可能内部出现损伤的衬底100完全去除，避免这部分衬底100在后续形成像素区域时，影响到像素区域的稳定性。在本实施例中，去除像素区上的衬底100后，相邻的深槽隔离结构106之间形成沉积沟槽300。

[0052] 请参阅图6和图7所示，在本发明一实施例中，在深槽隔离结构106上和阻挡层104上形成传导层107，并接着在传导层107上沉积接收层108。在本实施例中，通过化学气相沉积或等离子体增强化学气相沉积等方式在阻挡层104上沉积磷化硅（SiP），形成传导层107。其中传导层107覆盖在阻挡层104上和深槽隔离结构106上。在本实施例中，传导层107的厚度为例如80nm 125nm。其中，传导层107和深槽隔离结构106的形状贴合。接着通过化学气相~
沉积或等离子体增强化学气相沉积等方式在传导层107上分多次沉积砷化硅（SiAs），形成接收层108。其中接收层108通过多次沉积形成。因传导层107与深槽隔离结构106的形状贴合，在深槽隔离结构106与阻挡层104的连接处，传导层107上具有和深槽隔离结构106形状一致的拐角部。因此通过多次沉积砷化硅，直到相邻深槽隔离结构106之间的空间被砷化硅填满。在接收层108填满相邻深槽隔离结构106间的区域后，接着沉积部分砷化硅，使接收层
108高出深槽隔离结构106。并且，在深槽隔离结构106上的接收层108高于其余区域的接收层108。本发明不具体限定接收层108的厚度。需要说明的是，本发明提供的图7为示意图，传导层107和接收层108的厚度比例不以图7为准。

[0053] 请参阅图7和图8所示，在本发明一实施例中，形成接收层108后，蚀刻去除部分传导层107和接收层108，将传导层107划分为像素传导层107a和隔离传导层107b，并将接收层108划分为像素接收层108a和隔离接收层108b。具体的，通过干法蚀刻去除部分传导层107和接收层108，保留位于深槽隔离结构106上的传导层107和接收层108，并蚀刻位于阻挡层
104上的部分传导层107和部分接收层108。在本实施例中，像素传导层107a设置在阻挡层
104上以及深槽隔离结构106的侧壁上，具体的，像素传导层107a覆盖部分第一隔离层1061。
在本实施例中，像素接收层108a被像素传导层107a包裹，其中像素接收层108a的顶面露出。
在本实施例中，隔离传导层107b设置在深槽隔离结构106上，隔离接收层108b设置在隔离传导层107b上。在本实施例中，像素接收层108a的厚度为例如450nm 550nm，且具体为例如~
500nm。隔离接收层108b的厚度为例如45nm 55nm，且具体为例如50nm。像素传导层107a和像~
素接收层108a的形成像素单元，其中像素单元具体可以是光电二极管（Photo‑Diode，PD）。

[0054] 请参阅图8和图9所示，在本发明一实施例中，在像素传导层107a上和像素接收层108a上形成透光层109。在本实施例中，通过化学气相沉积在像素传导层107a上和像素接收层108a上沉积二氧化硅，直至二氧化硅覆盖像素传导层107a和像素接收层108a。在本实施例中，透光层109可以与深槽隔离结构106的顶面齐平，透光层109的顶面也可以低于深槽隔离结构106的顶面。入射光线穿过透光层109，到达像素传导层107a和像素接收层108a的表层，带有能量的光子会促使电子穿过PN结。在反向电压的加载下，电子形成反向电流，即光生电流。在本实施例中，像素传导层107a和像素接收层108a在沉积后即形成PN结，不需要进行额外的离子掺杂。并且，像素单元中不存在损伤，能使图像传感器的信号通路稳定。

[0055] 请参阅图9和图10所示，在本发明一实施例中，形成透光层109后，在透光层109上设置滤光片110。其中，滤光片110可以是彩色滤光片（Color Filter，CF）。滤光片110可以对固定波段的入射光线进行过滤，以使单色光通过。在本实施例中，滤光片110设置在相邻的隔离传导层107b之间，以及相邻的隔离接收层108b之间，以区分开不同的像素单元。其中，深槽隔离结构106能够隔离不同像素单元，并且隔离不同透光层109，以避免不同光束之间出现信号干扰。并且，滤光片110的顶面与隔离传导层107b齐平，以利于后续材料的附着。

[0056] 请参阅图1、图10和图11所示，在本发明一实施例中，在形成滤光片110后，在滤光片110上设置微透镜111。其中，微透镜111覆盖滤光片110，且微透镜111覆盖部分隔离接收层108b。微透镜111能够保护滤光片110并聚光。其中，微透镜111聚光，再通过滤光片110筛选单色光。被筛选后的单色光通过透光层109，到达像素传导层107a和像素接收层108a。接着通过像素单元将光信号转换为电信号，将电信号通过电性连接结构（图中未显示）传导至逻辑基板10，通过逻辑基板10处理电信号，生成图像信息。其中电性连接结构可以是引线和金属栓塞等结构。

[0057] 本发明提供了一种半导体结构及其制造方法，其中半导体结构包括衬底、阻挡层、深槽隔离结构、像素传导层和像素接收层。其中，衬底上设置逻辑金属互连层。阻挡层设置在衬底上，且阻挡层位于与逻辑金属互连层相对的一侧。深槽隔离结构设置在阻挡层上，且深槽隔离结构在阻挡层上划分出多个像素区，其中相邻的深槽隔离结构之间设置沉积沟槽。像素传导层设置在沉积沟槽内，像素传导层覆盖深槽隔离结构的部分侧壁和阻挡层。像素接收层设置在沉积沟槽内，且像素接收层覆盖在像素传导层上。本发明通过深槽隔离结构能够良好地隔离相邻的像素区，并同时隔离开不同的透光通道，从而避免相邻的像素单元之间出现信号干扰。且本发明意想不到的技术效果为，根据本发明提供的半导体结构及其制造方法，能够避免在形成深槽隔离结构的同时，对像素区造成损伤，从而提升像素单元的信号传导稳定性。并且根据本发明提供的半导体结构的制造方法，能够简化图像传感器的形成工艺，在提升制程良率的同时，降低工艺成本。

[0058] 以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。