一种Toffoli光量子逻辑门

摘要

本申请公开一种Toffoli光量子逻辑门，通过三个光处理模块对输入的三路光脉冲进行处理，每一路光脉冲经过相应的光处理模块处理后输出两部分信号，一部分输出包含光强信息的电压信号，另一部分输出部分光脉冲且部分光脉冲经过相应的光放大器处理后放大到与相应连接的光处理模块输入端的光强一致，三路包含光强信息的电压信号同时输入至电处理模块，电处理模块基于三路电压信号输出两个控制模拟信号分别作用于目标比特映射执行模块和激光器，激光器基于作用于其上的控制模拟信号输出相应光强的光脉冲，目标比特映射执行模块基于作用于其上的控制模拟信号将其输入端输入的光脉冲以交叉状态或直通状态输出，实现确定性的Toffoli门。

权利要求

1.一种Toffoli光量子逻辑门，其特征在于，包括第一控制比特光处理模块、第二控制比特光处理模块、目标比特光处理模块、电处理模块、激光器、目标比特映射执行模块、三个光放大器和三个输出耦合模块；

第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块均具有两个输出端且三个光处理模块的输出上端均与电处理模块连接，三个光处理模块的输出下端与三个光放大器一一对应连接，三个光处理模块均用于对光强为0或光强为P的光脉冲处理，使一部分光脉冲转换为包含光强信息的电压信号并传输至电处理模块，另一部分光脉冲直接传输至相应的光放大器；与两个控制比特光处理模块一一对应连接的两个光放大器其输出端与两个输出耦合模块一一对应连接；

电处理模块基于三个光处理模块输入的包含光强信息的电压信号并结合预设在其内的查找表输出第一控制模拟信号和第二控制模拟信号，电处理模块分别与激光器和目标比特映射执行模块连接，第一控制模拟信号传输至目标比特映射执行模块，第二控制模拟信号传输至激光器；

三个光放大器均用于将接收的光脉冲光强放大到与相应连接的光处理模块输入端的光强一致；目标比特映射执行模块具有两个输入端和两个输出端，其输入上端与激光器连接，输入下端与目标比特光处理模块相应连接的光放大器连接，其输出上端为无效输出端，输出下端与另一个输出耦合模块连接；三个输出耦合模块均用于将接收的光脉冲耦合输出；激光器基于第二控制模拟信号输出光强为0或光强为P的光脉冲，目标比特映射执行模块基于第一控制模拟信号将其输入端输入的光脉冲以交叉状态或直通状态输出。

2.根据权利要求1所述的一种Toffoli光量子逻辑门，其特征在于，还包括三个延时模块，分别用于对相应光处理模块输出下端输出的光脉冲延时处理，使三个输出耦合模块同时接收相应的光脉冲，三个延时模块的输入端与三个光处理模块的输出下端一一对应连接，三个延时模块的输出端与三个光放大器的输入端一一对应连接。

3.根据权利要求1所述的一种Toffoli光量子逻辑门，其特征在于，查找表的配置关系为：第一控制比特光处理模块和第二控制比特光处理模块处理的光脉冲强度至少有一个为

0时，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；若第一控制比特光处理模块和第二控制比特光处理模块处理的光脉冲强度均为P，目标比特光处理模块处理的光脉冲强度为0，则电处理模块输出的第一控制模拟信号为VX，输出的第二控制模拟信号为Q1；若第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块处理的光脉冲强度均为P，则电处理模块输出的第一控制模拟信号为VX，输出的第二控制模拟信号为Q0；其中V//表示第一控制模拟信号作用于目标比特映射执行模块时，目标比特映射执行模块将其输入端输入的光脉冲以直通状态输出；VX表示第一控制模拟信号作用于目标比特映射执行模块时，目标比特映射执行模块将其输入端输入的光脉冲以交叉状态输出；Q1表示第二控制模拟信号作用于激光器时，激光器输出强度为P的光脉冲；Q0表示第二控制模拟信号作用于激光器时，激光器输出强度为0的光脉冲。

4.根据权利要求1‑3任一项所述的一种Toffoli光量子逻辑门，其特征在于，三个光处理模块均包括耦合输入模块、波导分束器和光电探测器，波导分束器具有两个输入端和两个输出端，其输入上端为无效输入端，输入下端与耦合输入模块连接，输出上端与光电探测器连接，输出下端与相应的光放大器连接；耦合输入模块用于接收光脉冲并将光脉冲耦合输入至波导分束器；波导分束器用于将接收的光脉冲分束，使一部分光输入至光电探测器，另一部分光输入至相应的光放大器；光电探测器用于探测从波导分束器输出上端输出的光束的强度，并将光强信号转换为电压信号。

5.根据权利要求1‑3任一项所述的一种Toffoli光量子逻辑门，其特征在于，电处理模块包括三个模数转换器、一个可编程逻辑门阵列和两个数模转换器；三个模数转换器分别为第一模数转换器、第二模数转换器和第三模数转换器，两个数模转换器分别为第一数模转换器和第二数模转换器；第一模数转换器与第一控制比特光处理模块的输出上端连接，第二模数转换器与第二控制比特光处理模块的输出上端连接，第三模数转换器与目标比特光处理模块的输出上端连接，模数转换器用于接收对应光处理模块输出的电压信号并将电压信号转换为数字信号同时将数字信号传输给可编程逻辑门阵列；可编程逻辑门阵列具有三个输入端和两个输出端，用于接收三个模数转换器输出的数字信号并根据其预先内置的查找表输出第一控制数字信号和第二控制数字信号，可编程逻辑门阵列的两个输出端连接相应的数模转换器，第一数模转换器用于接收第一控制数字信号并将第一控制数字信号转换为第一控制模拟信号且将第一控制模拟信号作用于目标比特映射执行模块；第二数模转换器用于接收第二控制数字信号并将第二控制数字信号转换为第二控制模拟信号且将第二控制模拟信号作用于激光器。

6.根据权利要求1‑3任一项所述的一种Toffoli光量子逻辑门，其特征在于，目标比特映射执行模块为MZ干涉仪，包括第一50:50分束器、干涉上臂、干涉下臂、第二50:50分束器和相位调制器，干涉上臂的两端分别连接第一50:50分束器的输出上端和第二50:50分束器的输入上端，干涉下臂的两端分别连接第一50:50分束器的输出下端和第二50:50分束器的输入下端，相位调制器设置在干涉上臂或干涉下臂上；第一50:50分束器的输入上端与激光器连接，其输入下端与目标比特光放大器的输出端连接；第二50:50分束器的输出上端为无效输出端，其输出下端与目标比特输出耦合模块连接；电处理模块与相位调制器连接。

7.根据权利要求2所述的一种Toffoli光量子逻辑门，其特征在于，延时模块为可调光延时芯片。

8.根据权利要求4所述的一种Toffoli光量子逻辑门，其特征在于，三个光处理模块还均包括具有两个输出端的光束分配器，光束分配器与耦合输入模块的输出端连接且其输出下端与波导分束器的输入下端连接，其输出上端无效输出端，光束分配器用于对输入的光脉冲路径分配，使接收的光脉冲从其输出上端输出或从其输出下端输出至波导分束器。

9.根据权利要求4所述的一种Toffoli光量子逻辑门，其特征在于，波导分束器为固定分束比分束器。

10.根据权利要求8所述的一种Toffoli光量子逻辑门，其特征在于，光束分配器为MZI型光开关或铌酸锂强度调制器。

说明书

一种Toffoli光量子逻辑门

技术领域

[0001] 本申请属于光量子信息技术领域，具体而言，涉及一种Toffoli光量子逻辑门。

背景技术

[0002] 光量子逻辑门是一种基于光量子比特的逻辑门，利用光的量子特性进行计算，实现光量子比特之间的相互作用和逻辑运算。Toffoli光量子逻辑门又被称作控‑控‑非门（英文：controlled‑controlled‑not gate，缩写：CCNOT），是由托玛索·托佛利（Tommaso Toffoli）提出的通用可逆逻辑门，具有三个输入和三个输出，任意可逆电路可由托佛利门构造得到。

[0003] Toffoli门的功能为： 如果前两个输入逻辑数为1，也即是两个控制比特均为1时，则第三个输出端口逻辑数是第三个输入端口逻辑数的翻转数，也即是实现目标比特的翻转，而其它的输出端口逻辑数与对应的输入端口逻辑数保持不变。三个输入端a、b、c映射到三个输出端的结果为a、b、c⊕ab，整体输入和输出的真值表如表1所示。

[0004] 表1

[0005]

[0006] 在以光子为物理载体的计算体系中，光量子逻辑门的实现依赖于光的非线性效应，通过改变光的相位和幅度来实现逻辑运算，然而由于光学非线性效应效率低，因此难以实现确定性的Toffoli光量子逻辑门。

发明内容

[0007] 为了解决上述问题，本申请提供一种Toffoli光量子逻辑门，将光子作为输入比特，利用光电混合技术，实现确定性的Toffoli光量子逻辑门，提高了光子计算和逻辑处理的效率，其具体方案如下：

[0008] 第一方面，本申请公开了一种Toffoli光量子逻辑门，包括第一控制比特光处理模块、第二控制比特光处理模块、目标比特光处理模块、电处理模块、激光器、目标比特映射执行模块、三个光放大器和三个输出耦合模块；

[0009] 第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块均具有两个输出端且三个光处理模块的输出上端均与电处理模块连接，三个光处理模块的输出下端与三个光放大器一一对应连接，三个光处理模块均用于对光强为0或光强为P的光脉冲处理，使一部分光脉冲转换为包含光强信息的电压信号并传输至电处理模块，另一部分光脉冲直接传输至相应的光放大器；与两个控制比特光处理模块一一对应连接的两个光放大器其输出端与两个输出耦合模块一一对应连接；

[0010] 电处理模块基于三个光处理模块输入的包含光强信息的电压信号并结合预设在其内的查找表输出第一控制模拟信号和第二控制模拟信号，电处理模块分别与激光器和目标比特映射执行模块连接，第一控制模拟信号传输至目标比特映射执行模块，第二控制模拟信号传输至激光器；

[0011] 三个光放大器均用于将接收的光脉冲光强放大到与相应连接的光处理模块输入端的光强一致；目标比特映射执行模块具有两个输入端和两个输出端，其输入上端与激光器连接，输入下端与目标比特光处理模块相应连接的光放大器连接，其输出上端为无效输出端，输出下端与另一个输出耦合模块连接；三个输出耦合模块均用于将接收的光脉冲耦合输出；激光器基于第二控制模拟信号输出光强为0或光强为P的光脉冲，目标比特映射执行模块基于第一控制模拟信号将其输入端输入的光脉冲以交叉状态或直通状态输出。

[0012] 进一步地，还包括三个延时模块，分别用于对相应光处理模块输出下端输出的光脉冲延时处理，使三个输出耦合模块同时接收相应的光脉冲，三个延时模块的输入端与三个光处理模块的输出下端一一对应连接，三个延时模块的输出端与三个光放大器的输入端一一对应连接。

[0013] 进一步地，查找表的配置关系为：第一控制比特光处理模块和第二控制比特光处理模块处理的光脉冲强度至少有一个为0时，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；若第一控制比特光处理模块和第二控制比特光处理模块处理的光脉冲强度均为P，目标比特光处理模块处理的光脉冲强度为0，则电处理模块输出的第一控制模拟信号为VX，输出的第二控制模拟信号为Q1；若第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块处理的光脉冲强度均为P，则电处理模块输出的第一控制模拟信号为VX，输出的第二控制模拟信号为Q0；其中V//表示第一控制模拟信号作用于目标比特映射执行模块时，目标比特映射执行模块将其输入端输入的光脉冲以直通状态输出；VX表示第一控制模拟信号作用于目标比特映射执行模块时，目标比特映射执行模块将其输入端输入的光脉冲以交叉状态输出；Q1表示第二控制模拟信号作用于激光器时，激光器输出强度为P的光脉冲；Q0表示第二控制模拟信号作用于激光器时，激光器输出强度为0的光脉冲。

[0014] 进一步地，第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块均包括耦合输入模块、波导分束器和光电探测器，波导分束器具有两个输入端和两个输出端，其输入上端为无效输入端，输入下端与耦合输入模块连接，输出上端与光电探测器连接，输出下端与相应的光放大器连接；耦合输入模块用于接收光脉冲并将光脉冲耦合输入至波导分束器；波导分束器用于将接收的光脉冲分束，使一部分光输入至光电探测器，另一部分光输入至相应的光放大器；光电探测器用于探测从波导分束器输出上端输出的光束的强度，并将光强信号转换为电压信号。

[0015] 进一步地，电处理模块包括三个模数转换器、一个可编程逻辑门阵列和两个数模转换器；三个模数转换器分别为第一模数转换器、第二模数转换器和第三模数转换器，两个数模转换器分别为第一数模转换器和第二数模转换器；第一模数转换器与第一控制比特光处理模块的输出上端连接，第二模数转换器与第二控制比特光处理模块的输出上端连接，第三模数转换器与目标比特光处理模块的输出上端连接，模数转换器用于接收对应光处理模块输出的电压信号并将电压信号转换为数字信号同时将数字信号传输给可编程逻辑门阵列；可编程逻辑门阵列具有三个输入端和两个输出端，用于接收三个模数转换器输出的数字信号并根据其预先内置的查找表输出第一控制数字信号和第二控制数字信号，可编程逻辑门阵列的两个输出端连接相应的数模转换器，第一数模转换器用于接收第一控制数字信号并将第一控制数字信号转换为第一控制模拟信号且将第一控制模拟信号作用于目标比特映射执行模块；第二数模转换器用于接收第二控制数字信号并将第二控制数字信号转换为第二控制模拟信号且将第二控制模拟信号作用于激光器。

[0016] 优选地，目标比特映射执行模块为MZ干涉仪，包括第一50:50分束器、干涉上臂、干涉下臂、第二50:50分束器和相位调制器，干涉上臂的两端分别连接第一50:50分束器的输出上端和第二50:50分束器的输入上端，干涉下臂的两端分别连接第一50:50分束器的输出下端和第二50:50分束器的输入下端，相位调制器设置在干涉上臂或干涉下臂上；第一50:50分束器的输入上端与激光器连接，其输入下端与目标比特光放大器的输出端连接；第二
50:50分束器的输出上端为无效输出端，其输出下端与目标比特输出耦合模块连接；电处理模块与相位调制器连接。

[0017] 优选地，延时模块为可调光延时芯片。

[0018] 进一步地，第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块还均包括具有两个输出端的光束分配器，光束分配器与耦合输入模块的输出端连接且其输出下端与波导分束器的输入下端连接，其输出上端无效输出端，光束分配器用于对输入的光脉冲路径分配，使接收的光脉冲从其输出上端输出或从其输出下端输出至波导分束器。

[0019] 优选地，波导分束器为固定分束比分束器。

[0020] 优选地，光束分配器为MZI型光开关或铌酸锂强度调制器。

[0021] 总体而言，通过本申请所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

[0022] 本申请提供了一种Toffoli光量子逻辑门，通过三个光处理模块对输入的三路光脉冲进行处理，每一路光脉冲经过相应的光处理模块处理后输出两部分信号，一部分输出包含光强信息的电压信号，另一部分输出部分光脉冲且部分光脉冲经过相应的光放大器处理后放大到与相应连接的光处理模块输入端的光强一致，三路包含光强信息的电压信号同时输入至电处理模块，电处理模块根据接受的三路电压信号和其内预设的查找表输出两个控制模拟信号，分别作用于目标比特映射执行模块和激光器，目标比特映射执行模块设置在目标比特光放大器的输出光路上且激光器与目标比特映射执行模块连接，激光器基于作用于其上的控制模拟信号输出光强为0或输出相应光强的光脉冲，目标比特映射执行模块基于作用于其上的控制模拟信号将其输入端输入的光脉冲以交叉状态或直通状态输出，最终实现Toffoli门的真值表。本申请以输入光子作为输入比特，利用光电混合处理，实现确定性的Toffoli光量子逻辑门，而不是概率性实现Toffoli门，提高了光子计算和逻辑处理的效率。

附图说明

[0023] 为更清楚地说明本实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0024] 图1为本申请实施例提供的一种Toffoli光量子逻辑门的结构示意图；

[0025] 图2为本申请另一实施例提供的一种Toffoli光量子逻辑门的结构示意图；

[0026] 图3为本申请一个实施例中三个光处理模块的结构示意图；

[0027] 图4为本申请另一实施例中三个光处理模块的结构示意图；

[0028] 图5为本申请再一实施例中三个光处理模块的结构示意图；

[0029] 图6为本申请中电处理模块的结构示意图；

[0030] 图7为本申请基于图2和图6形成的一种Toffoli光量子逻辑门的结构示意图；

[0031] 图8为本申请一个实施例中光束分配器/目标比特映射执行模块的结构示意图；

[0032] 图9为本申请基于图2、图5、图6和图8形成的一种Toffoli光量子逻辑门的结构示意图。

具体实施方式

[0033] 为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请实施例作进一步详细的说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0034] 在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

[0035] 为了便于理解和解释本申请实施例提供的技术方案，下面将先对本申请的背景技术进行说明。

[0036] Toffoli光量子逻辑门是一种通用可逆逻辑门，具有三个输入和三个输出，任意可逆电路可由Toffoli门构造得到。在以光子为物理载体的计算体系中，光量子逻辑门的实现依赖于光的非线性效应，通过改变光的相位和幅度来实现逻辑运算，然而由于光学非线性效应效率低，因此难以实现确定性的Toffoli光量子逻辑门。

[0037] 基于此，本申请提供一种Toffoli光量子逻辑门，包括第一控制比特光处理模块、第二控制比特光处理模块、目标比特光处理模块、电处理模块、激光器、目标比特映射执行模块、三个光放大器和三个输出耦合模块。

[0038] 第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块均具有两个输出端且三个光处理模块的输出上端均与电处理模块连接，三个光处理模块的输出下端与三个光放大器一一对应连接，三个光处理模块均用于对光强为0或光强为P的光脉冲处理，使一部分光脉冲转换为包含光强信息的电压信号并传输至电处理模块，另一部分光脉冲直接传输至相应的光放大器；与两个控制比特光处理模块一一对应连接的两个光放大器其输出端与两个输出耦合模块一一对应连接。

[0039] 电处理模块基于三个光处理模块输入的包含光强信息的电压信号并结合预设在其内的查找表输出第一控制模拟信号和第二控制模拟信号，电处理模块分别与激光器和目标比特映射执行模块连接，第一控制模拟信号传输至目标比特映射执行模块，第二控制模拟信号传输至激光器。

[0040] 三个光放大器均用于将接收的光脉冲光强放大到与相应连接的光处理模块输入端的光强一致；目标比特映射执行模块具有两个输入端和两个输出端，其输入上端与激光器连接，输入下端与目标比特光处理模块相应连接的光放大器连接，其输出上端为无效输出端，输出下端与另一个输出耦合模块连接；三个输出耦合模块均用于将接收的光脉冲耦合输出；激光器基于第二控制模拟信号输出光强为0或光强为P的光脉冲，目标比特映射执行模块基于第一控制模拟信号将其输入端输入的光脉冲以交叉状态或直通状态输出。

[0041] 为了便于解释和阐述，这里将三个光放大器分别命名为第一控制比特光放大器、第二控制比特光放大器和目标比特光放大器，将三个输出耦合模块分别对应命名为第一控制比特输出耦合模块、第二控制比特输出耦合模块和目标比特输出耦合模块。

[0042] 具体地，如图1所示，第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块均具有两个输出端，第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块的输出上端均与电处理模块连接，第一控制比特光处理模块的输出下端与第一控制比特光放大器连接，第二控制比特光处理模块的输出下端与第二控制比特光放大器连接，目标比特光处理模块的输出下端与目标比特光放大器连接；第一控制比特光处理模块用于对光强为0或光强为P的光脉冲处理，使一部分光脉冲转换为包含光强信息的电压信号并传输至电处理模块，另一部分光脉冲直接传输至第一控制比特光放大器；第二控制比特光处理模块用于对光强为0或光强为P的光脉冲处理，使一部分光脉冲转换为包含光强信息的电压信号并传输至电处理模块，另一部分光脉冲直接传输至第二控制比特光放大器；目标比特光处理模块用于对光强为0或光强为P的光脉冲处理，使一部分光脉冲转换为包含光强信息的电压信号并传输至电处理模块，另一部分光脉冲直接传输至目标比特光放大器。

[0043] 三路光脉冲分别相应的输入至三个光处理模块中，光脉冲由外部光源产生，三路光脉冲对应由三个外部光源产生，每个外部光源输出一定强度的光脉冲到对应的光处理模块，且三个外部光源分别产生的光脉冲同时输入至相应的光处理模块。在本申请的一个实施例中，三个外部光源分别按照预设在电处理模块中的查找表以固定重复频率不间断的输出光强为0或光强为P的光脉冲，三个光处理模块均对光强为0或光强为P的光脉冲处理，使一部分光脉冲转换为包含光强信息的电压信号并传输至电处理模块，另一部分光脉冲直接传输至相应的光放大器。在本申请中输出光强为0的光脉冲可以理解为不输出光脉冲。三个外部光源均受控于一个控制芯片或上位机且它们输出光脉冲的周期均相同，通过经典控制信号分别作用于三个外部光源，使三个外部光源分别输出相对应的光脉冲。

[0044] 电处理模块基于第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块输入的包含光强信息的电压信号并结合预设在其内的查找表输出第一控制模拟信号和第二控制模拟信号，电处理模块分别与激光器和目标比特映射执行模块连接，第一控制模拟信号传输至目标比特映射执行模块，第二控制模拟信号传输至激光器。

[0045] 本申请中内置在电处理模块中的查找表的配置关系为：第一控制比特光处理模块和第二控制比特光处理模块处理的光脉冲强度至少有一个为0时，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；若第一控制比特光处理模块和第二控制比特光处理模块处理的光脉冲强度均为P，目标比特光处理模块处理的光脉冲强度为0，则电处理模块输出的第一控制模拟信号为VX，输出的第二控制模拟信号为Q1；若第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块处理的光脉冲强度均为P，则电处理模块输出的第一控制模拟信号为VX，输出的第二控制模拟信号为Q0；其中V//表示第一控制模拟信号作用于目标比特映射执行模块时，目标比特映射执行模块将其输入端输入的光脉冲以直通状态输出；VX表示第一控制模拟信号作用于目标比特映射执行模块时，目标比特映射执行模块将其输入端输入的光脉冲以交叉状态输出；Q1表示第二控制模拟信号作用于激光器时，激光器输出强度为P的光脉冲；Q0表示第二控制模拟信号作用于激光器时，激光器输出强度为0的光脉冲。

[0046] 具体地，本申请的查找表的配置关系如表2所示，其中V//表示第一控制模拟信号作用于目标比特映射执行模块时，目标比特映射执行模块将其输入端输入的光脉冲以直通状态输出；VX表示第一控制模拟信号作用于目标比特映射执行模块时，目标比特映射执行模块将其输入端输入的光脉冲以交叉状态输出。

[0047] 表2

[0048]

[0049] 如表2所示，查找表有8种配置关系，分别为：

[0050] （1）三个光处理模块处理的光脉冲强度均为0时，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；

[0051] （2）第一控制比特光处理模块和第二控制比特光处理模块处理的光脉冲强度均为0，而目标比特光处理模块处理的光脉冲强度为P，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；

[0052] （3）第一控制比特光处理模块和目标比特光处理模块处理的光脉冲强度均为0，而第二控制比特光处理模块处理的光脉冲强度为P，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；

[0053] （4）第一控制比特光处理模块处理的光脉冲强度均为0，而第二控制比特光处理模块和目标比特光处理模块处理的光脉冲强度均为P，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；

[0054] （5）第一控制比特光处理模块处理的光脉冲强度为P，而第二控制比特光处理模块和目标比特光处理模块处理的光脉冲强度均为0，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；

[0055] （6）第一控制比特光处理模块和目标光处理模块处理的光脉冲强度为P，而第二控制比特光处理模块处理的光脉冲强度为0，则电处理模块输出的第一控制模拟信号为V//，输出的第二控制模拟信号为Q0；

[0056] （7）第一控制比特光处理模块和第二控制比特光处理模块处理的光脉冲强度均为P，目标比特光处理模块处理的光脉冲强度为0，则电处理模块输出的第一控制模拟信号为VX，输出的第二控制模拟信号为Q1；

[0057] （8）三个光处理模块处理的光脉冲强度均为P时，则电处理模块输出的第一控制模拟信号为VX，输出的第二控制模拟信号为Q0。

[0058] 电处理模块基于上述8种配置关系工作。

[0059] 第一控制比特光放大器、第二控制比特光放大器和目标比特光放大器均用于将接收的光脉冲光强放大到与相应连接的光处理模块输入端的光强一致；第一控制比特光放大器与第一控制比特输出耦合模块连接，第二控制比特光放大器与第二控制比特输出耦合模块连接。

[0060] 由上述内容可知，光处理模块对相应输入的光脉冲处理会形成两部分，其中一部分光脉冲输入至相应的光放大器，因此光放大器接收的光脉冲的强度小于相应光处理模块输入端的光强，因此采用光放大器对从光处理模块输出下端输出的光脉冲进行放大，经过放大后其输出的光脉冲强度与相应连接的光处理模块输入端的光强一致。在本申请中，光放大器可以采用半导体光放大器，以便于片上集成。

[0061] 目标比特映射执行模块具有两个输入端和两个输出端，其输入上端与激光器连接，输入下端与目标比特光放大器连接，其输出上端为无效输出端，输出下端与目标比特输出耦合模块连接；激光器基于第二控制模拟信号输出光强为0或光强为P的光脉冲，目标比特映射执行模块基于第一控制模拟信号将其输入端输入的光脉冲以交叉状态或直通状态输出。

[0062] 目标比特映射执行模块具有两个输入端和两个输出端，交叉状态为：从目标比特映射执行模块输入上端输入的光脉冲从其输出下端输出；从目标比特映射执行模块输入下端输入的光脉冲从其输出上端输出。直通状态为：目标比特映射执行模块输入上端输入的光脉冲从其输出上端输出；从目标比特映射执行模块输入下端输入的光脉冲从其输出下端输出。

[0063] 激光器受控于电处理模块输出的第二控制模拟信号，此激光器可以是外置激光器，也可以是三五族激光器芯片。为了缩小整个系统的体积，优选采用三五族激光器芯片，通过混合封装的方式组成整个系统。

[0064] 第一控制比特输出耦合模块、第二控制比特输出耦合模块和目标比特输出耦合模块均用于将接收的光脉冲耦合输出。

[0065] 此三个输出耦合模块可以均为边缘耦合器或光栅耦合器。

[0066] 在本申请的另一个实施例中，Toffoli光量子逻辑门还包括三个延时模块，分别用于对相应光处理模块输出下端输出的光脉冲延时处理，使第一控制比特输出耦合模块、第二控制比特输出耦合模块和目标比特输出耦合模块三个输出耦合模块同时接收相应的光脉冲，三个延时模块的输入端与三个光处理模块的输出下端一一对应连接，三个延时模块的输出端与三个光放大器的输入端一一对应连接。

[0067] 为了便于理解和阐述，三个延时模块分别命名为第一控制比特延时模块、第二控制比特延时模块和目标比特延时模块，如图2所示，第一控制比特延时模块的输入端与第一控制比特光处理模块的输出下端连接，其输出端与第一控制比特光放大器的输入端连接，用于对从第一控制比特光处理模块输出下端输出的光脉冲进行延时处理；第二控制比特延时模块的输入端与第二控制比特光处理模块的输出下端连接，其输出端与第二控制比特光放大器的输入端连接，用于对从第二控制比特光处理模块输出下端输出的光脉冲进行延时处理；目标比特延时模块的输入端与目标比特光处理模块的输出下端连接，其输出端与目标比特光放大器的输入端连接，用于对从目标比特光处理模块输出下端输出的光脉冲进行延时处理。三个延时模块优选为可调光延时芯片，三个延时模块分别对接收的光脉冲延时，以使第一控制比特输出耦合模块、第二控制比特输出耦合模块和目标比特输出耦合模块三个输出耦合模块同时接收相应的光脉冲，也即是通过延时模块的作用，最终使三路光脉冲同时从相应的输出耦合模块输出。

[0068] 本申请中三个光处理模块、三个光放大器、目标比特映射执行模块以及三个输出耦合模块可以集成在光学芯片上。激光器可以集成在光学芯片上，也可单独为激光器芯片。电处理模块可以集成在一个电学芯片上。各芯片之间通过混合封装如倒装焊、共晶焊等方式形成整个芯片系统。

[0069] 具体地，在本申请中第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块均包括耦合输入模块、波导分束器和光电探测器，如图3所示，波导分束器具有两个输入端和两个输出端，其输入上端为无效输入端，输入下端与耦合输入模块连接，输出上端与光电探测器连接，输出下端与相应的光放大器连接；耦合输入模块用于接收光脉冲并将光脉冲耦合输入至波导分束器；波导分束器用于将接收的光脉冲分束，使一部分光输入至光电探测器，另一部分光输入至相应的光放大器；光电探测器用于探测从波导分束器输出上端输出的光束的强度，并将光强信号转换为电压信号。

[0070] 第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块三个光处理模块的结构完全相同，均包括耦合输入模块、波导分束器和光电探测器，耦合输入模块用于将外部光源产生的光脉冲耦合输入至波导分束器。波导分束器将接收的光脉冲分束，使一部分光输入至光电探测器，另一部分光输入至相应的光放大器。在本申请中波导分束器可为固定分束比分束器或可调分束器，为了便于后续光脉冲的处理，如放大处理等，优选波导分束器采用固定分束比分束器，如50:50分束器，对接收的光脉冲进行能量均分，分别输入至光电探测器和相应的光放大器，由于波导分束器为50:50分束器，则光放大器对接收的光脉冲光强放大一倍即可达到50:50分束器输入端光脉冲的光强。当然波导分束器也可以采用其它分束比的分束器，如10:90分束器等，此种情况下光放大器对接收的光脉冲的光强放大相应倍数达到分束器输入端光脉冲的光强即可，本申请不对波导分束器的分束比做具体限定。这里需要注意的是，当波导分束器为固定分束比分束器时，因为其输入上端为无效输入端，则此时的波导分束器即为Y型分束器，其输入端与耦合输入模块的输出端连接。光电探测器探测从波导分束器输出上端输出的光束的强度，并将光强信号转换为包含光强信息的电压信号且将电压信号传输给电处理模块，光电探测器输出的电压信号为电压模拟信号。

[0071] 同样地，在本申请中耦合输入模块为边缘耦合器或光栅耦合器。

[0072] 在本申请的另一个实施例中，如图4所示，第一控制比特光处理模块、第二控制比特光处理模块和目标比特光处理模块还均包括具有两个输出端的光束分配器，光束分配器与耦合输入模块的输出端连接，其输出下端与波导分束器的输入下端连接，其输出上端无效输出端，光束分配器用于对输入的光脉冲路径分配，使接收的光脉冲从其输出上端输出或从其输出下端输出至波导分束器。

[0073] 上述的一个实施例中，三个外部光源需要按照预设在电处理模块中的查找表依次相应输出光强为0或光强为P的光脉冲，三个光处理模块均对光强为0或光强为P的光脉冲处理。而在图4的实施例下，通过在光处理模块中增设光束分配器，实现对外部输入的光的路径分配，外部光源输入的光可以是连续光也可以是周期性光脉冲。当光处理模块需要对光强为0的光脉冲处理时，通过对光束分配器的调制，使输入的光从其输出上端（无效输出端）输出；当光处理模块需要对光强为P的光脉冲处理时，通过对光束分配器的调制，使输入的光从其输出下端输入至波导分束器。对光束分配器的调制参数可以按照预设在电处理模块中的查找表在外部上位机上设置。

[0074] 在本申请中，光束分配器为MZI型光开关或铌酸锂强度调制器。当光束分配器为MZI型光开关，其具体结构与MZ干涉仪的结构相同如图8所示。三个光处理模块的结构如图5所示，耦合输入模块的输出端与MZI型光开关中第一50:50分束器的输入下端连接，第一50:50分束器的输入上端为无效输入端，波导分束器的输入下端与MZI型光开关中第二50:50分束器的输出下端连接，第二50:50分束器的输出上端为无效输出端。通过调整MZI光开关中相位调制器的相位，使MZI光开关在直通状态和交叉状态切换。当光处理模块需要对光强为
0的光脉冲处理时，通过调整MZI光开关中相位调制器的相位，使MZI光开关处于交叉状态，使从第一50:50分束器输入下端输入的光从第二50:50分束器的输出上端输出；当光处理模块需要对光强为P的光脉冲处理时，再次调整MZI光开关中相位调制器的相位，使MZI光开关处于直通状态，使从第一50:50分束器输入下端输入的光从第二50:50分束器的输出下端输入至波导分束器，从而实现对输入的光的路径分配。MZI光开关中的相位调制器通过外置经典控制信号对输入其中的光束相位进行调节实现路径分配。

[0075] 在另一个实施例中，光束分配器为铌酸锂强度调制器。通过改变外加电场对铌酸锂强度调制器的作用，使输入其内的光发生相长干涉或相消干涉，相长干涉过程为输出光强为P的光脉冲至波导分束器，相消干涉过程为输出光强为0的光脉冲。

[0076] 进一步地，本申请的电处理模块包括三个模数转换器、一个可编程逻辑门阵列和两个数模转换器，如图6所示，三个模数转换器分别为第一模数转换器、第二模数转换器和第三模数转换器，两个数模转换器分别为第一数模转换器和第二数模转换器。具体地参见图7，第一模数转换器与第一控制比特光处理模块的输出上端连接，第二模数转换器与第二控制比特光处理模块的输出上端连接，第三模数转换器与目标比特光处理模块的输出上端连接，模数转换器用于接收对应光处理模块输出的电压信号并将电压信号转换为数字信号同时将数字信号传输给可编程逻辑门阵列；可编程逻辑门阵列具有三个输入端和两个输出端，用于接收三个模数转换器输出的数字信号并根据其预先内置的查找表输出第一控制数字信号和第二控制数字信号，可编程逻辑门阵列的两个输出端连接相应的数模转换器，第一数模转换器用于接收第一控制数字信号并将第一控制数字信号转换为第一控制模拟信号且将第一控制模拟信号作用于目标比特映射执行模块；第二数模转换器用于接收第二控制数字信号并将第二控制数字信号转换为第二控制模拟信号且将第二控制模拟信号作用于激光器。

[0077] 可编程逻辑门阵列（FPGA）是一种可编程逻辑器件，为一种集成电路芯片。查找表是可编辑逻辑门阵列中最常见的逻辑结构之一，在可编程逻辑门阵列中，可以通过编程实现各种逻辑电路的功能。查找表的结构可以用一个真值表来表示，当输入信号到达查找表时，查找表会根据输入信号的值查找对应的行，并将该行的输出值作为查找表的输出。

[0078] 在电处理模块中，三个模数转换器分别将相应的光处理模块输出上端输出的包含光强信息的电压模拟信号转换为数字信号并将数字信号传输给可编程逻辑门阵列，可编程逻辑门阵列同时接收三路数字信号并按照表2查找表的配置关系输出第一控制数字信号和第二控制数字信号，第一控制数字信号传输至第一数模转换器转换为第一控制模拟信号，第二控制数字信号传输至第二数模转换器转换为第二控制模拟信号，激光器基于第二控制模拟信号输出光强为0或光强为P的光脉冲，目标比特映射执行模块基于第一控制模拟信号将其输入端输入的光脉冲以交叉状态或直通状态输出。基于表2查找表的配置关系，最终第一控制比特输出耦合模块、第二控制比特输出耦合模块和目标比特输出耦合模块接收的光脉冲的强度如表3所示。

[0079] 在表3中，前六种情况，第一控制模拟信号均为V//，第二控制模拟信号均为Q0，因此激光器输出光强为0的光脉冲，目标比特映射执行模块以直通状态输出，即从目标比特映射执行模块输入下端输入的光脉冲从其输出下端输出，所以在这六种配置关系里，目标比特输出耦合模块接收的光脉冲强度即为目标比特光处理模块处理的光脉冲强度。对于第七种情况，第一控制模拟信号为VX，第二控制模拟信号为Q1，因此激光器输出光强为P的光脉冲，目标比特映射执行模块以交叉状态输出，即从目标比特映射执行模块输入上端输入的光脉冲从其输出下端输出，所以目标比特输出耦合模块接收的光脉冲的强度为P。对于第八种情况，第一控制模拟信号为VX，第二控制模拟信号为Q0，因此激光器输出光强为0的光脉冲，目标比特映射执行模块以交叉状态输出，即从目标比特映射执行模块输入下端输入的光脉冲从其输出上端（无效输出端）输出，所以目标比特输出耦合模块接收的光脉冲的强度为0。

[0080] 表3

[0081]

[0082] 结合Toffoli门的功能：如果前两个输入逻辑数为1，也即是两个控制比特均为1时，则第三个输出端口逻辑数是第三个输入端口逻辑数的翻转数，也即是实现目标比特的翻转，而其它的输出端口逻辑数与对应的输入端口逻辑数保持不变。在本申请中以输入光子的强度作为输入比特，光强0表示控制比特为0，光强为P表示控制比特为1,对比表3中三个光处理模块处理的光脉冲强度和三个输出耦合模块接收的光脉冲强度可知，通过本申请实现了Toffoli门的功能。在本申请中，只要按照电处理模块中预设的查找表配置关系操作即可实现Toffoli门的功能，也即是实现通过本申请可以实现确定性的Toffoli光量子逻辑门，而不是概率性实现Toffoli门，因此采用本申请可提高光子计算和逻辑处理的效率。

[0083] 在本申请的一个实施例中，目标比特映射执行模块为MZ干涉仪，如图8所示，包括第一50:50分束器、干涉上臂、干涉下臂、第二50:50分束器和相位调制器，干涉上臂的两端分别连接第一50:50分束器的输出上端和第二50:50分束器的输入上端，干涉下臂的两端分别连接第一50:50分束器的输出下端和第二50:50分束器的输入下端，相位调制器设置在干涉上臂或干涉下臂上；第一50:50分束器的输入上端与激光器连接，其输入下端与目标比特光放大器的输出端连接；第二50:50分束器的输出上端为无效输出端，其输出下端与目标比特输出耦合模块连接；电处理模块与相位调制器连接。

[0084] 电处理模块输出的第一控制模拟信号传输至相位调制器，相位调制器基于此信号进行相位调制。当电处理模块输出的第一控制模拟信号为V//时，MZ干涉仪中的相位调制器基于此信号调节其相位，使MZ干涉仪输入端的光脉冲以直通状态输出，由表3可知，当电处理模块输出的第一控制模拟信号为V//时，其输出的第二控制模拟信号为Q0，也即是激光器输出光强为0的光脉冲，因此MZ干涉仪中的相位调制器基于V//信号调节其相位，使MZ干涉仪输入下端的光脉冲从其输出下端输出，因此目标比特输出耦合模块接收的光脉冲强度与目标比特光处理模块处理的光脉冲强度一致。当电处理模块输出的第一控制模拟信号为VX时，MZ干涉仪中的相位调制器基于此信号调节其相位，使MZ干涉仪输入端的光脉冲以交叉状态输出，由表3可知，当电处理模块输出的第一控制模拟信号为VX，其输出的第二控制模拟信号存在两种情况，一种为Q1，另一种为Q0。当第一控制模拟信号为VX，第二控制模拟信号为Q1时，也即是激光器输出光强为P的光脉冲，MZ干涉仪中的相位调制器基于VX信号调节其相位，使MZ干涉仪输入上端的光脉冲从其输出下端输出，其输入下端的光脉冲从其输出上端（无效输出端）输出，因此目标比特输出耦合模块接收的光脉冲强度与激光束输出的光脉冲强度一致。当第一控制模拟信号为VX，第二控制模拟信号为Q0时，也即是激光器输出光强为0的光脉冲，MZ干涉仪中的相位调制器基于VX信号调节其相位，使MZ干涉仪输入上端的光脉冲从其输出下端输出，其输入下端的光脉冲从其输出上端（无效输出端）输出，因此目标比特输出耦合模块接收的光脉冲强度与激光器输出的光脉冲强度一致。综合八种配置关系的输出结果可知，本申请实现了确定性的Toffoli光量子逻辑门。

[0085] 在本申请中，基于图2、图5、图6和图8形成的Toffoli光量子逻辑门的结构如图9所示。具体地，第一控制比特光处理模块中的光电探测器与电处理模块中的第一模数转换器连接，第一控制比特光处理模块中的光电探测器探测其接收的光脉冲的强度并将光强信号转换为电压模拟信号，转换的电压模拟信号传输至第一模数转换器，第一模数转换器将其接收的电压模拟信号转换为电压数字信号并将转换后的电压数字信号传输给可编程逻辑门阵列。第二控制比特光处理模块中的光电探测器与电处理模块中的第二模数转换器连接，第二控制比特光处理模块中的光电探测器探测其接收的光脉冲的强度并将光强信号转换为电压模拟信号，转换的电压模拟信号传输至第二模数转换器，第二模数转换器将其接收的电压模拟信号转换为电压数字信号并将转换后的电压数字信号传输给可编程逻辑门阵列。目标控制比特光处理模块中的光电探测器与电处理模块中的第三模数转换器连接，同样地，目标比特光处理模块中的光电探测器探测其接收的光脉冲的强度并将光强信号转换为电压模拟信号，转换的电压模拟信号传输至第三模数转换器，第三模数转换器将其接收的电压模拟信号转换为电压数字信号并将转换后的电压数字信号传输给可编程逻辑门阵列。可编程逻辑门阵列基于三路电压数字信号输出第一控制数字信号和第二控制数字信号。第一控制数字信号传输给第一数模转换器，第二控制数字信号传输给第二数模转换器；第一数模转换器与MZ干涉仪（目标比特映射执行模块）中的相位调制器连接，第二数模转换器与激光器连接。第一数模转换器将其接收的第一控制数字信号转换为第一控制模拟信号并将第一控制模拟信号传输给MZ干涉仪中的相位调制器。第二数模转换器将其接收的第二控制数字信号转换为第二控制模拟信号并将第二控制模拟信号反馈给激光器。MZ干涉仪中的相位调制器基于第一控制模拟信号和激光器基于第二控制模拟信号的工作机理和过程已在上述内容中详述，这里不再赘述。

[0086] 本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

[0087] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。