一种OTP模块的烧录方法及数据帧

摘要

本发明提供了一种OTP模块的烧录方法及数据帧，涉及OTP数据烧录技术领域，系统的时钟的周期为T，目的是实现高度集成和独立的低成本、高可靠性以及低数据量的数据帧配置控制；包括通过握手协议进行验证；通过起始信号触发烧录操作；根据烧录需求控制烧录标志位；连续传输有效数据；通过任意数据推挤帧数据进而把所述有效数据推送到指定的存储模块；通过终止信号停止烧录操作；通过将总线拉高，设置进入熔断模式。本发明具有数据烧录效率高、可靠性高、成本低的优点。

权利要求

1.一种OTP模块的烧录方法，系统的时钟的周期为T，其特征在于，包括：通过握手协议进行验证；

通过起始信号触发烧录操作；

根据烧录需求控制烧录标志位；

连续传输有效数据；

通过任意数据推挤帧数据进而把所述有效数据推送到指定的存储模块；

通过终止信号停止烧录操作；

通过将总线拉高，设置进入熔断模式；

所述烧录标志位包括MODE0和MODE1；

所述MODE0用于读写控制，通过赋值0作为写模式的控制，通过赋值1作为读模式的控制；

所述MODE1用作写保护，赋值0时开启熔断功能，1时关闭熔断功能；

所述有效数据的位数为23bit；

所述任意数据为包含任意内容的2bit数据。

2.根据权利要求1所述的一种OTP模块的烧录方法，其特征在于，所述握手协议的结构为SSLSLLS，其中，S为短脉冲，L为长脉冲。

3.根据权利要求2所述的一种OTP模块的烧录方法，其特征在于，所述短脉冲的高电平持续时间不超过1T，间隔时间超过2T；所述长脉冲的高电平持续时间超过2T。

4.根据权利要求1所述的一种OTP模块的烧录方法，其特征在于，所述起始信号包括两个连续脉冲，脉冲时间不大于T，脉冲宽度和间隔均不小于1μs。

5.根据权利要求4所述的一种OTP模块的烧录方法，其特征在于，所述终止信号的结构与所述起始信号相同。

6.一种数据帧，应用于权利要求1‑5任意一项所述的一种OTP模块的烧录方法，其特征在于，包括依次排列的握手协议、起始信号、烧录标志、23bit数据位、任意数据、停止信号和总线拉高。

说明书

一种OTP模块的烧录方法及数据帧

技术领域

[0001] 本发明涉及OTP数据烧录技术领域，具体而言，涉及一种OTP模块的烧录方法及数据帧。

背景技术

[0002] OTP模块是一次性可编程器件,归属于非易失性存储器。

[0003] 一般的OTP模块需要地址位，数据位，时钟位，完整的功能需要提供可靠的外部时钟，和对应的控制与同步电路。对于小型的高性能器件，不利于成本，面积和功耗控制，因此通单线协议容易出现误启动，甚至会导致芯片配置发生改变和性能变化。

[0004] 因此，亟需对OTP模块的数据帧及烧录方式进行改进，实现高度集成和独立的低成本、高可靠性以及低数据量的数据帧配置控制。

发明内容

[0005] 本发明的目的在于提供一种OTP模块的烧录方法及数据帧，其可以实现高度集成和独立的低成本、高可靠性以及低数据量的数据帧配置控制。

[0006] 本发明的实施例通过以下技术方案实现：

[0007] 本发明首先提供一种OTP模块的烧录方法，系统的时钟的周期为T，包括：

[0008] 通过握手协议进行验证；

[0009] 通过起始信号触发烧录操作；

[0010] 根据烧录需求控制烧录标志位；

[0011] 连续传输有效数据；

[0012] 通过任意数据推挤帧数据进而把所述有效数据推送到指定的存储模块；

[0013] 通过终止信号停止烧录操作；

[0014] 通过将总线拉高，设置进入熔断模式。

[0015] 优选地，所述握手协议的结构为SSLSLLS，其中，S为短脉冲，L为长脉冲。

[0016] 优选地，所述短脉冲的高电平持续时间不超过1T，间隔时间超过2T；所述长脉冲的高电平持续时间超过2T。

[0017] 优选地，所述起始信号包括两个连续脉冲，脉冲时间不大于T，脉冲宽度和间隔均不小于1μs。

[0018] 优选地，所述终止信号的结构与所述起始信号相同。

[0019] 优选地，所述烧录标志位包括MODE0和MODE1；

[0020] 所述MODE0用于读写控制，通过赋值0作为写模式的控制，通过赋值1作为读模式的控制；

[0021] 所述MODE1用作写保护，赋值0时开启熔断功能，1时关闭熔断功能。

[0022] 优选地，所述有效数据的位数为23bit。

[0023] 优选地，所述任意数据为包含任意内容的2bit数据。

[0024] 为了解决以上问题，本发明还提供了一种数据帧，应用于以上任意一项所述的一种OTP模块的烧录方法，包括依次排列的握手协议、起始信号、烧录标志、23bit数据位、任意数据、停止信号和总线拉高。

[0025] 本发明实施例的技术方案至少具有如下优点和有益效果：

[0026] 本发明的数据帧和烧录方式设计下，可以在构建高集成度和低成本的控制模块的情况下实现控制；

[0027] 本发明的烧录方式可靠性高，能够高效率高质量且稳定地进行数据传输；

[0028] 本发明的处理过程中，数据量尽可能最小化，进一步提升了配置模块的简洁性和提高了处理过程的效率；

[0029] 本发明配置和实施简单，易于实现，可应用范围很广，具备很强的适用性；

[0030] 本发明设计合理、依赖的结构简单、数据量小，具备很高的性价比，便于实施和推广。

附图说明

[0031] 图1为本发明实施例1提供的OTP模块的烧录方法的流程示意图；

[0032] 图2为本发明实施例2提供的写0的案例的波形示意图；

[0033] 图3为本发明实施例2提供的写1的案例的波形示意图。

具体实施方式

[0034] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

[0035] 实施例1

[0036] 本实施例提供一种OTP模块的烧录方法，参阅图1，系统的时钟的周期为T，包括：

[0037] 通过握手协议进行验证；

[0038] 通过起始信号触发烧录操作；

[0039] 根据烧录需求控制烧录标志位；

[0040] 连续传输有效数据；

[0041] 通过任意数据推挤帧数据进而把所述有效数据推送到指定的存储模块；

[0042] 通过终止信号停止烧录操作；

[0043] 通过将总线拉高，设置进入熔断模式。

[0044] 以下为本实施例涉及的OTP模块的基本原理：

[0045] 本实施例的技术方案应用于OTP模块，OTP模块有多个端口，例如CP、D、MODE0、MODE1、/RESET、Y_CP和Y端口；其中CP为时钟端口；D端口的功能是输入串行数据；MODE0为读写控制引脚；MODE1为写保护引脚；/RESET为复位脚，仅写模式下有效，经仿真，该电路复位功能实际是/RESET信号的上升沿触发，复位也并非对各个“Q”位数据清零，而是使“Q”输出对应位的烧录数据；Y_CP为跟踪CP，延迟约5ns；Y为跟踪/RESET，下降沿存在2‑3ns延迟，但上升沿有252.5ns延迟。

[0046] 在一般情况下，OTP模块中电路默认状态MODE0=0，MODE1=1, 实际可以理解为默认状态处于“移位寄存模式”。此外，仿真时发现OTP的上电复位，实际是/RESET引脚的上升沿触发，向Q0至Q22赋予烧录存储的数据。由“Enable and Bias Control”电路实现。因各个bit的D触发器的异步复位和置位端已用于“读模式”读取fuse烧写状态，OTP电路设置了特殊的复位方式。在/RESET上升沿后，真实连接OTP_CELL的MODE0端的信号“I848_Y”被短暂置1（OTP_CELL短暂切换成读模式，持续时间160ns），OTP_CELL内连接fuse的两MOS管也被短暂导通，构建了与“读模式”等效的瞬态环境，即实现了由fuse烧录状态决定的D触发器复位或置位。

[0047] 实施例2

[0048] 本实施例基于实施例1的技术方案，对烧录涉及的每一步进行进一步的说明。

[0049] 在本实施例中，所述握手协议的结构为SSLSLLS，其中，S为短脉冲，L为长脉冲。

[0050] 短脉冲和长脉冲的长度由“OSC”电路在EN1=1、EN2=1、SEL=0时的周期决定，OSC电路即为产生系统的时钟周期T的电路。

[0051] 进一步地，所述短脉冲的高电平持续时间不超过1T，间隔时间超过2T；所述长脉冲的高电平持续时间超过2T。

[0052] 作为一种案例，“OSC”的周期在tt工艺角供电电压3.3V时的频率为13.83us，短脉冲的优选波形产生为：

[0053] #(30*μs) pad_cotrl=1;

[0054] #(5*μs) pad_cotrl=0;

[0055] 长脉冲的优选波形产生为：

[0056] #(30*μs) pad_cotrl=1;

[0057] #(30*μs) pad_cotrl=0;

[0058] 通信脉冲密码输入正确后，YC1引脚将持续保持高电平，且密码验证成功后，至少间隔3T，才进行下一步操作。

[0059] 作为本实施例的优选方案，所述起始信号包括两个连续脉冲，脉冲时间不大于T，脉冲宽度和间隔均不小于1μs。

[0060] 一个起始信号的产生案例如下：

[0061] pad_cotrl=1；

[0062] #(1*μs) pad_cotrl=1;

[0063] #(1*μs) pad_cotrl=1;

[0064] #(1*μs) pad_cotrl=0;

[0065] #(50*μs)；

[0066] 另一方面，所述终止信号的结构与所述起始信号相同。

[0067] 此外，作为优选方案，所述烧录标志位包括MODE0和MODE1；

[0068] 所述MODE0用于读写控制，通过赋值0作为写模式的控制，通过赋值1作为读模式的控制；

[0069] 所述MODE1用作写保护，赋值0时开启熔断功能，1时关闭熔断功能。

[0070] 在下一步骤中，所述有效数据的位数为23bit。

[0071] 最后，在本实施例中，所述任意数据可以优选为包含任意内容的2bit数据。

[0072] 由于信号烧写由低到高位依次烧写，Q[22]的电平值返回到otp_ctr模块控制MODE0和MODE1的状态，烧录标志位为2bit，需赋值为1‑0时，等待传输完成23bit数据之后，触发熔断机制。在本实施例中，写0的时序为th小于1T，th+tl大于3T，其波形示意图参阅图2，写1的时序为th大于3T，其波形示意图参阅图3。特别说明的是，图2‑图3中的网格是便于更直观地分辨图2和图3中th和tl的长度对比。

[0073] 熔断机制的原理如下：

[0074] 默认：Y_SN = 1, Y_RN 受到MODE0状态的控制，当MODE0 = 1，Y_RN = 0， 复位：Q = 0；当MODE0 = 0，Y_RN = 1，Q = D；所以说只有当D = 1的时候才能熔断。先写再熔断；此时：MODE1 = 0时，熔断，M1222B_D = 0；MODE0 = 0，Y_SN = 1，Y_RN = 1，Q = D，写入D的值；熔断之后：M1222B_D = 0，Y_RN = 1一直保持；Y_SN的状态由MODE0 决定，如果MODE0 = 0，则Y_SN = 1, Q = D；如果 MODE0 = 1，Y_SN = 0，Q = 1，因此熔断之后读出来的值是1；由于要移位触发烧写，23bit的Q中途若有1，势必影响MODE1的电平，使其提前跳变为0，而OTP的复位实际上是在给23bit的Q赋值为烧录的状态，而未发生过烧录的芯片保险丝都应是完整的，因此仿真需把OTP的各保险丝均模拟成未熔断，使复位时23bit的Q各位均为0。

[0075] 此外，由本次的相关电路设计，使得PAD引脚数据送入OTP时落后了2个CK0的时钟周期，因此才需要输入任意2bit数据推挤帧数据把有效数据推送到指定的存储模块。

[0076] 最后进行总线拉高的时候，MODE1由高跳变为低，MODE0保持为0，进入熔断模式。

[0077] 实施例3

[0078] 本实施例了提供了一种数据帧，应用于以上任意一项所述的一种OTP模块的烧录方法，包括依次排列的握手协议、起始信号、烧录标志、23bit数据位、任意数据、停止信号和总线拉高。

[0079] 以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。