电流镜感应放大器及其操作方式

摘要

一种电流镜感应放大器及其操作方式。其中，此电流镜感应放大器具有两级的电流镜、第一晶体管以及第二晶体管，其中第一以及第二晶体管都各自具有第一、第二连接端以与栅极端。此电流镜具有电流输入端与电流输出端。第一以及第二晶体管的栅极端分别耦接预先充电电压以及参考信号且其第一连接端电性都耦接电压源，而其第二连接端则接耦接该电流镜的输出端。通过改变第二晶体管长与宽的比例改变该两级电流镜的输出端与该第二晶体管的第二连接端的电流间的比率以及利用第一晶体管所耦接的预先充电电压所提供的电流的方式对该两级电流镜的输出端电位作预先充电。

权利要求

1.一种电流镜感应放大器，其特征是，该电流镜感应放大器包括：

一两级电流镜，该两级电流镜具有输入端以及输出端；

一第一晶体管，具有栅极端、第一连接端以及第二连接端，该第一晶体管的栅极端电性耦接一预先充电电压，且该第一晶体管的第一连接端电性耦接一电压源；以及一第二晶体管，具有栅极端、第一连接端以及第二连接端，该第二晶体管的栅极端电性耦接一参考信号，且该第二晶体管的该第一连接端电性耦接该电压源；

其中，该第一、第二晶体管的第二连接端并联接于上述该两级电流镜的输出端上。

2.如权利要求1所述的电流镜感应放大器，其特征是，该两级电流镜包括：一第三晶体管，具有栅极端、第一连接端以及第二连接端，该第三晶体管的第一连接端耦接该电压源；

一第四晶体管，具有栅极端、第一连接端以及第二连接端，该第四晶体管的第一连接端耦接该电压源；

一第五晶体管，具有栅极端、第一连接端以及第二连接端，该第五晶体管的第一连接端耦接地；以及一第六晶体管，具有栅极端、第一连接端以及第二连接端，该第六晶体管的第一连接端耦接地；

其中，该第三晶体管的栅极端，该第三晶体管的第二连接端以及该第四晶体管的栅极端耦接于一点，该点为该两级电流镜的电流输入端，且该第四晶体管的第二连接端，该第五晶体管的第二连接端，该第五晶体管的栅极端以及该第六晶体管的栅极端耦接于一点，而该第六晶体管的第二连接端为该两级电流镜的电流输出端，此外该第三晶体管以及该第四晶体管构成一第一级电流镜，该第五晶体管以及该第六晶体管构成一第二级电流镜。

说明书

电流镜感应放大器及其操作方式

技术领域

[0001] 本发明是有关于一种感应放大器及其操作方式，且特别是有关于一种电流镜感应放大器及其操作方式。

背景技术

[0002] 目前的感应放大器的架构当中，通常是以差动放大器去做比较而取得数据1或数据0；然而，在感应的过程中，前半段为预先充电时间，而且要预留足够的时间幅度，在预先充电的过程中容易发生预先充电超载，使得数据1感应变慢，并且在放电的过程中万一遇到噪声时，就很容易造成感应到0而失败。为了使数据在传输的过程中，可以更快，且不受噪声的影响，就必需在预先充电的控制上加以改变。

[0003] 我们可通过普通的感应放大器来做了解：

[0004] 由图1可知普通第一型感应放大器，它的操作方式是利用一晶体管112当作是一颗二极管，转换单位电流成其对应电压(VC)，再通过一差动放大器141去比较对应电压(VC)与一参考电压(VREF)而得到数据0和1。

[0005] 但是，一个感应放大器至少需要一个差动放大器且2至8感应放大器就需要一组参考电压产生器；如此一来，就会消耗较大的电流以及电路尺寸(DIE SIZE)。加上对应电压(VC)值的变动很小，数据 0和1的噪声幅度(noise margin)不是很好。 [0006] 因此，另外发展出的一普通的第二型感应放大器，不需要差动放大器，在电路设计上的标尺也比较小。由图2可知，它是用一个时间周期信号CK1来预先充电，以使N1预先充电到数据0的位准。当周期信号CK1位准变高，就可依照位线放电结果而在N1得到数据的位准，而反向器234是一个用在位线放电时的延迟器234，数据通过延迟器234后，由反向器222以及223构成的数据寄存器(latch)235储存数据。

[0007] 这种放大器也有很多问题。像是数据0要变为1的速度取决于所选取记忆单元电流放电的速度，因此比较不适用于高速装置的运用；当一个预先充电周期中，较强的的充电效率容易发生位线位准超出(overshoot)，而较弱的充电效率就会造成位线位准不足(undershoot)，导致数据读取失败。

[0008] 综合上述，可知在普通的感应放大器中，均存有在感应时，因为预先充电时间的问题，导致影响读取数据时的速度。

发明内容

[0009] 有鉴于此，本发明提出一种可以不用预留预先充电时间幅度的感应放大器及其操作方式，这种感应放大器，不会受到预先充电时间的影响，可以使得数据应用在高速传输的装置上。

[0010] 本发明提出一种电流镜感应放大器，包括一个两级电流镜、一个第一晶体管以及一个第二晶体管。

[0011] 其中，第一以及第二晶体管都各自具有第一以及第二连接端。第 一晶体管的栅极端电性耦接一预先充电电压，此晶体管的第连接端电性耦接一电压源；第二晶体管的栅极端电性耦接一参考信号，此晶体管的第一连接端电性耦接上述电压源；且第一、第二晶体管的第二连接端并联接于两级电流镜的电流输出端上。

[0012] 在本发明的一个较佳实施例中，两级电流镜包括第三晶体管，第四晶体管，第五晶体管与第六晶体管。其中，第三晶体管具有栅极端，第一连接端以及第二连接端，此晶体管的第一连接端耦接该电压源。第四晶体管具有栅极端，第一连接端以及第二连接端，此晶体管的第一连接端耦接该电压源。第五晶体管具有栅极端，第一连接端以及第二连接端，此晶体管的第一连接端耦接地。第六晶体管具有栅极端，第一连接端以及第二连接端，且此晶体管的第一连接端耦接地。

[0013] 其中，第三晶体管的栅极端，第三晶体管的第二连接端以及第四晶体管的栅极端耦接于一点，此点为两级电流镜的电流输入端，且第四晶体管的第二连接端，第五晶体管的第二连接端，第五晶体管的栅极端以及第六晶体管的栅极端耦接于一点，而第六晶体管的第二连接端为两级电流镜的电流输出端。

[0014] 此外第三晶体管以及第四晶体管构成一第一级电流镜，第五晶体管以及第六晶体管构成一第二级电流镜。

[0015] 在本发明的一个较佳实施例中，由于当电流镜开始感应电流时，电流由电流镜输入端进入。因此可通过改变第二晶体管长与宽(W/L)的比例来改变该电流镜输出端与第二晶体管的第二连接端的电流间的比率，也就是第六晶体管的第二连接端电流与第二晶体管的第二连 接端电流之间的比率；或是可改变第四晶体管或第五晶体管或第六晶体管的长与宽(W/L)的比例，来改变两极电流镜的输出端与第二晶体管的第二连接端的电流间的比率。通过晶体管在感应的时候，提供一个电流给该电流镜的输出端，而改变其输出端的电位。

[0016] 其中，通过感应放大器中的两级电流镜将其输入端流进的电流在输出端稳定放大，利用其放大器中的一组并联晶体管，来防止电流镜在感应的过程中，输出端的电压不至于因为预先充电电流的关系而掉的太低，也比较能够抵抗噪声所造成的影响。 [0017] 加上，输出端本身的负载远比输入端负载小，所以，对于输出端的充放电速度，一定比对输入端快的多，如此一来，在输出端读取数据的速度，就不会因为输入端负载的影响而变慢。

[0018] 综合上述，本发明以两级电流镜来做数据位准的感应，输入端电流经过两级电流镜的稳定放大，再通过一并联晶体管，提供一电位来弥补，当放大器感应时，因为预先充电电流的关系，所造成在放大器输出端电位大幅下降的情况。如此一来，便不会受到预先充电时间的影响，而可以使数据得以稳定的应用在高速传输的装置上。

[0019] 附图说明

[0020] 图1为普通技术所使用第一型感应放大器与内部的部分电路方框图； [0021] 图2为普通技术所使用第二型感应放大器与内部的部分电路方框图；以及 [0022] 图3为根据本发明的较佳实施例的感应放大器与内部的部分电 路方框图。 [0023] 100-105，111，112，211，212，401-404，411，413，414：MOS晶体管 [0024] 121-123，125，221-223，421-423：反相器

[0025] 124，224，424：反或器

[0026] 131，231，431：位线解码器

[0027] 132，232，432：阵列

[0028] 133，233，433：地线解码器

[0029] 134，234，434：延迟器

[0030] 135，235，435：数据寄存器

[0031] 141：差动放大器

[0032] 441：两级电流镜

具体实施方式

[0033] 本发明的概念，就是利用一组并联晶体管在感应的过程中，去弥补因为预先充电电流所导致电流镜输出端电位下降幅度过大。如此来，就可以使得数据在传输的过程中可以更快更稳定。

[0034] 请参考图3，其为根据本发明较佳实施例的感应放大器与内部的部分电路方框图。 [0035] 在本实施例中，以晶体管401-404作为一两级电流镜441，加上一组并联的晶体管413、414构成一电流镜感应放大器。

[0036] 其中，此两级电流镜以晶体管401以及402作为第一级电流镜，以晶体管403以及404作为第二级电流镜；而晶体管401的第二连接 端为此两级晶体管的电流输入端，晶体管404的第二连接端为此两级电流镜的电流输出端。

[0037] 而两并联的晶体管(晶体管414以及晶体管413)也各自具有第一以及第二连接端。第一晶体管的栅极端电性耦接一预先充电电压，此晶体管414的第一连接端电性耦接一电压源。晶体管413的栅极端电性耦接一参考信号，此晶体管413的第一连接端电性耦接上述电压源。且晶体管414以及晶体管413的第二连接端并联接于上述该电流输出端N2上。

[0038] 感应器的输入端N1接着一颗晶体管411，而晶体管411被控制信号SAEB所控制。晶体管411下端接数据线(DL)，数据线下接位线解码器(BL decoder)431、阵列(Array)432还有地线解码器(GLdecoder)433；感应器的输出端接着一个延迟器(DEL)434，而延迟器
434后面则接着一个由两个反向器422，423做成的数据寄存器435。

[0039] 参考图3可大致了解到电路的流程，晶体管411是感应放大器的门，而控制信号SAEB就是感应放大器的开关。所以当控制信号SAEB在低位(low)的时候，感应放大器打开(on)，一条位线将连接数据线来决定单位感应电流，电流在N1的地方被电流镜感应，电流通过电流镜而在N2形成感应电流，当延迟器434高准位(high)时，数据将被储存起来。 [0040] 当数据在N1的感应上没有问题后，接下来要看的是本发明的较佳实施例在N2上电位的变化。晶体管413的动作反映在单位电流的变化，当晶体管413提供的电流大于晶体管404所需时，N2电位将 被提高为一预定值；然而，当晶体管404所需的电流大于晶体管413所能够提供的电流时，N2将电位将被降低为一预定值。所以，在感应的过程中，N2的电位就会因为晶体管413与晶体管404之间电流的关系，而有所变化。

[0041] 当数据线被选择接在一位线和地线上的时候，由于依附在位线上电容效应的关系，位线会暂时耦合下来，而这种现象却影响了感应时的速度。

[0042] 如果，我们加了一预先电路径在N1上，结果是分享晶体管401的电流，如此会使晶体管404的电流也变小，而且组件的大小是很难去设计的，电流太强会使位线超过充电范围，电流太弱也是没有用的。感应的过程中可能一直有预先充电电流，而这种预先充电电流就会使得电位的起伏有很大的变化，所以就必须在N2预留预先充电时间的幅度。 [0043] 当在一点读取数据必须是一个高电位时，如果当时N2是低电位，就必须要等此点从低电位充电至高电位。其中，充电的时间，也就是预先充电时间的幅度，就决定了数据在读取上的速度。

[0044] 为了不用预留预先充电时间的幅度，在晶体管413以及晶体管414的部分，利用改变晶体管413长与宽(W/L)的比例来改变电流镜输出端N2(此输出端即是第二级电流镜的输出端)与晶体管413的第二连接端的电流间的比率；或是改变晶体管402或该晶体管403或该晶体管404的长与宽(W/L)的比例，来改变该两极电流镜的输出端与该晶体管413的第二连接端的电流间的比率。加上一个晶体管414， 其栅极端接一预先充电电压(VPRE)，从晶体管414的第二连接端端提供一个电流给N2，让N2电位在一些比较糟的情况下，不至于掉的太低。而且N2本身的负载远比N1小，所以晶体管413和晶体管404对N2的充放电速度就比对N1快的多，读取数据的时候自然不会受到预先充电时间的影响。 [0045] 综合上述，现将本发明的优点略述如下。本发明具有不需要预留预先充电时间幅度的控制电路。如此，就可以使得数据在传输的过程中更稳定快速。