包括局部解码装置的交换设备

摘要

本发明涉及一种包括多个由互连点阵互连的输入和输出的交换设备，其中互连点阵用于根据预定的交换方案通过传输线将从所述输入提供的电信号传输到所述输出。该设备包括通过控制信号控制矩阵工作的控制部件，及在局部解码所述控制信号并推导出所述互连点交换状态的局部解码装置。应用：光传输中的包交换。

权利要求

1.一种包括多个由互连点阵互连的输入和输出的交换设备，其中互连点阵用于根据预定的交换方案将从所述输入提供的电信号交换到所述输出，该设备包括：通过控制信号控制矩阵工作的控制部件，及

解码所述控制信号并推导出所述互连点交换状态的解码装置，

其特征在于所述解码装置包括每对互连点一个局部解码器，所述局部解码器具有两个输出，用于在所述互连点层次局部解码所述控制信号，其中所述控制信号是二进制信号，而局部解码器是二进制解码器，其特征在于通过用于将所述二进制控制信号从控制部件传送到所述二进制解码器的传输线的不同二进制连接，所述二进制解码器连接到控制部件，提供了来自控制部件的N个不同二进制连接以便控制最大等于2N-1的多对互连点。

2.权利要求1中所述的交换设备，其中所述二进制解码器有N个输入以及连接到一对互连点的2个输出，这一对互连点能够连接到矩阵的同一个输出，该二进制解码器用于解码在N个二进制连接从控制部件接收到的用于所述互连点对的控制信号，及用来推导出控制所述对的第一互连点的第一结果，该二进制解码器还有反转装置，用于在N个二进制连接的至少一个上根据提供所述第一结果的控制信号反转由解码器接收的控制信号，并推导用来控制所述对的第二互连点的第二结果。

3.一种包含权利要求1至2任何一项中所述交换设备的集成电路。

4.一种包括多个由自动开关互连的发射器和接收器的数字传输系统，其特征在于自动开关包含权利要求1至2任何一项中所述的交换设备。

5.一种数字传输系统的自动开关，所述数字传输系统包括多个由所述自动开关互连的发射器和接收器，其中所述自动开关包含权利要求1至2任何一项中所述的交换设备。

说明书

发明领域

本发明涉及专用于高速传输的集成电路。特别是它涉及一种包括多个通过互连点阵互连的输入和输出的交换设备，其中互连点阵用于根据预定的交换方案将从所述输入提供的电信号交换到所述输出，该设备包括：

通过控制信号控制所述矩阵工作的控制部件，及

解码所述控制信号并推导出所述互连点交换状态的解码装置。

本发明还涉及包含这种设备的集成电路。它还涉及包含加入了用于互连多个发射器和接收器的交换设备的自动开关的数字传输系统。最后，它涉及数字传输系统的自动开关。

本发明存在很多的应用，特别是在利用光纤连接的传输系统中。它在高速包交换应用中尤其有用。

用于光纤传输的集成电路高速地传送电信号，例如，大约每秒10千兆位。在这种高传输速率下，电路输入和输出之间的连接会有不容忽视的线路损耗，而且对电路的性能有有害的影响。因此，电路规模及这些连接个数和长度的任何减小都能通过减少线路损耗来提高电路的性能。因为传输线中有高频电流交叉流过，所以这种效应在高速应用中更加显著，其中高频电流产生称为趋肤效应的增加所使用材料电阻系数的特殊效应。

背景技术

欧洲专利说明书EP 1 014625描述了一种在开始段落中提到类型的交换设备，它用来优化交换矩阵规模和其输入输出数目的容量之间的比率。该设备包括多个以级联结构排列用于形成多级矩阵网络的交换单元，其中每个交换单元都有两个输入和两个输出。所述单元在几个层次或交换级上以级联结构互连，因此，根据矩阵的互连方案，一个单元的任一输入都可以通过一个或多个交换级交换到另一单元的任一输出。因为在矩阵的所有输入和所有输出之间都没有直接的唯一连接，所以在上面引用的专利说明书中描述的多级交换矩阵在实现和控制上都相对复杂。例如，当在高速包交换应用中使用时，这种矩阵的实现、控制和编程用起来都太复杂。此外，这种几级级联结构的矩阵结构对于电路的性能是有害的，特别是在抖动方面。

发明内容

本发明的一个目的是提供一种用于高速应用的体积减小的交换设备，同上面引用的专利说明书中描述的设备相比，该设备有更好的性能且更易于实现和控制。本发明改变了对矩阵不同组件的管理，以便通过按照某种方式修改已经存在的组件来重用它们，从而由于这些组件在矩阵中重复，显著减小了矩阵所占用总空间。
为了这个目的，提供了一种在开始段落中所描述类型的设备，其特征在于所述解码装置包括一个局部解码器，没对互连点具有两个输出，用于在所述互连点层次局部解码所述控制信号。控制信号的该局部解码提供了减少在控制部件和互连点之间所需控制连接的个数的可能，这尽可能多地减少了由这些控制连接所占用的空间。此外，这种配置提供了利用每对互连点具有两个输出的单一解码器的可能。这种解码器的尺寸显著小于能够实现相同解码工作的两个解码器总和。
参考以下描述的实施例，通过非限制性实例的方式，本发明的这些和其它方面是显而易见的，并将对其进行说明。
附图简述
在附图中：
图1是说明根据本发明第一种实施例的设备实例的功能图，
图2是说明根据本发明第二种实施例的设备实例的功能图，
图3是说明根据本发明实施例的细节的功能图，
图4是说明图2所示实施例的细节的功能图，
图5是说明根据本发明设备的局部解码器实施例的功能图，
图6是说明利用本发明的一种实例的功能图。
图1示出了一种根据本发明的交换设备的实例。它包括nxm型的矩形矩阵10，其中n表示用I0到In表示的输入的个数，而m表示用O0到Om表示的矩阵输出的个数。每个输入和每个输出都连接到不同的传输线。传输线在互连点层次互连，构成用C00到Cnm表示的矩阵交换单元，第一个下标指的是输入I0到In的下标，而第二个下标指的是对应输出O0到Om的下标。每条在矩阵的输入或输出带下标i或j的传输线都包括一条分别标为SIi或SOj的信号路径，用于传送来自矩阵输入Ii或到达输出Oj的电信号。互连点或交换单元Ci，j具有将对应于输入Ii的信号路径SII交换到对应于输出Oj的信号路径SOj的功能。
提供了一个控制部件(未示出)来根据预定的交换方案通过预定的控制信号控制矩阵的工作。在一个特定的时刻，在控制部件的控制下，一个输出只能连接到一个由唯一互连点设置为称为激活状态的第一交换状态的输入，而其它所有能够将其它输入连接到同一输出的互连点都设置为称为无效状态的第二交换状态。还提供了一个解码装置(未示出)解码该控制信号并推导互连点的交换状态。
为了简单起见，互连点在图1中示为简单的双向开关。但是，用于执行互连点功能的开关类型并不限于图1中所示的开关Ci，j。同样，为了简化附图，信号路径由单线表示。对于光纤传输，每条信号路径都可以由两条不同的平行差分通道构成。参考所有附图描述的本发明原理还可以应用到差分传输线。
根据这个原理，互连点Ci，j在矩阵中是成对排列的，即没有传输线分开所考虑的两个互连点或交换单元对。在图1中，一方面交换单元C0，0和C1，0，及另一方面C2，0和C3，0重新组合成被矩阵对应于带连续下标I1和I2的两个输入的传输线分开的对。在这种情况下，这两对可以连接到同一条输出传输线SO0。同样的结构可以通过成对重组连接到带连续下标的输入，例如输入I3和I4，接着是I5和I6等等，的交换单元来复制。通过成对重组一方面Ci，j和Ci，j+1及另一方面Ci，j+2和Ci，j+3的互连点，同样的原理还可以应用到其它维度的矩阵，其中这些互连点可以连接到同一条SIi型的输入传输线，并且可以连接到一方面带连续下标SOj和SOj+1及另一方面SOj+2和SOj+3的输出。
这个实施例提供了在矩阵中实现位置增加的可能，特别是在解码用于控制交换状态的来自控制部件的施加到单元的控制信号的层次。参考图3和图4，该实施例的优点将在以下描述中进行具体解释。
根据在图2中以图解形式示出的本发明的一种优选实施例，互连点被重新分组为4个互连点的复合单元22。图2只示出了根据本发明该优选实施例的交换矩阵10的实施例的一部分，包括4个相邻的复合单元。根据这种有利的实施例，参考图1描述的本发明原理在输入和输出传输线层次上应用到矩阵的两个维度。同样的元件用与图1相同的标号标出。4个互连点复合单元结构提供了如参考图4所述的每个4互连点复合单元一对局部解码器的位置增加。
图3说明了根据本发明一种具体实施例的设备的一部分。图3示出了图2中说明的复合单元22的一半。这一半对应于一对互连点或与同一条输出传输线SOj关联的基本单元Ci，j和Ci+1，j。提供了一个控制部件CTRL来利用预定的控制信号控制矩阵的工作。提供了解码装置33来解码该控制信号并推导出互连点的交换状态。解码装置33包括同互连点关联的局部解码器以便在局部解码由控制部件在互连点层次施加的控制信号。在所说明的实例中，控制信号是二进制信号，而解码器33是二进制解码器。通过用于将二进制控制信号从控制部件CTRL传送到二进制解码器33的传输线的不同二进制连接，二进制解码器33连接到控制部件。在图3所示的实例中，提供了来自控制部件的N个不同二进制连接来控制最大等于2N的多个互连点。在这个实例中，N＝3。
图4说明了已参考图2进行描述的本发明优选实施例。图4示出了对应于图4中由标号42标出的图2中复合单元22的细节。单元42包括一对同两对互连点关联的二进制解码器DEC。第一对点包括点Ci，j和Ci+1，j。第二对包括点Ci，j+1和Ci+1，j+1。每个解码器DEC总是包括N个输入(未示出)，但这次，每个二进制解码器都包括两个用于解码在为各对应对的两个互连点设计的N个二进制连接接收到的控制信号的输出。各解码器分别推导出用于控制每对的第一互连点的第一结果R1j和R1j+1。该解码器还包括用来在N个二进制连接的至少一个上相对于用于提供该第一结果的控制信号反转控制信号的反转装置(未示出)。这样各解码器就分别获得用于控制对应对的第二互连点的第二结果R2j和R2j+1。为了附图的清晰，控制连接和控制部件CTRL都没有在图4中示出。但是，如图3中所说明的，这些连接对于同一对互连点关联的每个解码器DEC和控制部件CTRL之间的每对互连点都是存在的。
作为陈述性和非限制性实例，图5示出了图4所示解码器DEC的一种实施例。该解码器包括用51到53表示的3个逻辑“与”门，用于将用b0、b1和b2表示的3个输入连接到用S0和S1表示的2个输出。通过图3所示的N个控制连接，3个输入b0、b1和b2连接到控制部件(未示出)。2个输出S0和S1用来提供用于控制一对互连点Ci，j和Ci+1，j或Ci，j+1和Ci+1，j+1的两种二进制控制结果，一方面是R1j和R1j+1及另一方面是R2j和R2j+1，根据图4所示的实例，这些点可以通过一条传输线连接到交换矩阵的同一个输出Oj或Oj+1。两个输入b0和b1在第一“与”门51的输入连接，“与”门51的输出分别施加到第二和第三“与”门52和53的输入。在第二“与”门52的输入接收第三输入b2，通过实现同第一“与”门51输出的逻辑与操作来提供用于第一互连点Ci，j的第一控制结果R1。提供反转装置55来反转在第三输入b2接收到的信号并在第三“与”门53的输入提供所述信号，通过实现同第一“与”门51输出的逻辑与操作，该信号相对于施加到第二“与”门52输入的信号反转并推导出用于第二互连点Ci+1，j的第二控制结果R2。尽管从没有按比例绘制的图3至图5中这不是显而易见的，但是如图4和图5所示的这种具有两个输出的解码器DEC的体积比图3所示的两个解码器33的总和要小。
如图1至图5中所说明的设备可以加入到集成电路中，特别是用在如图6所示的通信网络中。图6示出了一种根据本发明的数字通信系统的实例。该系统包括前面附图中所示类型的交换设备和用于通过自动开关63连接发射器61和接收器62的光纤连接65。