计算机主机板输出入端口的测试装置转让专利
申请号 : CN200310114354.0
文献号 : CN1503132B
文献日 : 2010-04-21
发明人 : 陈志国 , 黄智炜
申请人 : 威盛电子股份有限公司
摘要 :
本发明涉及一种计算机主机板输出入端口的测试装置，受测的主机板具有存放测试码的非挥发性内存，以便取代原本的BIOS码来初始化该主机板并测试其I/O端；受测主机板由测试码进行开机后，位于其上的中央处理器便可以执行测试码中的测试例程。为了配合这些测试I/O端口的测试例程，须将本发明的装置连接上受测的计算机主机板，再者，本发明的装置包括各种的连接器及测试电路，以便与受测主机板上的各I/O端建立电气上的连结，再透过测试例程来检查I/O端口的每一引脚。
权利要求 :
1.一种计算机主机板输出入端口的测试装置，至少包含：
一电路板；
第一连接器，设置在该电路板上，其至少包含多个并行接口数据引脚、多个并行接口状态引脚以及多个并行接口控制引脚，用来与一计算机主机板上的一并行端其相对应的引脚建立电气上的连结，第一连接器还耦接到一第一电压源；
第一测试电路，耦接于该第一连接器，其至少包含一逻辑装置，该逻辑装置至少包括多个与非门，耦接于该些并行接口数据引脚以及该些并行接口控制引脚当作该些与非门的输入，而该些与非门的输出分别耦接至该些并行接口状态引脚其中的一部分，该些与非门将其输入进行逻辑运算且输出一组逻辑讯号；
第二连接器，设置在该电路板上，其至少包含一对通用串行总线接口差动数据讯号引脚，用来与该计算机主机板上的一通用串行总线端其相对应的引脚建立电气上的连结，第二连接器还连接到一第二电压源；以及第二测试电路，耦接于该第二连接器，用来设定该对通用串行总线接口差动数据讯号引脚成为不同于该计算机主机板其通用串行总线端口默认值的状态。
2.如权利要求1所述的计算机主机板输出入端口的测试装置，其特征在于，上述第一测试电路的上述逻辑装置至少包含：第一与非门，耦接于上述第一连接器的上述多个并行接口数据引脚其中的一部分当作输入进行逻辑运算，而输出第一逻辑讯号给上述第一连接器的上述多个并行接口状态引脚中的上述部分的第一引脚；
第二与非门，耦接于上述第一连接器的上述多个并行接口数据引脚的其余部分当作输入进行逻辑运算，而输出第二逻辑讯号给上述第一连接器的上述多个并行接口状态引脚中的上述部分的第二引脚；以及第三与非门，耦接于上述第一连接器的上述多个并行接口控制引脚当作输入进行逻辑运算，而输出第三逻辑讯号给上述第一连接器的上述多个并行接口状态引脚中的上述部分的第三引脚；
其中，该第一、该第二及该第三逻辑讯号构成了上述逻辑讯号组以提供给上述多个并行接口状态引脚中的上述部分。
3.如权利要求2所述的计算机主机板输出入端口的测试装置，其特征在于，上述第一测试电路将上述第一连接器的上述多个并行接口状态引脚中的第四以及第五引脚耦接至上述第二电压源，该第四及该第五引脚属于上述多个并行接口状态引脚中的上述部分之外。
4.如权利要求3所述的计算机主机板输出入端口的测试装置，其特征在于，上述多个并行接口状态引脚中的上述部分的上述第一引脚是上述第一连接器的PAPER END状态引脚，上述多个并行接口状态引脚中的上述部分的上述第二引脚是上述第一连接器的一SELECT状态引脚，上述多个并行接口状态引脚中的上述部分的上述第三引脚是上述第一连接器的一ERROR状态引脚，上述多个并行接口状态引脚的上述第四引脚是上述第一连接器的ACK状态引脚，而上述多个并行接口状态引脚的上述第五引脚是上述第一连接器的一BUSY状态引脚。
5.如权利要求4所述的计算机主机板输出入端口的测试装置，其特征在于，上述第一测试电路将上述第一连接器的上述ACK以及上述BUSY状态引脚接地。
6.如权利要求2所述的计算机主机板输出入端口的测试装置，其特征在于，上述多个并行接口控制引脚包括上述第一连接器的一SLIN控制引脚、一INIT控制引脚、一AUTO FEED控制引脚以及一STROBE控制引脚。
7.如权利要求1所述的计算机主机板输出入端口的测试装置，其特征在于，上述第一电压源是一供应电源，而上述第二电压源是一接地。
8.如权利要求1所述计算机主机板输出入端口的测试装置，其特征在于，还至少包含：
第三连接器，设置在上述电路板上，其至少包含多个游戏接口讯号引脚，用来与上述计算机主机板上的一游戏端其相对应的引脚建立电气上的连结；以及第三测试电路，耦接于该第三连接器，用来将该些游戏接口讯号引脚其中的一部分经由多个提升电阻耦接至上述第一电压源，并且将该些游戏接口讯号引脚的其余部分耦接至上述第二电压源。
9.如权利要求8所述的计算机主机板输出入端口的测试装置，其特征在于，上述多个游戏接口讯号引脚至少包含上述第三连接器的第一按键输入讯号引脚、第二按键输入讯号引脚、一X轴坐标输入讯号引脚以及一Y轴坐标输入讯号引脚。
10.如权利要求9所述的计算机主机板输出入端口的测试装置，其特征在于，上述第一以及上述第二按键输入讯号引脚分别经由上述提升电阻耦接至上述第一电压源，而上述X轴以及上述Y轴坐标输入讯号引脚则分别耦接至上述第二电压源。
11.如权利要求10所述的计算机主机板输出入端口的测试装置，其特征在于，上述第一电压源是一供应电源，而上述第二电压源是一接地。
12.如权利要求1所述的计算机主机板输出入端口的测试装置，其特征在于，还至少包含：第四连接器，设置在上述电路板上，其具有：第一串行接口控制引脚与第一及一第二串行接口状态引脚耦接在一起而形成第一环回连结，第二串行接口控制引脚与第三及第四串行接口状态引脚耦接在一起而形成第二环回连结，一串行数据输出引脚与一串行数据输入引脚耦接在一起而形成第三环回连结，用来与上述计算机主机板上的串行端其相对应的引脚建立电气上的连结。
13.如权利要求12所述的计算机主机板输出入端口的测试装置，其特征在于，上述第一串行接口控制引脚是上述第四连接器的一DTR引脚，而上述第二串行接口控制引脚是上述第四连接器的一RTS引脚。
14.如权利要求12所述的计算机主机板输出入端口的测试装置，其特征在于，上述第一串行接口状态引脚是上述第四连接器的一DCD引脚，其中上述第二串行接口状态引脚是上述第四连接器的一DSR引脚，其中上述第三串行接口状态引脚是上述第四连接器的一CTS引脚，而上述第四串行接口状态引脚是上述第四连接器的一RI引脚。
15.如权利要求12所述的计算机主机板输出入端口的测试装置，其特征在于，上述串行数据输出引脚是上述第四连接器的一TXD引脚，而上述串行数据输入引脚是上述第四连接器的一RXD引脚。
16.如权利要求1所述的计算机主机板输出入端口的测试装置，其特征在于，还至少包含：第五连接器，设置在上述电路板上，其具有一对传送引脚与一对接收引脚相对应地耦接在一起而形成一对环回连结，用来与上述计算机主机板上的网络端口其相对应的引脚建立电气上的连结。
17.如权利要求1所述的计算机主机板输出入端口的测试装置，其特征在于，还至少包含：第六连接器，设置在上述电路板上，其至少包含一音讯接口引脚，用来与上述计算机主机板上的一音讯端口其相对应的引脚建立电气上的连结；以及一振荡器，耦接至该音讯接口引脚，用来产生一测试讯号给该音讯接口引脚。
18.如权利要求17所述的计算机主机板输出入端口的测试装置，其特征在于，上述音讯接口引脚是上述音讯端口的一麦克风引脚，上述音讯端口还至少包含一对立体声输出引脚以及一对立体声输入引脚。
19.如权利要求1所述的计算机主机板输出入端口的测试装置，其特在于，还至少包含：
第七连接器，设置在上述电路板上，其具有一键盘接口数据讯号引脚与一键盘接口时钟讯号引脚耦接在一起而形成一环回连结，用来与上述计算机主机板上的一键盘连接端口其相对应的引脚建立电气上的连结。
20.如权利要求1所述的计算机主机板输出入端口的测试装置，其特征在于，还至少包含：第八连接器，设置在上述电路板上，其具有一PS/2接口数据讯号引脚与一PS/2接口时钟讯号引脚耦接在一起而形成一环回连结，用来与上述计算机主机板上的一PS/2鼠标连接端口其相对应的引脚建立电气上的连结。
说明书 :
技术领域
本发明有关于计算机主机板的测试，特别是指一种能够测试计算机主机板上各种输出入端口的测试装置。
背景技术
虽然中央处理器(CPU)执行了大多数的运算工作，但却是主机板(motherboard)将所有必要的零组件整合在一起而让中央处理器摇身一变成为现代的个人计算机。计算机主机板一般包括了多个输出入端(input/output port，以下简称I/O端)来连接各种外围装置，而这些I/O端口会安排在个人计算机上。在计算机主机板的设计期间或制造的最后阶段须尽可能的测试每个I/O端，其中某些有限度的功能测试可由基本输出-输入系统(Basic Input-Output System，以下简称BIOS)中的例程(routine)来进行，而BIOS系一种低阶软件其控制着主机板上的装置，在电源开启或系统重置时，中央处理器会先执行BIOS码，而BIOS码是储存在计算机主机板上的非挥发性内存，一般BIOS码会先执行所谓的″开机自我测试″(power-up selftest，POST)来对基本的硬件进行一连串的诊断测试以确保其运作正常，BIOS还会对基本的硬件运作以及视讯的功能进行必要的初始化，然后寻找操作系统，例如：Microsoft Windows、Linux，再开始执行。
传统上是在以窗口为基础的操作系统环境下执行广泛的诊断测试程序来检验计算机的各个部分，遗憾的是，上述方式在测试计算机主机板的I/O端口上却有许多缺点。虽然BIOS码可以在系统层次提供某种程度的输出入测试，但其诊断能力却十分有限，仅仅提供了问题发生的讯息而很少能够指出问题为何或问题何在；另外，受测的计算机主机板必须从储存媒体加载操作系统以便执行诊断程序，如此将耗费掉大量的时间。综合观之，传统测试计算机主机板I/O端口的方式不是过于简单而无法提供必要的信息，就是太过复杂而浪费时间，除此之外，亦没有一种整合性的测试套件来测试当今个人计算机常用的I/O端口。
有鉴于此，亟需一种通用的测试套件以有效地测试计算机主机板上常用的I/O端。这种通用的测试套件必须非常简单并且能根据受测I/O端的特性来快速地测试各种I/O端，再者，这种通用的测试套件还必须能将发生问题的I/O端其不正常的每支引脚正确地显现出来。
传统上是在以窗口为基础的操作系统环境下执行广泛的诊断测试程序来检验计算机的各个部分，遗憾的是，上述方式在测试计算机主机板的I/O端口上却有许多缺点。虽然BIOS码可以在系统层次提供某种程度的输出入测试，但其诊断能力却十分有限，仅仅提供了问题发生的讯息而很少能够指出问题为何或问题何在；另外，受测的计算机主机板必须从储存媒体加载操作系统以便执行诊断程序，如此将耗费掉大量的时间。综合观之，传统测试计算机主机板I/O端口的方式不是过于简单而无法提供必要的信息，就是太过复杂而浪费时间，除此之外，亦没有一种整合性的测试套件来测试当今个人计算机常用的I/O端口。
有鉴于此，亟需一种通用的测试套件以有效地测试计算机主机板上常用的I/O端。这种通用的测试套件必须非常简单并且能根据受测I/O端的特性来快速地测试各种I/O端，再者，这种通用的测试套件还必须能将发生问题的I/O端其不正常的每支引脚正确地显现出来。
发明内容
本发明针对于一种计算机主机板输出入端口的测试装置；根据本发明，该装置包括一电路板、第一连接器、第二连接器、第一测试电路以及第二测试电路。第一连接器设置在该电路板上，其至少包含多个并行接口数据引脚、多个并行接口状态引脚以及多个并行接口控制引脚，本发明的测试装置以第一连接器与计算机主机板上的并行端口其相对应的引脚建立电气上的连结；第一连接器还耦接到一第一电压源；第一测试电路耦接于该第一连接器，其至少包含一逻辑装置，该逻辑装置至少包括多个与非门，耦接于该些并行接口数据引脚以及该些并行接口控制引脚当作该些与非门的输入，而该些与非门的输出分别耦接至该些并行接口状态引脚其中的一部分，该些与非门将其输入进行逻辑运算且输出一组逻辑讯号。第二连接器设置在该电路板上，其至少包含一对通用串行总线(Universal Serial Bus，USB)接口差动数据讯号引脚，用来与计算机主机板上的USB端口其相对应的引脚建立电气上的连结；第二连接器还连接到一第二电压源；第二测试电路耦接于该第二连接器，用以设定该对USB接口差动数据讯号引脚成为不同于受测计算机主机板其USB端口默认值的状态。
为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
附图说明
图1是根据本发明的测试装置连接至示范用的计算机主机板的方块示意图；
图2A是根据本发明用来测试计算机主机板上的键盘连接端口的电路示意图；
图2B是根据本发明用来测试计算机主机板上的PS/2鼠标连接端口的电路示意图；
图2C是根据本发明用来测试计算机主机板上的USB端口的电路示意图；
图2D是根据本发明用来测试计算机主机板上的并行端口的电路示意图；
图2E、2F是根据本发明用来测试计算机主机板上的串行端口的电路示意图；
图2G是根据本发明用来测试计算机主机板上的游戏端口的电路示意图；
图2H是根据本发明用来测试计算机主机板上的音讯端口的电路示意图；
图2I是根据本发明用来测试计算机主机板上的网络端口的电路示意图；
图3是根据本发明用来测试计算机主机板的主要步骤流程图；
图4是根据本发明游戏端口用的测试例程其主要步骤流程图；
图5A～5D是根据本发明并行端口用的测试例程其主要步骤流程图；
图6A～6C是根据本发明串行端口用的测试例程其主要步骤流程图；
图7是根据本发明USB端口用的测试例程其主要步骤流程图；
图8是根据本发明网络端口用的测试例程其主要步骤流程图；
图9是根据本发明音讯端口用的测试例程其主要步骤流程图；
图10是根据本发明键盘连接端口用的测试例程其主要步骤流程图；以及
图11是根据本发明PS/2鼠标连接端口用的测试例程其主要步骤流程图。
图2A是根据本发明用来测试计算机主机板上的键盘连接端口的电路示意图；
图2B是根据本发明用来测试计算机主机板上的PS/2鼠标连接端口的电路示意图；
图2C是根据本发明用来测试计算机主机板上的USB端口的电路示意图；
图2D是根据本发明用来测试计算机主机板上的并行端口的电路示意图；
图2E、2F是根据本发明用来测试计算机主机板上的串行端口的电路示意图；
图2G是根据本发明用来测试计算机主机板上的游戏端口的电路示意图；
图2H是根据本发明用来测试计算机主机板上的音讯端口的电路示意图；
图2I是根据本发明用来测试计算机主机板上的网络端口的电路示意图；
图3是根据本发明用来测试计算机主机板的主要步骤流程图；
图4是根据本发明游戏端口用的测试例程其主要步骤流程图；
图5A～5D是根据本发明并行端口用的测试例程其主要步骤流程图；
图6A～6C是根据本发明串行端口用的测试例程其主要步骤流程图；
图7是根据本发明USB端口用的测试例程其主要步骤流程图；
图8是根据本发明网络端口用的测试例程其主要步骤流程图；
图9是根据本发明音讯端口用的测试例程其主要步骤流程图；
图10是根据本发明键盘连接端口用的测试例程其主要步骤流程图；以及
图11是根据本发明PS/2鼠标连接端口用的测试例程其主要步骤流程图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
图1所示是示范用的计算机主机板100连接至本发明的测试装置200，计算机主机板100具有包含了北桥(North Bridge)110以及南桥(South Bridge)118的芯片组，其中″桥″这个字所指的是将多个总线(bus)连结在一起的装置，北桥110做为中央处理器102、内存次系统106、绘图控制器114以及南桥118的接驳转运点，将中央处理器102的前端总线(front side bus，FSB)104接至内存总线108、AGP图形总线112以及南、北桥间专属的互联通道116；而南桥118简单的说整合了各种输出入控制器、提供接口以连接外围装置及总线，并且透过互联信道116将数据在南桥118、北桥110间传递，计算机主机板100上则具有数个连接外围装置的I/O端口130～148。举例而言：南桥118整合了键盘和PS/2鼠标控制器、通用串行总线(Universal Serial Bus，USB)控制器、IEEE1394控制器来分别支持键盘连接端口130、PS/2鼠标连接端口132、IEEE 1394端136以及两个USB端134；主机板100上内建的超级I/O芯片122经由LPC总线120连至南桥118，其支持了并行端138、游戏端144以及两个串行端140、142；南桥118还可能提供一个特别的接口给音讯控制器126以支持音讯端口146，音讯端口146包括立体声输出(LINE_OUT_L、LINE_OUT_R)、立体声输入(LINE_IN_L、LINE_IN_R)以及麦克风输入(MIC_IN)；由网络控制器128所驱动的网络端口148一般是经由PCI总线连至南桥118；此外，非挥发性内存124一般是直接、或经由LPC总线120连至南桥118，非挥发性内存124通常储存着称为低阶软件的BIOS码。虽然图1以计算机主机板100当作范例，然其并非将本发明限制于任何特定的计算机主机板。
继续参考图1，本发明的测试装置200其主要部分的电路板170整合了数个测试模块180～198来测试相关的I/O端口，这些模块包括键盘连接端口用的测试模块180、PS/2鼠标连接端口用的测试模块182、USB端口用的测试模块184、IEEE 1394端口用的测试模块186、并行端口用的测试模块188、串行端口用的测试模块190和192、游戏端口用的测试模块194、音讯端口用的测试模块196以及网络端口用的测试模块198。在进行测试之前先将测试装置200上的各测试模块180～198以适当的缆线150～168连接到受测计算机主机板100上的对应I/O端；另一种实施例则是将测试装置200直接连在受测计算机主机板100的I/O端口上。在进行相关的测试时，先将非挥发性内存124中原本BIOS码以本发明的测试码取代，藉由测试码对计算机主机板100进行初始化并测试其I/O端。本发明的测试装置200以及测试码统称为通用的测试套件，而为说明方便起见，计算机主机板100此后称为受测装置(device under test，简称DUT)。
图2A～2I详细说明了测试装置200所整合的各测试模块。如图2A所示，键盘连接端口用的测试模块180本身即由一键盘连接器202所构成，键盘连接器202设置在电路板170上，用来与DUT 100上的键盘连接端口130其相对应的引脚建立电气上的连结。根据一般键盘连接器的引脚分配规则(pinassignment)，在连接器202第1脚的KB_CLK讯号会被回授到连接器202第2脚的KB_DATA讯号，亦即：键盘接口数据讯号引脚(第2脚)与键盘接口时钟讯号引脚(第1脚)耦接在一起而形成环回连结(loop-back connection)204；此外，连接器202的第4、5脚分别是接地(ground)及电源引脚，如图示，发光二极管(Light Emitting Diode)DD1以及电阻R1串联在键盘连接器202的第4脚和第5脚之间，而发光二极管DD2以及电阻R2则串联在键盘连接器202的第5脚和系统接地GND之间，藉此可以由发光二极管DD1及DD2来显示第4脚和第5脚是否正常。
现在参考图2B，PS/2鼠标连接端口用的测试模块182本身即由一PS/2鼠标连接器212所构成，PS/2鼠标连接器212系设置在电路板170上，用来与DUT 100上的PS/2鼠标连接端口132其相对应的引脚建立电气上的连结。根据一般PS/2鼠标连接器的引脚分配规则，在连接器212第5脚的PS/2_CLK讯号会被回授到连接器212第1脚的PS/2_DATA讯号，亦即：PS/2接口数据讯号引脚(第1脚)与PS/2接口时钟讯号引脚(第5脚)耦接在一起而形成环回连结214；此外，连接器212的第3、6脚分别是接地及电源引脚，如图示，发光二极管DD3以及电阻R3串联在PS/2鼠标连接器212的第6脚和第3脚之间，而发光二极管DD4以及电阻R4则串联在PS/2鼠标连接器212的第6脚和系统接地GND之间，藉此可以由发光二极管DD3及DD4来显示第3脚和第6脚是否正常。
参考图2C，两个USB端口用的测试模块184其包括了第一USB连接器222及其关联的测试电路224、第二USB连接器222′及其关联的测试电路224′。第一、第二USB连接器222和222′系设置在电路板170上，用来与DUT 100上的两个USB端134其相对应的引脚建立电气上的连结。根据标准USB连接器的引脚分配规则，USB连接器222的第2、3脚提供一对USB接口差动数据讯号D+和D-，而USB连接器222的第1脚则是用来接受供应电源的电源引脚、第4脚则用来接地的接地引脚。在测试电路224中，电阻R7耦接于USB连接器222的第1脚以及D+引脚(第3脚)之间，电阻R9耦接于USB连接器222的第4脚以及D-引脚(第2脚)之间，而且电阻R8耦接于USB连接器222的第2、3脚之间，如图示，电阻R7、R8和R9是以串联方式连接，以此方式，测试电路224可将讯号引脚D+和D-设定为不同于受测计算机主机板其USB端口默认值的状态。为了能够显示第1脚和第4脚是否正常，发光二极管DD6以及电阻R6串联在USB连接器222的第1脚和第4脚之间，而发光二极管DD5以及电阻R5则串联在USB连接器222的第1脚和系统接地GND之间。如图2C所示，第二USB连接器222′及其关联的测试电路224′亦以同样的方式配置。由于IEEE1394端具有类似于USB的高速差动讯号，因此依据本发明的原则，IEEE 1394端口用的测试模块186应该与测试模块184相似。
现在参考图2D，并行端口用的测试模块188其包括了25脚的D型连接器232及其关联的测试电路234。连接器232设置在电路板170上，用来与DUT 100上的并行端136其相对应的引脚建立电气上的连结，包括了8支并行接口数据引脚、5支并行接口状态引脚以及4支并行接口控制引脚。根据一般并行端口的引脚分配规则，连接器232的第2～9脚用来传递8位的D0～D7数据讯号，连接器232的第1、14、16、17脚分别用来传递STB、AFD、INIT以及SLIN控制讯号，而连接器232的第10～13和15脚则分别用来传递ACK、BUSY、P/E、SLCT以及ERR状态讯号。测试电路234包括与非门(NANDgate)236a～236c，在实施例中，与非门236a～236c构成了一个逻辑装置。如图示，与非门236a的四个输入端分别耦接于并行接口数据引脚D0～D3(连接器232的第2～5脚)，其输出端则耦接于(PAPER END)P/E状态引脚(连接器232的第12脚)，与非门236a针对其输入进行NAND逻辑运算，并将运算后的结果由输出端提供给连接器232的第12脚；与非门236b的四个输入端分别耦接于并行接口数据引脚D4～D7(连接器232的第6～9脚)，其输出端则耦接于SELECT(SLCT)状态引脚(连接器232的第13脚)，与非门236b针对其输入进行NAND逻辑运算，并将运算后的结果由输出端提供给连接器232的第13脚；同样地，与非门236c的四个输入端分别耦接于STB、AFD、INIT以及SLIN控制讯号(连接器232的第1、14、16、17脚)，其输出端则耦接于ERROR(ERR)状态引脚(连接器232的第15脚)，与非门236c针对其输入进行NAND逻辑运算，并将运算后的结果由输出端提供给连接器232的第15脚。与非门236a～236c的所有输入端均经由提升(pull-up)电阻R10～R21耦接至系统的供应电源Vcc，并且测试电路234将ACK及BUSY状态引脚(连接器232的第10、11脚)接地。
参考图2E，串行端口用的测试模块190本身即由一9脚的D型连接器242所构成，连接器242系设置在电路板170上，用来与DUT 100上的串行端140其相对应的引脚建立电气上的连结，包括了1支串行数据输出引脚、1支串行数据输入引脚、4支串行接口状态引脚以及2支串行接口控制引脚。根据一般串行端口的引脚分配规则，在连接器242第4脚的DTR讯号会被回授到连接器242第1脚的DCD讯号以及第6脚的DSR讯号，亦即：串行接口控制引脚DTR(第4脚)与串行接口状态引脚DCD和DSR(第1、6脚)耦接在一起而形成环回连结244；同样地，在连接器242第7脚的RTS讯号会被回授到连接器242第8脚的CTS讯号以及第9脚的RI讯号，亦即：串行接口控制引脚RTS(第7脚)与串行接口状态引脚CTS和RI(第8、9脚)耦接在一起而形成环回连结246；并且在连接器242第3脚的TXD讯号会被回授到连接器242第2脚的RXD讯号，亦即：串行数据输出引脚TXD(第3脚)与串行数据输入引脚RXD(第2脚)耦接在一起而形成环回连结248；连接器242的第5脚则是耦接至系统接地GND。如图2F所示，另一个串行端口用的测试模块192同样以上述的方式来配置。
参考图2G，游戏端口用的测试模块194其包括了15脚的D型连接器262及其关联的测试电路264。连接器262系设置在电路板170上，用来与DUT 100上的游戏端144其相对应的引脚建立电气上的连结。根据一般游戏端口的引脚分配规则，连接器262的第2、14脚分别用来输入第一按键讯号，第7、10脚分别用来输入第二按键讯号，第3、11脚分别用来输入X轴坐标讯号，而第6、13脚分别用来输入Y轴坐标讯号；此外，连接器262的第1、8、9、15脚是用来接受供应电源的电源引脚，连接器262的第4、5、12脚则是用来接地的接地引脚。测试电路264将连接器262上的游戏接口讯号引脚其中的一部分耦接至供应电源，并且将游戏接口讯号引脚的其余部分接地，换言之，提升电阻R22耦接在连接器262的第1、3脚之间，提升电阻R23耦接在连接器262的第6、8脚之间，提升电阻R24耦接在连接器262的第9、11脚之间，且提升电阻R25耦接在连接器262的第13、15脚之间；另一方面，连接器262的第2、7、10、14脚则与第4、5脚耦接在一起，藉此将它们接地。连接器262的第12脚同样需予以耦接至系统接地GND。
参考图2H，音讯端口用的测试模块196其包括了音讯连接器272及振荡器274。连接器272设置在电路板170上，用来与DUT 100上的音讯端口端口146其相对应的引脚建立电气上的连结。实施例中的音讯连接器272采用麦克风插座，如图标，连接器272的第1脚当作音讯接口引脚，而其余的引脚则分别接到Vcc及GND。振荡器274的输出耦接至连接器272的音讯接口引脚，振荡器274用来产生时钟讯号以提供给连接器272的音讯接口引脚做为测试讯号TEST_CLK输出。
参考图2I，网络端口用的测试模块198本身即由一RJ-45连接器282所构成，连接器282设置在电路板170上，用来与DUT 100上的网络端口148其相对应的引脚建立电气上的连结。根据一般网络端口的引脚分配规则，连接器282的第1、2脚形成一对传送引脚TX+和TX-，而连接器282的第3、6脚则形成一对接收引脚RX+和RX-。如图示，该对传送引脚与该对接收引脚相对应地耦接在一起，亦即：TX+引脚(连接器282的第1脚)与RX+引脚(连接器282的第3脚)耦接在一起而形成环回连结284；TX-引脚(连接器282的第2脚)与RX-引脚(连接器282的第6脚)耦接在一起而形成环回连结286。
图3的流程图系测试DUT 100的主要步骤。DUT 100和本发明的测试装置200在电源开启后，DUT 100上的中央处理器102由非挥发性内存124中的测试码进行开机，藉以执行该测试码对DUT 100上的I/O端130～148进行测试(步骤S310)，并且在测试之前，只有DUT 100上的相关必要装置如：北桥110、内存次系统106、绘图控制器114以及南桥118会予以初始化，为加速测试的过程，中央处理器102还会将所有或部分的测试码由非挥发性内存124搬到内存次系统106。接着呈现一提示选单列出全部可供测试的I/O端，以便让测试人员以互动方式挑选其中一个进行测试(步骤S320)，本发明并不需要将操作系统加载。中央处理器102便执行测试码中对应于受测I/O端口的测试例程，以根据受测I/O端的特性来进行测试(步骤S330)，然后判定受测I/O端上每一引脚的状态(步骤S340)。倘若受测I/O端口的每一讯号引脚均能正常运作，则显示一测试通过讯息(步骤S350)；倘若受测I/O端口之中存在至少一讯号引脚无法正常运作，则显示一测试失败讯息且指出无法正常运作的讯号引脚(步骤S360)。测试流程在步骤S350或S360之后回到步骤S320等候选择另外的I/O端来开始下回新的测试。
接下来针对测试码所包含的每一个测试例程进行讨论。倘若选到的受测I/O端是DUT 100的游戏端144，则对应于游戏端口的测试例程会予以执行，参考图4，先初始设定游戏端口144的I/O基地址(base address)，读取一内存区块来检出游戏端144引脚的诊察值(步骤S410)，其中该内存区块内具有数个始于上述I/O基地址的游戏端口缓存器，藉此以该内存区块中的数个位来检查游戏端口140上的数支接口讯号引脚，而这些位直接反映了受测接口讯号引脚的目前状态。再将上述内存区块中这些位与预先为各接口讯号引脚自外部设定的既定值进行比较(步骤S420)，如图2G所示，游戏端144的第3、6、11、13脚被测试装置200的测试模块194提升至供应电源，故这几支接口讯号引脚其外部设定的既定值为逻辑′1′，另一方面，游戏端144的第2、7、10、14脚被测试模块194接地，故这几支接口讯号引脚其外部设定的既定值为逻辑′0′。然后将内存区块中该些位所代表的诊察值与预先为该些接口讯号引脚自外部设定的既定值进行比较(步骤S430)，倘若检出的诊察值与外部设定的既定值相符，则判定游戏端144上的那些接口讯号引脚均能正常运作(步骤S440)；否则测试例程将指出游戏端口144上的那支引脚有问题(步骤S450)。
倘若选到的受测I/O端系DUT 100的并行端138，则对应于并行端口的测试例程会予以执行。首先初始设定并行端口138的I/O基地址，其中并行端口的缓存器位在由I/O基地址开始的内存区块内。参考图5A，将第一位态样(pattern)写入至该内存区块中数个数据位的第一部分，而这些数据位的第一部分对应于并行端所拥有的并行接口数据引脚D0～D3，以此方式，第一位态样可自并行端的第2～5脚传送出去(步骤S510)。在一既定的时间后，从上述内存区块读取P/E状态位，其对应于并行端的PAPER END(P/E)状态引脚，藉此检出并行端第12脚的测试结果(步骤S512)。如图2D所示，藉由测试装置200上的测试模块188，并行端口138的第2～5脚送出的第一位态样经NAND逻辑运算的结果会回馈至并行端138的第12脚，因此可以根据读到的P/E状态位与写入的第一位态样之间的逻辑关系，检查并行端口第12脚一PAPER END状态引脚(步骤S514)。将一组第二位态样轮流以一次一个的方式写入至上述内存区块中那些数据位的第一部分，藉此自并行端的第2～5脚轮流以一次一个的方式传送出这组第二位态样(步骤S516)。在既定的时间之后，从上述内存区块读取P/E状态位以检出在并行端第12脚上的NAND逻辑运算结果(步骤S518)。重复步骤S516及S518，每一回根据步骤S518中读到的P/E状态位与对应于步骤S516写入的第二位态样之间的关系，检查并行接口数据引脚D0～D3的每支脚(步骤S520)。
参考图5B，接下来再将第一位态样写入至内存区块中那些数据位的第二部分，而第二部分是对应于并行端所拥有的并行接口数据引脚D4～D7，以此方式，第一位态样可自并行端的第6～9脚传送出去(步骤S522)。在既定的时间之后，从上述内存区块读取SLCT状态位，其对应于并行端的SELECT(SLCT)状态引脚，藉此检出并行端第13脚的测试结果(步骤S524)。如图2D所示，藉由测试装置200上的测试模块188，并行端口138的第6～9脚送出的第一位态样经NAND逻辑运算的结果会回馈至并行端138的第13脚，因此可以根据读到的SLCT状态位与写入的第一位态样之间的逻辑关系，检查并行端口第13脚一SELECT状态引脚(步骤S526)。然后将该组第二位态样轮流以一次一个的方式写入至上述内存区块中那些数据位的第二部分，藉此自并行端的第6～9脚轮流以一次一个的方式传送出这组第二位态样(步骤S528)。在既定的时间之后，从上述内存区块读取SLCT状态位以检出在并行端第13脚上的NAND逻辑运算结果(步骤S530)。重复步骤S528及S530，每一回根据步骤S530中读到的SLCT状态位与对应于步骤S528写入的第二位态样之间的关系，检查并行接口数据引脚D4～D7的每支脚(步骤S532)。
参考图5C，接下来将第一位态样写入至内存区块中的一组接口控制位，而该组接口控制位是对应于并行端口所拥有的并行接口控制引脚STROBE(STB)、AUTO FEED(AFD)、INIT以及SLIN，以此方式，第一位态样可自并行端的第1、14、16、17脚传送出去(步骤S534)。在既定的时间之后，从上述内存区块读取ERR状态位，其对应于并行端的ERROR(ERR)状态引脚，藉此检出并行端第15脚的测试结果(步骤S536)。如图2D所示，藉由测试装置200上的测试模块188，并行端口138的第1、14、16、17脚送出的第一位态样经NAND逻辑运算的结果会回馈至并行端138的第15脚，因此可以根据读到的ERR状态位与写入的第一位态样之间的逻辑关系，检查并行端口第15脚-ERROR状态引脚(步骤S538)。再将该组第二位态样轮流以一次一个的方式写入至上述内存区块中的该组接口控制位，藉此自并行端的第1、14、16、17脚轮流以一次一个的方式传送出这组第二位态样(步骤S540)。在既定的时间之后，从上述内存区块读取ERR状态位以检出在并行端第15脚上的NAND逻辑运算结果(步骤S542)。重复步骤S540及S542，每一回根据步骤S542中读到的ERR状态位与对应于步骤S540写入的第二位态样之间的关系，检查并行接口控制引脚STROBE、AUTO FEED、INIT以及SLIN的每支脚(步骤S544)。
现在参考图5D，直接读取内存区块中的ACK、BUSY状态位，来检出并行端138状态引脚ACK及BUSY的诊察值(步骤S546)。然后将读到的ACK、BUSY状态位分别与预先为并行端第10及11脚自外部设定的既定值进行比较(步骤S548)，由于并行端138之第10、11脚已经被测试装置200上的测试模块188接地，所以这两支引脚其外部设定的既定值为逻辑′0′，因此可以很方便地判定比较的结果。倘若读到的ACK、BUSY状态位与外部设定的既定值相符，则判定并行端138的第10、11脚均能正常运作；否则测试例程将指出并行端口138上的那支引脚有问题(步骤S550)。
倘若选到的受测I/O端是DUT 100其串行端140、142二者之一，则对应于串行端口的测试例程会予以执行。首先初始设定受测串行端口的I/O基地址，其中串行端口的缓存器位在由I/O基地址开始的内存区块内。参考图6A，接着将受测的串行端设定在一既定的传输波特率(baud rate)(步骤S610)。如图2E及2F所示，串行端140、142分别藉由测试装置200上的测试模块190及192形成三个环回连结，因此可以利用闭回路测试来检验。然后将一笔既定的数据写入至上述内存区块中的串行接口控制位DTR，而这个控制位对应于串行端口的串行接口控制引脚DTR，致使该笔既定数据由受测串行端口的第4脚传送出去(步骤S612)。在一既定的时间后，从这个内存区块分别读取串行接口状态位DCD、DSR，而这两个串行接口状态位分别对应于串行端口的串行接口状态引脚DCD及DSR，藉此从受测串行端的第1、6脚接收数据(步骤S614)。再分别检查串行接口状态位DCD、DSR是否等于该笔既定的资料，以验证受测串行端的第1、6脚以及第4脚(步骤S616)。利用同样的方式将那笔既定的数据写入至上述内存区块中的串行接口控制位RTS，而这个控制位对应于串行端口的串行接口控制引脚RTS，致使该笔既定数据由受测串行端口的第7脚传送出去(步骤S618)。在既定的时间之后，从这个内存区块分别读取串行接口状态位CTS、RI，而这两个串行接口状态位分别对应于串行端口的串行接口状态引脚CTS及RI，藉此从受测串行端的第8、9脚接收数据(步骤S620)。参考图6B，分别检查串行接口状态位CTS、RI是否等于该笔既定的资料，以验证受测串行端的第8、9脚以及第7脚(步骤S622)。接下来将受测串行端口相关的接收功能予以关闭(步骤S624)。然后将一位态样写入至上述内存区块中的一组传送器数据位，藉此由受测串行端第3脚的串行数据输出引脚TXD传送出去(步骤S626)。在既定的时间之后，再将受测串行端口相关的接收功能予以启用(步骤S628)。接着从上述内存区块读取一组接收器数据位，藉此将输入数据由受测串行端口第2脚的串行数据输入引脚RXD接收进来(步骤S630)。
现在参考图6C，检查上述内存区块中的该组接收器数据位是否与传送的位态样相符，以验证受测串行端的第2脚及第3脚(步骤S632)。若是受测串行端的TXD、RXD引脚在上述设定的传输波特率下能够正常运作，则进一步执行收发测试以验证受测串行端在不同传输波特率下的传送、接收能力。如流程图所示，将受测串行端设定在新的传输波特率(步骤S634)。以前述的方式再将受测串行端口相关之接收功能予以关闭(步骤S636)。其后将上述位态样写入至上述内存区块中的传送器数据字节，藉此由受测串行端的第3脚传送出去(步骤S638)。在既定的时间之后，再次将受测串行端口相关的接收功能予以启用(步骤S640)。接着从上述内存区块读取接收器数据字节，藉此将新的输入数据由受测串行端口的第2脚接收进来(步骤S642)。在这回设定的传输波特率下检查收到的输入数据是否与传送的位态样相符，以验证受测串行端(步骤S644)。如果受测串行端还有其它的传输波特率可以设定，则测试流程回到步骤S634来测试新的波特率(步骤S648)，重复上述步骤直到测试过受测串行端所有可设定的传输波特率。
倘若选到的受测I/O端系DUT 100的USB端134其中之一，则对应于USB端口的测试例程会予以执行。参考图7，先确认受测USB端口的I/O基地址，读取一内存区块来检出USB端口的差动数据讯号D+和D-(第2、3脚)的诊察值(步骤S710)，其中该内存区块内具有数个始于上述I/O基地址的USB端口缓存器，藉此以该内存区块中对应的位来检查USB端口的D+和D-引脚，而这些位直接反映了USB差动数据讯号引脚的目前状态。然后将上述内存区块中这些位与受测USB端口的默认值做比较(步骤S720)，如图2C所示，由于USB端口的差动数据讯号对被测试装置200的测试模块184设定在与默认值不同的状态，因此从受测USB端的第2、3脚检出的诊察值正常应不等于默认值。接下来判断内存区块中该些位所代表的诊察值是否不同于USB端口的默认值(步骤S730)，倘若检出的诊察值与USB端口的默认值不一致，则判定受测USB端的D+和D-引脚能正常运作(步骤S740)；否则测试例程将指出受测USB端上的D+和D-引脚有问题(步骤S750)。由于IEEE 1394端具有类似于USB的高速差动讯号，因此依据本发明的原则，DUT 100的IEEE 1394端应该也可以用类似的方式测试之。
倘若选到的受测I/O端口是DUT 100的网络端口148，则对应于网络端口的测试例程会予以执行。首先针对网络端口148扫瞄DUT 100上面的外围总线(即PCI bus)，藉此搜寻网络控制器，若是找到网络端口148使用的网络控制器，便读取其制造商编号(vendor ID)以及装置编号(device ID)，然后根据网络控制器的制造商及装置编号，判定是否可以支持这个网络控制器的型式，若然，参考图8，接着确认受测网络端口的I/O基地址(步骤S810)，并且检查上述网络控制器的MAC地址是否合法，其中由上述I/O基地址开始的内存区块包括数个的网络端口缓存器。随后读取该内存区块来检出网络端口的传送引脚TX+、TX-以及接收引脚RX+、RX-的诊察值(步骤S820)。如图2I所示，测试装置200的测试模块198一旦连上了网络端口148便在其上形成一对环回连结，这将导致网络端口148其状态的改变，而上述内存区块中含有数个位直接反映了传送引脚TX+、TX-以及接收引脚RX+、RX-的目前状态，故可以用该内存区块中的这些位来检查传送引脚TX+、TX-以及接收引脚RX+、RX-(步骤S830)。接下来将上述内存区块中这些位所代表的诊察值与受测网络端口的默认值做比较(步骤S840)，倘若检出的诊察值不同于网络端口所对应的默认值，则判定受测网络端口的传送引脚TX+、TX-以及接收引脚RX+、RX-能正常运作(步骤S850)；否则测试例程将指出受测网络端口的传送引脚TX+、TX-以及接收引脚RX+、RX-出现问题(步骤S860)。
倘若选到的受测I/O端口是DUT 100的音讯端口146，则对应于音讯端口的测试例程会予以执行。因为音讯端口146通常具有麦克风输入(MIC_IN)、立体声输出(LINE_OUT_L及LINE_OUT_R)和立体声输入(LINE_IN_L及LINE_IN_R)，所以必须在测试之前将测试模块196的连接器272接到音讯端口146的麦克风输入，并且把音讯端口146的立体声输出和立体声输入透过适当的缆线连在一起，如图2H所示，振荡器274的输出耦接至连接器272的音讯接口引脚以提供测试讯号TEST_CLK。现在参考图9，音讯端口146的MIC_IN引脚从测试装置200的测试模块196接收测试讯号TEST_CLK(步骤S910)。然后检查在MIC_IN引脚收到的讯号是否持续不断地变化(步骤S920)，若然，则判定音讯端口146的MIC_IN引脚能正常运作(步骤S930)。接着自音讯端口146的LINE_OUT_L引脚传送出一笔既定的测试数据(步骤S940)，随后从音讯端口146的LINE_IN_L引脚接收一笔输入数据(步骤S950)。将该笔既定测试数据与收到的输入数据进行比较，判断音讯端口146的LINE_OUT_L以及LINE_IN_L引脚是否能够正常运作(步骤S960)。同样地，自音讯端口146的LINE_OUT_R引脚传送出同一笔既定的测试数据(步骤S970)，随后从音讯端口146的LINE_IN_R引脚接收另一笔输入数据(步骤S980)。将该笔既定测试数据与收到的输入数据进行比较，倘若在LINE_IN_R引脚上收到的输入数据与送出的既定测试数据相符，则判定音讯端口146的LINE_OUT_R以及LINE_IN_R引脚均能正常运作。
倘若选到的受测I/O端口是DUT 100的键盘连接端口130，则对应于键盘连接端口的测试例程会予以执行。如图2A所示，由于键盘连接端口130透过测试装置200的测试模块180将其KB_DATA引脚(第2脚)与KB_CLK引脚(第1脚)耦接在一起而形成环回连结，因此可以执行闭回路的测试来验证键盘连接端口130。现在参考图10，首先自键盘连接端口130的KB_CLK引脚传送出一笔既定的测试数据(步骤S1010)。随后从键盘连接端口130的KB_DATA引脚接收一笔输入数据(步骤S1020)。接下来将送出的既定测试数据与收到的输入数据进行比较(步骤S1030)。然后判断送出和收到的数据是否一致(步骤S1040)，倘若收到的输入数据与送出的既定测试数据相符，则判定键盘连接端口130的KB_CLK引脚及KB_DATA引脚均能正常运作(步骤S1050)；否则测试例程将指出受测键盘连接端口130的KB_CLK引脚及KB_DATA引脚出现问题(步骤S1060)。
倘若选到的受测I/O端是DUT 100的PS/2鼠标连接端口132，则对应于PS/2鼠标连接端口的测试例程会予以执行。如图2B所示，由于PS/2鼠标连接端口132透过测试装置200的测试模块182将其PS/2_DATA引脚(第1脚)与PS/2_CLK引脚(第5脚)耦接在一起而形成环回连结，因此可以执行闭回路的测试来验证PS/2鼠标连接端口132。现在参考图11，首先自PS/2鼠标连接端口132的PS/2_CLK引脚传送出一笔既定的测试数据(步骤S1110)。随后从PS/2鼠标连接端口132的PS/2_DATA引脚接收一笔输入数据(步骤S1120)。接下来将送出的既定测试数据与收到的输入数据进行比较(步骤S1130)。然后判断送出和收到的数据是否一致(步骤S1140)，倘若收到的输入数据与送出的既定测试数据相符，则判定PS/2鼠标连接端口132的PS/2_CLK引脚及PS/2_DATA引脚均能正常运作(步骤S1150)；否则测试例程将指出受测PS/2鼠标连接端口132的PS/2_CLK引脚及PS/2_DATA引脚出现问题(步骤S1160)。
综合以上所述，本发明提出了一种能够有效地测试计算机主机板上常用的I/O端口的测试装置，这种装置不仅简单并且可以根据受测I/O端的特性来快速地测试各种I/O端，再者，本发明的测试装置还能将发生问题的I/O端其不正常的每支引脚正确地显现出来。
虽然本发明已以一具体实施例揭示如上，然其仅为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
图1所示是示范用的计算机主机板100连接至本发明的测试装置200，计算机主机板100具有包含了北桥(North Bridge)110以及南桥(South Bridge)118的芯片组，其中″桥″这个字所指的是将多个总线(bus)连结在一起的装置，北桥110做为中央处理器102、内存次系统106、绘图控制器114以及南桥118的接驳转运点，将中央处理器102的前端总线(front side bus，FSB)104接至内存总线108、AGP图形总线112以及南、北桥间专属的互联通道116；而南桥118简单的说整合了各种输出入控制器、提供接口以连接外围装置及总线，并且透过互联信道116将数据在南桥118、北桥110间传递，计算机主机板100上则具有数个连接外围装置的I/O端口130～148。举例而言：南桥118整合了键盘和PS/2鼠标控制器、通用串行总线(Universal Serial Bus，USB)控制器、IEEE1394控制器来分别支持键盘连接端口130、PS/2鼠标连接端口132、IEEE 1394端136以及两个USB端134；主机板100上内建的超级I/O芯片122经由LPC总线120连至南桥118，其支持了并行端138、游戏端144以及两个串行端140、142；南桥118还可能提供一个特别的接口给音讯控制器126以支持音讯端口146，音讯端口146包括立体声输出(LINE_OUT_L、LINE_OUT_R)、立体声输入(LINE_IN_L、LINE_IN_R)以及麦克风输入(MIC_IN)；由网络控制器128所驱动的网络端口148一般是经由PCI总线连至南桥118；此外，非挥发性内存124一般是直接、或经由LPC总线120连至南桥118，非挥发性内存124通常储存着称为低阶软件的BIOS码。虽然图1以计算机主机板100当作范例，然其并非将本发明限制于任何特定的计算机主机板。
继续参考图1，本发明的测试装置200其主要部分的电路板170整合了数个测试模块180～198来测试相关的I/O端口，这些模块包括键盘连接端口用的测试模块180、PS/2鼠标连接端口用的测试模块182、USB端口用的测试模块184、IEEE 1394端口用的测试模块186、并行端口用的测试模块188、串行端口用的测试模块190和192、游戏端口用的测试模块194、音讯端口用的测试模块196以及网络端口用的测试模块198。在进行测试之前先将测试装置200上的各测试模块180～198以适当的缆线150～168连接到受测计算机主机板100上的对应I/O端；另一种实施例则是将测试装置200直接连在受测计算机主机板100的I/O端口上。在进行相关的测试时，先将非挥发性内存124中原本BIOS码以本发明的测试码取代，藉由测试码对计算机主机板100进行初始化并测试其I/O端。本发明的测试装置200以及测试码统称为通用的测试套件，而为说明方便起见，计算机主机板100此后称为受测装置(device under test，简称DUT)。
图2A～2I详细说明了测试装置200所整合的各测试模块。如图2A所示，键盘连接端口用的测试模块180本身即由一键盘连接器202所构成，键盘连接器202设置在电路板170上，用来与DUT 100上的键盘连接端口130其相对应的引脚建立电气上的连结。根据一般键盘连接器的引脚分配规则(pinassignment)，在连接器202第1脚的KB_CLK讯号会被回授到连接器202第2脚的KB_DATA讯号，亦即：键盘接口数据讯号引脚(第2脚)与键盘接口时钟讯号引脚(第1脚)耦接在一起而形成环回连结(loop-back connection)204；此外，连接器202的第4、5脚分别是接地(ground)及电源引脚，如图示，发光二极管(Light Emitting Diode)DD1以及电阻R1串联在键盘连接器202的第4脚和第5脚之间，而发光二极管DD2以及电阻R2则串联在键盘连接器202的第5脚和系统接地GND之间，藉此可以由发光二极管DD1及DD2来显示第4脚和第5脚是否正常。
现在参考图2B，PS/2鼠标连接端口用的测试模块182本身即由一PS/2鼠标连接器212所构成，PS/2鼠标连接器212系设置在电路板170上，用来与DUT 100上的PS/2鼠标连接端口132其相对应的引脚建立电气上的连结。根据一般PS/2鼠标连接器的引脚分配规则，在连接器212第5脚的PS/2_CLK讯号会被回授到连接器212第1脚的PS/2_DATA讯号，亦即：PS/2接口数据讯号引脚(第1脚)与PS/2接口时钟讯号引脚(第5脚)耦接在一起而形成环回连结214；此外，连接器212的第3、6脚分别是接地及电源引脚，如图示，发光二极管DD3以及电阻R3串联在PS/2鼠标连接器212的第6脚和第3脚之间，而发光二极管DD4以及电阻R4则串联在PS/2鼠标连接器212的第6脚和系统接地GND之间，藉此可以由发光二极管DD3及DD4来显示第3脚和第6脚是否正常。
参考图2C，两个USB端口用的测试模块184其包括了第一USB连接器222及其关联的测试电路224、第二USB连接器222′及其关联的测试电路224′。第一、第二USB连接器222和222′系设置在电路板170上，用来与DUT 100上的两个USB端134其相对应的引脚建立电气上的连结。根据标准USB连接器的引脚分配规则，USB连接器222的第2、3脚提供一对USB接口差动数据讯号D+和D-，而USB连接器222的第1脚则是用来接受供应电源的电源引脚、第4脚则用来接地的接地引脚。在测试电路224中，电阻R7耦接于USB连接器222的第1脚以及D+引脚(第3脚)之间，电阻R9耦接于USB连接器222的第4脚以及D-引脚(第2脚)之间，而且电阻R8耦接于USB连接器222的第2、3脚之间，如图示，电阻R7、R8和R9是以串联方式连接，以此方式，测试电路224可将讯号引脚D+和D-设定为不同于受测计算机主机板其USB端口默认值的状态。为了能够显示第1脚和第4脚是否正常，发光二极管DD6以及电阻R6串联在USB连接器222的第1脚和第4脚之间，而发光二极管DD5以及电阻R5则串联在USB连接器222的第1脚和系统接地GND之间。如图2C所示，第二USB连接器222′及其关联的测试电路224′亦以同样的方式配置。由于IEEE1394端具有类似于USB的高速差动讯号，因此依据本发明的原则，IEEE 1394端口用的测试模块186应该与测试模块184相似。
现在参考图2D，并行端口用的测试模块188其包括了25脚的D型连接器232及其关联的测试电路234。连接器232设置在电路板170上，用来与DUT 100上的并行端136其相对应的引脚建立电气上的连结，包括了8支并行接口数据引脚、5支并行接口状态引脚以及4支并行接口控制引脚。根据一般并行端口的引脚分配规则，连接器232的第2～9脚用来传递8位的D0～D7数据讯号，连接器232的第1、14、16、17脚分别用来传递STB、AFD、INIT以及SLIN控制讯号，而连接器232的第10～13和15脚则分别用来传递ACK、BUSY、P/E、SLCT以及ERR状态讯号。测试电路234包括与非门(NANDgate)236a～236c，在实施例中，与非门236a～236c构成了一个逻辑装置。如图示，与非门236a的四个输入端分别耦接于并行接口数据引脚D0～D3(连接器232的第2～5脚)，其输出端则耦接于(PAPER END)P/E状态引脚(连接器232的第12脚)，与非门236a针对其输入进行NAND逻辑运算，并将运算后的结果由输出端提供给连接器232的第12脚；与非门236b的四个输入端分别耦接于并行接口数据引脚D4～D7(连接器232的第6～9脚)，其输出端则耦接于SELECT(SLCT)状态引脚(连接器232的第13脚)，与非门236b针对其输入进行NAND逻辑运算，并将运算后的结果由输出端提供给连接器232的第13脚；同样地，与非门236c的四个输入端分别耦接于STB、AFD、INIT以及SLIN控制讯号(连接器232的第1、14、16、17脚)，其输出端则耦接于ERROR(ERR)状态引脚(连接器232的第15脚)，与非门236c针对其输入进行NAND逻辑运算，并将运算后的结果由输出端提供给连接器232的第15脚。与非门236a～236c的所有输入端均经由提升(pull-up)电阻R10～R21耦接至系统的供应电源Vcc，并且测试电路234将ACK及BUSY状态引脚(连接器232的第10、11脚)接地。
参考图2E，串行端口用的测试模块190本身即由一9脚的D型连接器242所构成，连接器242系设置在电路板170上，用来与DUT 100上的串行端140其相对应的引脚建立电气上的连结，包括了1支串行数据输出引脚、1支串行数据输入引脚、4支串行接口状态引脚以及2支串行接口控制引脚。根据一般串行端口的引脚分配规则，在连接器242第4脚的DTR讯号会被回授到连接器242第1脚的DCD讯号以及第6脚的DSR讯号，亦即：串行接口控制引脚DTR(第4脚)与串行接口状态引脚DCD和DSR(第1、6脚)耦接在一起而形成环回连结244；同样地，在连接器242第7脚的RTS讯号会被回授到连接器242第8脚的CTS讯号以及第9脚的RI讯号，亦即：串行接口控制引脚RTS(第7脚)与串行接口状态引脚CTS和RI(第8、9脚)耦接在一起而形成环回连结246；并且在连接器242第3脚的TXD讯号会被回授到连接器242第2脚的RXD讯号，亦即：串行数据输出引脚TXD(第3脚)与串行数据输入引脚RXD(第2脚)耦接在一起而形成环回连结248；连接器242的第5脚则是耦接至系统接地GND。如图2F所示，另一个串行端口用的测试模块192同样以上述的方式来配置。
参考图2G，游戏端口用的测试模块194其包括了15脚的D型连接器262及其关联的测试电路264。连接器262系设置在电路板170上，用来与DUT 100上的游戏端144其相对应的引脚建立电气上的连结。根据一般游戏端口的引脚分配规则，连接器262的第2、14脚分别用来输入第一按键讯号，第7、10脚分别用来输入第二按键讯号，第3、11脚分别用来输入X轴坐标讯号，而第6、13脚分别用来输入Y轴坐标讯号；此外，连接器262的第1、8、9、15脚是用来接受供应电源的电源引脚，连接器262的第4、5、12脚则是用来接地的接地引脚。测试电路264将连接器262上的游戏接口讯号引脚其中的一部分耦接至供应电源，并且将游戏接口讯号引脚的其余部分接地，换言之，提升电阻R22耦接在连接器262的第1、3脚之间，提升电阻R23耦接在连接器262的第6、8脚之间，提升电阻R24耦接在连接器262的第9、11脚之间，且提升电阻R25耦接在连接器262的第13、15脚之间；另一方面，连接器262的第2、7、10、14脚则与第4、5脚耦接在一起，藉此将它们接地。连接器262的第12脚同样需予以耦接至系统接地GND。
参考图2H，音讯端口用的测试模块196其包括了音讯连接器272及振荡器274。连接器272设置在电路板170上，用来与DUT 100上的音讯端口端口146其相对应的引脚建立电气上的连结。实施例中的音讯连接器272采用麦克风插座，如图标，连接器272的第1脚当作音讯接口引脚，而其余的引脚则分别接到Vcc及GND。振荡器274的输出耦接至连接器272的音讯接口引脚，振荡器274用来产生时钟讯号以提供给连接器272的音讯接口引脚做为测试讯号TEST_CLK输出。
参考图2I，网络端口用的测试模块198本身即由一RJ-45连接器282所构成，连接器282设置在电路板170上，用来与DUT 100上的网络端口148其相对应的引脚建立电气上的连结。根据一般网络端口的引脚分配规则，连接器282的第1、2脚形成一对传送引脚TX+和TX-，而连接器282的第3、6脚则形成一对接收引脚RX+和RX-。如图示，该对传送引脚与该对接收引脚相对应地耦接在一起，亦即：TX+引脚(连接器282的第1脚)与RX+引脚(连接器282的第3脚)耦接在一起而形成环回连结284；TX-引脚(连接器282的第2脚)与RX-引脚(连接器282的第6脚)耦接在一起而形成环回连结286。
图3的流程图系测试DUT 100的主要步骤。DUT 100和本发明的测试装置200在电源开启后，DUT 100上的中央处理器102由非挥发性内存124中的测试码进行开机，藉以执行该测试码对DUT 100上的I/O端130～148进行测试(步骤S310)，并且在测试之前，只有DUT 100上的相关必要装置如：北桥110、内存次系统106、绘图控制器114以及南桥118会予以初始化，为加速测试的过程，中央处理器102还会将所有或部分的测试码由非挥发性内存124搬到内存次系统106。接着呈现一提示选单列出全部可供测试的I/O端，以便让测试人员以互动方式挑选其中一个进行测试(步骤S320)，本发明并不需要将操作系统加载。中央处理器102便执行测试码中对应于受测I/O端口的测试例程，以根据受测I/O端的特性来进行测试(步骤S330)，然后判定受测I/O端上每一引脚的状态(步骤S340)。倘若受测I/O端口的每一讯号引脚均能正常运作，则显示一测试通过讯息(步骤S350)；倘若受测I/O端口之中存在至少一讯号引脚无法正常运作，则显示一测试失败讯息且指出无法正常运作的讯号引脚(步骤S360)。测试流程在步骤S350或S360之后回到步骤S320等候选择另外的I/O端来开始下回新的测试。
接下来针对测试码所包含的每一个测试例程进行讨论。倘若选到的受测I/O端是DUT 100的游戏端144，则对应于游戏端口的测试例程会予以执行，参考图4，先初始设定游戏端口144的I/O基地址(base address)，读取一内存区块来检出游戏端144引脚的诊察值(步骤S410)，其中该内存区块内具有数个始于上述I/O基地址的游戏端口缓存器，藉此以该内存区块中的数个位来检查游戏端口140上的数支接口讯号引脚，而这些位直接反映了受测接口讯号引脚的目前状态。再将上述内存区块中这些位与预先为各接口讯号引脚自外部设定的既定值进行比较(步骤S420)，如图2G所示，游戏端144的第3、6、11、13脚被测试装置200的测试模块194提升至供应电源，故这几支接口讯号引脚其外部设定的既定值为逻辑′1′，另一方面，游戏端144的第2、7、10、14脚被测试模块194接地，故这几支接口讯号引脚其外部设定的既定值为逻辑′0′。然后将内存区块中该些位所代表的诊察值与预先为该些接口讯号引脚自外部设定的既定值进行比较(步骤S430)，倘若检出的诊察值与外部设定的既定值相符，则判定游戏端144上的那些接口讯号引脚均能正常运作(步骤S440)；否则测试例程将指出游戏端口144上的那支引脚有问题(步骤S450)。
倘若选到的受测I/O端系DUT 100的并行端138，则对应于并行端口的测试例程会予以执行。首先初始设定并行端口138的I/O基地址，其中并行端口的缓存器位在由I/O基地址开始的内存区块内。参考图5A，将第一位态样(pattern)写入至该内存区块中数个数据位的第一部分，而这些数据位的第一部分对应于并行端所拥有的并行接口数据引脚D0～D3，以此方式，第一位态样可自并行端的第2～5脚传送出去(步骤S510)。在一既定的时间后，从上述内存区块读取P/E状态位，其对应于并行端的PAPER END(P/E)状态引脚，藉此检出并行端第12脚的测试结果(步骤S512)。如图2D所示，藉由测试装置200上的测试模块188，并行端口138的第2～5脚送出的第一位态样经NAND逻辑运算的结果会回馈至并行端138的第12脚，因此可以根据读到的P/E状态位与写入的第一位态样之间的逻辑关系，检查并行端口第12脚一PAPER END状态引脚(步骤S514)。将一组第二位态样轮流以一次一个的方式写入至上述内存区块中那些数据位的第一部分，藉此自并行端的第2～5脚轮流以一次一个的方式传送出这组第二位态样(步骤S516)。在既定的时间之后，从上述内存区块读取P/E状态位以检出在并行端第12脚上的NAND逻辑运算结果(步骤S518)。重复步骤S516及S518，每一回根据步骤S518中读到的P/E状态位与对应于步骤S516写入的第二位态样之间的关系，检查并行接口数据引脚D0～D3的每支脚(步骤S520)。
参考图5B，接下来再将第一位态样写入至内存区块中那些数据位的第二部分，而第二部分是对应于并行端所拥有的并行接口数据引脚D4～D7，以此方式，第一位态样可自并行端的第6～9脚传送出去(步骤S522)。在既定的时间之后，从上述内存区块读取SLCT状态位，其对应于并行端的SELECT(SLCT)状态引脚，藉此检出并行端第13脚的测试结果(步骤S524)。如图2D所示，藉由测试装置200上的测试模块188，并行端口138的第6～9脚送出的第一位态样经NAND逻辑运算的结果会回馈至并行端138的第13脚，因此可以根据读到的SLCT状态位与写入的第一位态样之间的逻辑关系，检查并行端口第13脚一SELECT状态引脚(步骤S526)。然后将该组第二位态样轮流以一次一个的方式写入至上述内存区块中那些数据位的第二部分，藉此自并行端的第6～9脚轮流以一次一个的方式传送出这组第二位态样(步骤S528)。在既定的时间之后，从上述内存区块读取SLCT状态位以检出在并行端第13脚上的NAND逻辑运算结果(步骤S530)。重复步骤S528及S530，每一回根据步骤S530中读到的SLCT状态位与对应于步骤S528写入的第二位态样之间的关系，检查并行接口数据引脚D4～D7的每支脚(步骤S532)。
参考图5C，接下来将第一位态样写入至内存区块中的一组接口控制位，而该组接口控制位是对应于并行端口所拥有的并行接口控制引脚STROBE(STB)、AUTO FEED(AFD)、INIT以及SLIN，以此方式，第一位态样可自并行端的第1、14、16、17脚传送出去(步骤S534)。在既定的时间之后，从上述内存区块读取ERR状态位，其对应于并行端的ERROR(ERR)状态引脚，藉此检出并行端第15脚的测试结果(步骤S536)。如图2D所示，藉由测试装置200上的测试模块188，并行端口138的第1、14、16、17脚送出的第一位态样经NAND逻辑运算的结果会回馈至并行端138的第15脚，因此可以根据读到的ERR状态位与写入的第一位态样之间的逻辑关系，检查并行端口第15脚-ERROR状态引脚(步骤S538)。再将该组第二位态样轮流以一次一个的方式写入至上述内存区块中的该组接口控制位，藉此自并行端的第1、14、16、17脚轮流以一次一个的方式传送出这组第二位态样(步骤S540)。在既定的时间之后，从上述内存区块读取ERR状态位以检出在并行端第15脚上的NAND逻辑运算结果(步骤S542)。重复步骤S540及S542，每一回根据步骤S542中读到的ERR状态位与对应于步骤S540写入的第二位态样之间的关系，检查并行接口控制引脚STROBE、AUTO FEED、INIT以及SLIN的每支脚(步骤S544)。
现在参考图5D，直接读取内存区块中的ACK、BUSY状态位，来检出并行端138状态引脚ACK及BUSY的诊察值(步骤S546)。然后将读到的ACK、BUSY状态位分别与预先为并行端第10及11脚自外部设定的既定值进行比较(步骤S548)，由于并行端138之第10、11脚已经被测试装置200上的测试模块188接地，所以这两支引脚其外部设定的既定值为逻辑′0′，因此可以很方便地判定比较的结果。倘若读到的ACK、BUSY状态位与外部设定的既定值相符，则判定并行端138的第10、11脚均能正常运作；否则测试例程将指出并行端口138上的那支引脚有问题(步骤S550)。
倘若选到的受测I/O端是DUT 100其串行端140、142二者之一，则对应于串行端口的测试例程会予以执行。首先初始设定受测串行端口的I/O基地址，其中串行端口的缓存器位在由I/O基地址开始的内存区块内。参考图6A，接着将受测的串行端设定在一既定的传输波特率(baud rate)(步骤S610)。如图2E及2F所示，串行端140、142分别藉由测试装置200上的测试模块190及192形成三个环回连结，因此可以利用闭回路测试来检验。然后将一笔既定的数据写入至上述内存区块中的串行接口控制位DTR，而这个控制位对应于串行端口的串行接口控制引脚DTR，致使该笔既定数据由受测串行端口的第4脚传送出去(步骤S612)。在一既定的时间后，从这个内存区块分别读取串行接口状态位DCD、DSR，而这两个串行接口状态位分别对应于串行端口的串行接口状态引脚DCD及DSR，藉此从受测串行端的第1、6脚接收数据(步骤S614)。再分别检查串行接口状态位DCD、DSR是否等于该笔既定的资料，以验证受测串行端的第1、6脚以及第4脚(步骤S616)。利用同样的方式将那笔既定的数据写入至上述内存区块中的串行接口控制位RTS，而这个控制位对应于串行端口的串行接口控制引脚RTS，致使该笔既定数据由受测串行端口的第7脚传送出去(步骤S618)。在既定的时间之后，从这个内存区块分别读取串行接口状态位CTS、RI，而这两个串行接口状态位分别对应于串行端口的串行接口状态引脚CTS及RI，藉此从受测串行端的第8、9脚接收数据(步骤S620)。参考图6B，分别检查串行接口状态位CTS、RI是否等于该笔既定的资料，以验证受测串行端的第8、9脚以及第7脚(步骤S622)。接下来将受测串行端口相关的接收功能予以关闭(步骤S624)。然后将一位态样写入至上述内存区块中的一组传送器数据位，藉此由受测串行端第3脚的串行数据输出引脚TXD传送出去(步骤S626)。在既定的时间之后，再将受测串行端口相关的接收功能予以启用(步骤S628)。接着从上述内存区块读取一组接收器数据位，藉此将输入数据由受测串行端口第2脚的串行数据输入引脚RXD接收进来(步骤S630)。
现在参考图6C，检查上述内存区块中的该组接收器数据位是否与传送的位态样相符，以验证受测串行端的第2脚及第3脚(步骤S632)。若是受测串行端的TXD、RXD引脚在上述设定的传输波特率下能够正常运作，则进一步执行收发测试以验证受测串行端在不同传输波特率下的传送、接收能力。如流程图所示，将受测串行端设定在新的传输波特率(步骤S634)。以前述的方式再将受测串行端口相关之接收功能予以关闭(步骤S636)。其后将上述位态样写入至上述内存区块中的传送器数据字节，藉此由受测串行端的第3脚传送出去(步骤S638)。在既定的时间之后，再次将受测串行端口相关的接收功能予以启用(步骤S640)。接着从上述内存区块读取接收器数据字节，藉此将新的输入数据由受测串行端口的第2脚接收进来(步骤S642)。在这回设定的传输波特率下检查收到的输入数据是否与传送的位态样相符，以验证受测串行端(步骤S644)。如果受测串行端还有其它的传输波特率可以设定，则测试流程回到步骤S634来测试新的波特率(步骤S648)，重复上述步骤直到测试过受测串行端所有可设定的传输波特率。
倘若选到的受测I/O端系DUT 100的USB端134其中之一，则对应于USB端口的测试例程会予以执行。参考图7，先确认受测USB端口的I/O基地址，读取一内存区块来检出USB端口的差动数据讯号D+和D-(第2、3脚)的诊察值(步骤S710)，其中该内存区块内具有数个始于上述I/O基地址的USB端口缓存器，藉此以该内存区块中对应的位来检查USB端口的D+和D-引脚，而这些位直接反映了USB差动数据讯号引脚的目前状态。然后将上述内存区块中这些位与受测USB端口的默认值做比较(步骤S720)，如图2C所示，由于USB端口的差动数据讯号对被测试装置200的测试模块184设定在与默认值不同的状态，因此从受测USB端的第2、3脚检出的诊察值正常应不等于默认值。接下来判断内存区块中该些位所代表的诊察值是否不同于USB端口的默认值(步骤S730)，倘若检出的诊察值与USB端口的默认值不一致，则判定受测USB端的D+和D-引脚能正常运作(步骤S740)；否则测试例程将指出受测USB端上的D+和D-引脚有问题(步骤S750)。由于IEEE 1394端具有类似于USB的高速差动讯号，因此依据本发明的原则，DUT 100的IEEE 1394端应该也可以用类似的方式测试之。
倘若选到的受测I/O端口是DUT 100的网络端口148，则对应于网络端口的测试例程会予以执行。首先针对网络端口148扫瞄DUT 100上面的外围总线(即PCI bus)，藉此搜寻网络控制器，若是找到网络端口148使用的网络控制器，便读取其制造商编号(vendor ID)以及装置编号(device ID)，然后根据网络控制器的制造商及装置编号，判定是否可以支持这个网络控制器的型式，若然，参考图8，接着确认受测网络端口的I/O基地址(步骤S810)，并且检查上述网络控制器的MAC地址是否合法，其中由上述I/O基地址开始的内存区块包括数个的网络端口缓存器。随后读取该内存区块来检出网络端口的传送引脚TX+、TX-以及接收引脚RX+、RX-的诊察值(步骤S820)。如图2I所示，测试装置200的测试模块198一旦连上了网络端口148便在其上形成一对环回连结，这将导致网络端口148其状态的改变，而上述内存区块中含有数个位直接反映了传送引脚TX+、TX-以及接收引脚RX+、RX-的目前状态，故可以用该内存区块中的这些位来检查传送引脚TX+、TX-以及接收引脚RX+、RX-(步骤S830)。接下来将上述内存区块中这些位所代表的诊察值与受测网络端口的默认值做比较(步骤S840)，倘若检出的诊察值不同于网络端口所对应的默认值，则判定受测网络端口的传送引脚TX+、TX-以及接收引脚RX+、RX-能正常运作(步骤S850)；否则测试例程将指出受测网络端口的传送引脚TX+、TX-以及接收引脚RX+、RX-出现问题(步骤S860)。
倘若选到的受测I/O端口是DUT 100的音讯端口146，则对应于音讯端口的测试例程会予以执行。因为音讯端口146通常具有麦克风输入(MIC_IN)、立体声输出(LINE_OUT_L及LINE_OUT_R)和立体声输入(LINE_IN_L及LINE_IN_R)，所以必须在测试之前将测试模块196的连接器272接到音讯端口146的麦克风输入，并且把音讯端口146的立体声输出和立体声输入透过适当的缆线连在一起，如图2H所示，振荡器274的输出耦接至连接器272的音讯接口引脚以提供测试讯号TEST_CLK。现在参考图9，音讯端口146的MIC_IN引脚从测试装置200的测试模块196接收测试讯号TEST_CLK(步骤S910)。然后检查在MIC_IN引脚收到的讯号是否持续不断地变化(步骤S920)，若然，则判定音讯端口146的MIC_IN引脚能正常运作(步骤S930)。接着自音讯端口146的LINE_OUT_L引脚传送出一笔既定的测试数据(步骤S940)，随后从音讯端口146的LINE_IN_L引脚接收一笔输入数据(步骤S950)。将该笔既定测试数据与收到的输入数据进行比较，判断音讯端口146的LINE_OUT_L以及LINE_IN_L引脚是否能够正常运作(步骤S960)。同样地，自音讯端口146的LINE_OUT_R引脚传送出同一笔既定的测试数据(步骤S970)，随后从音讯端口146的LINE_IN_R引脚接收另一笔输入数据(步骤S980)。将该笔既定测试数据与收到的输入数据进行比较，倘若在LINE_IN_R引脚上收到的输入数据与送出的既定测试数据相符，则判定音讯端口146的LINE_OUT_R以及LINE_IN_R引脚均能正常运作。
倘若选到的受测I/O端口是DUT 100的键盘连接端口130，则对应于键盘连接端口的测试例程会予以执行。如图2A所示，由于键盘连接端口130透过测试装置200的测试模块180将其KB_DATA引脚(第2脚)与KB_CLK引脚(第1脚)耦接在一起而形成环回连结，因此可以执行闭回路的测试来验证键盘连接端口130。现在参考图10，首先自键盘连接端口130的KB_CLK引脚传送出一笔既定的测试数据(步骤S1010)。随后从键盘连接端口130的KB_DATA引脚接收一笔输入数据(步骤S1020)。接下来将送出的既定测试数据与收到的输入数据进行比较(步骤S1030)。然后判断送出和收到的数据是否一致(步骤S1040)，倘若收到的输入数据与送出的既定测试数据相符，则判定键盘连接端口130的KB_CLK引脚及KB_DATA引脚均能正常运作(步骤S1050)；否则测试例程将指出受测键盘连接端口130的KB_CLK引脚及KB_DATA引脚出现问题(步骤S1060)。
倘若选到的受测I/O端是DUT 100的PS/2鼠标连接端口132，则对应于PS/2鼠标连接端口的测试例程会予以执行。如图2B所示，由于PS/2鼠标连接端口132透过测试装置200的测试模块182将其PS/2_DATA引脚(第1脚)与PS/2_CLK引脚(第5脚)耦接在一起而形成环回连结，因此可以执行闭回路的测试来验证PS/2鼠标连接端口132。现在参考图11，首先自PS/2鼠标连接端口132的PS/2_CLK引脚传送出一笔既定的测试数据(步骤S1110)。随后从PS/2鼠标连接端口132的PS/2_DATA引脚接收一笔输入数据(步骤S1120)。接下来将送出的既定测试数据与收到的输入数据进行比较(步骤S1130)。然后判断送出和收到的数据是否一致(步骤S1140)，倘若收到的输入数据与送出的既定测试数据相符，则判定PS/2鼠标连接端口132的PS/2_CLK引脚及PS/2_DATA引脚均能正常运作(步骤S1150)；否则测试例程将指出受测PS/2鼠标连接端口132的PS/2_CLK引脚及PS/2_DATA引脚出现问题(步骤S1160)。
综合以上所述，本发明提出了一种能够有效地测试计算机主机板上常用的I/O端口的测试装置，这种装置不仅简单并且可以根据受测I/O端的特性来快速地测试各种I/O端，再者，本发明的测试装置还能将发生问题的I/O端其不正常的每支引脚正确地显现出来。
虽然本发明已以一具体实施例揭示如上，然其仅为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。