半导体器件及其制造方法

摘要

提供一种半导体器件的结构及其制造方法，其中即使在显示部分的尺寸增加到大尺寸荧光屏的情况下也能实现低功耗。象素部分中的栅极形成为主要含有W的材料膜、主要含有Al的材料膜、和主要含有Ti的材料膜的三层结构，以便降低布线电阻。采用IPC刻蚀装置刻蚀布线。栅极具有锥形，并且成为锥形的区域的宽度设定为1μm或以上。

权利要求

1.一种包括多个TFTs的半导体器件，每个TFTs包括：形成在绝缘表面上的半导体层；

形成在半导体层上的绝缘膜；和

形成在绝缘膜上的栅极，该栅设具有三层叠层结构，其中所述多个TFTs具有相同的导电类型。

2.根据权利要求1的器件，其中栅极包括主要含有TaN的材料膜、主要含有Al的材料膜、和主要含有Ti的材料膜。

3.根据权利要求1的器件，其中栅极包括主要含有W的材料膜、主要含有Al的材料膜、和主要含有Ti的材料膜。

4.根据权利要求1的器件，其中所述多个TFTs是n沟道TFTs。

5.根据权利要求1的器件，其中所述多个TFTs是p沟道TFTs。

6.根据权利要求1的器件，其中形成在半导体器件的驱动电路中的TFTs构成BEMOS电路和EDMOS电路之一。

7.根据权利要求1的器件，其中该半导体器件是透射型和反射型之一的液晶组件。

8.根据权利要求1的器件，其中该半导体器件是具有OLED的发光器件。

9.根据权利要求1的器件，其中该半导体器件是选自由视频摄象机、数字摄象机、汽车导航系统、个人计算机、便携式信息终端和电子游戏装置构成的组中的一个。

10.一种制造半导体器件的方法，包括以下步骤：在绝缘表面上形成半导体层；

在半导体层上形成第一绝缘膜；

通过将主要含有TaN或W的材料膜、主要含有Al的材料膜、和主要含有Ti的材料膜形成为叠层，然后用掩模刻蚀所述叠层，在第一绝缘膜上形成栅极、象素部分的源布线、和端子部分的电极；

用栅极作掩模，向半导体层中添加提供n型的杂质元素，形成n型杂质区；

刻蚀栅极以形成锥部；

形成覆盖象素部分的源布线和端子部分的第二绝缘膜；和在第二绝缘膜上形成驱动电路的栅布线和源布线。

11.根据权利要求10的方法，其中该半导体器件是具有OLED的发光器件。

12.根据权利要求10的方法，其中该半导体器件是选自由视频摄象机、数字摄象机、汽车导航系统、个人计算机、便携式信息终端和电子游戏装置构成的组中的一个。

说明书

半导体器件及其制造方法

技术领域

[0001] 本发明涉及具有由薄膜晶体管(以下称为TFTs)构成的电路的半导体器件及其制造方法。本发明例如涉及以液晶显示器件(其中其中安装液晶组件)为代表的器件和其上安装这种器件作为一部分的电子器件。

[0002] 注意，本说明书中的半导体器件表示通常通过利用半导体特性而起作用的器件，电光器件、发光器件、半导体电路和电子器件每种都是半导体器件。

背景技术

[0003] 近年来，已经注意到了利用形成在具有绝缘表面的衬底上的半导体薄膜(约几个到几百nm厚)构成薄膜晶体管(TFT)的技术。该薄膜晶体管广泛地应用于电子器件如IC或电光器件，并且特别要求其作为图象显示器件的开关元件的发展。

[0004] 通常，液晶显示器件公知为图象显示器件。由于与无源液晶显示器件相比，可获得高分辨率图象，因此在各种情况中采用有源矩阵液晶显示器件。根据有源矩阵液晶显示器件，当驱动排列成矩阵的象素电极时，在荧光屏上显示图形。更详细地说，当在选择象素电极和对应选择象素电极的对置电极之间施加电压时，光学地调制位于象素电极和对置电极之间的液晶层，并且该光学调制被观察者识别为显示图形。

[0005] 这种有源矩阵液晶显示器件的使用范围扩大了。对于更高分辨率、更高开口比(opening ratio)、和高可靠性的要求随着荧光屏尺寸的增加热增加。同时，对于生产率的提高和成本降低的要求也增加。

[0006] 通常，当采用铝作为上述TFT的栅布线的材料而制造TFT时，通过热处理形成突起如小丘或晶须，并且铝原子扩散到沟道形成区。这样，就产生了TFT的工作故障和TFT特性的退化。为解决这个问题，采用耐热处理的金属材料，通常为具有高熔点的金属元素。但是，出现了由于荧光屏尺寸增加而使布线电阻增加的问题，并引起功耗等的增加。

发明内容

[0007] 因此，本发明的目的是提供一种即使在荧光屏尺寸增加时也能实现低功耗的半导体器件的结构及其制造方法。

[0008] 根据本发明，栅极结构被做成叠层结构，其中主要含有TaN或W的材料膜用做防止向沟道形成区扩散的第一层，主要含有Al或Cu的低电阻材料膜用做第二层，主要含有Ti的材料膜用做第三层。这样，降低了布线的电阻。

[0009] 根据在本说明书中公开的本发明的结构，包括由形成在绝缘表面上的半导体层、形成在半导体层上的绝缘膜和形成在绝缘膜上的栅极构成的TFT的半导体器件的特征在于包括：包括具有由与栅极相同材料制成的源布线的第一n沟道TFT的象素部分；包括由第二n沟道TFT和第三n沟道TFT构成的电路的驱动电路；和由与栅极相同的材料制成的端子部分。

[0010] 在上述结构中，栅极的特征在于具有主要含有TaN(第一层)的材料膜、主要含有Al(第二层)的材料膜和主要含有Ti(第三层)的材料膜的层结构。而且，栅极的特征在于具有主要含有W(第一层)的材料膜、主要含有Al(第二层)的材料膜和主要含有Ti(第三层)的材料膜的叠层结构。

[0011] 根据这种栅极结构，当采用ICP(感应耦合等离子体)刻蚀法时，栅极的端部可以形成为锥形。注意，本说明书中的锥角产生由材料层的水平表面和侧表面形成的角。而且，在本说明书中，具有锥角的侧表面称为锥形，具有锥形的部分成为锥部。

[0012] 并且，在上述结构中，本发明的特征在于第二n沟道TFT和第三n沟道TFT构成EEMOS电路或EDMOS电路。本发明的驱动电路由NMOS电路构成，该NMOS电路只由n沟道TFTsS构成，并且象素部分的TFTs也由n沟道TFTs构成。这样，简化了工艺。一般的驱动电路是在由互相补偿组合的n沟道半导体元件和p沟道半导体元件构成的CMOS电路基础上设计的。但是，根据本发明，驱动电路只由n沟道TFTs组合而成。

[0013] 此外，为了实现上述结构，根据本发明的结构，提供制造半导体器件的方法，该半导体器件包括位于绝缘表面上的驱动电路、象素部分和端子部分，该方法包括以下步骤：

[0014] 在绝缘表面上形成半导体层；

[0015] 在半导体层上形成第一绝缘膜；

[0016] 在第一绝缘膜上形成栅极、象素部分的源布线、和端子部分的电极；

[0017] 用栅极做掩模，向半导体层中添加提供n型的杂质元素，以便形成n型杂质区；

[0018] 刻蚀栅极以形成锥部；

[0019] 形成覆盖象素部分的源布线和端子部分的第二绝缘膜；和

[0020] 在第二绝缘膜上形成驱动电路的栅布线和源布线。

[0021] 在上述结构中，其特征在于，在形成栅极、象素部分的源布线和端子部分的电极的步骤中，主要含有TaN的材料膜、主要含有Al的材料膜和主要含有Ti的材料膜形成为叠层，然后采用掩模进行刻蚀，以便形成栅极、象素部分的源布线、和端子部分的电极。并且，在上述结构中，其特征在于，在形成栅极、象素部分的源布线和端子部分的电极的步骤中，主要含有W的材料膜、主要含有Al的材料膜和主要含有Ti的材料膜形成为叠层，然后采用掩模进行刻蚀，以便形成栅极、象素部分的源布线、和端子部分的电极。

[0022] 而且，根据本发明，可以制造具有在上述结构中所述的象素部分和驱动电路的液晶显示器件或带有包括在上述结构中所述的象素部分和驱动电路的OLED的发光器件。

[0023] 并且，根据本发明，由于省略了p沟道TFT的制造步骤，因此简化了液晶显示器件或发光器件的制造步骤，并降低了制造成本。

附图说明

[0024] 在附图中：

[0025] 图1A-1C表示AM-LCD的制造步骤；

[0026] 图2A和2B表示AM-LCD的制造步骤；

[0027] 图3表示AM-LCD的制造步骤；

[0028] 图4是象素的顶视图；

[0029] 图5表示液晶组件的外观；

[0030] 图6是透射型液晶显示器件的剖面图；

[0031] 图7A和7B表示NMOS电路的结构；

[0032] 图8A和8B表示移位电阻器的结构；

[0033] 图9是本发明的象素部分的顶视图；

[0034] 图10是本发明的象素部分的剖面图；

[0035] 图11A-11C表示电子装置的例子；

[0036] 图12A和12B表示电子装置的例子；

[0037] 图13是在刻蚀之后观察的SEM图象；

[0038] 图14是在刻蚀之后观察的SEM图象；

[0039] 图15表示可靠性(20小时安全电压和10年安全电压)和在驱动电路的TFT中的Lov长度之间的关系；

[0040] 图16A和16B分别是EL组件的顶视图和其剖面图；

[0041] 图17是EL组件的剖面图；

[0042] 图18表示栅侧驱动电路的结构；

[0043] 图19是解码器输入信号的时序图；和

[0044] 图20表示源侧驱动电路的结构。

具体实施方式

[0045] 下面将介绍本发明的实施方式。

[0046] 首先，在衬底上形成基底绝缘膜，然后通过第一光刻步骤形成具有预定形状的半导体层。

[0047] 接着，形成覆盖半导体层的绝缘膜(包括栅绝缘膜)。在绝缘膜上叠置第一导电膜、第二导电膜和第三导电膜。利用第二光刻步骤对叠层膜进行第一刻蚀处理，以便形成由第一导电层和第二导电层构成的栅极、象素部分的源布线和端子部分的电极。注意，在本发明中，在形成栅极之后，在层间绝缘膜上形成栅布线。

[0048] 接下来，在第二光刻步骤中形成的抗蚀剂掩模保留的状态下，向半导体层添加提供n型的杂质元素(磷等)，以便以自对准方式形成n型杂质区(具有高浓度)。

[0049] 然后，在第二光刻步骤中形成的抗蚀剂掩模保留的状态下，改变刻蚀条件，进行第二刻蚀处理，形成具有锥部的第一导电层(第一宽度)、第二导电层(第二宽度)和第三导电层(第三宽度)。注意，第一宽度比第二宽度宽，第二宽度比第三宽度宽。这里，由第一导电层、第二导电层和第三导电层构成的电极成为n沟道TFT的栅极(第一栅极)。

[0050] 主要含有TaN或W的材料膜用做第一导电层，为防止向沟道形成区扩散，该第一导电层与绝缘膜接触。而且，主要含有Al或Cu的低电阻材料膜可用做第二导电层。此外，具有低接触电阻的、主要含有Ti的材料膜可用做第三导电层。

[0051] 接着，在去掉抗蚀剂掩模之后，用第一栅极做掩模，通过绝缘膜向半导体层中添加提供n型的杂质元素。

[0052] 之后，通过第三光刻法(步骤)形成抗蚀剂掩模，并且为了降低象素部分中的TFT的截止电流，添加提供n型的杂质元素。

[0053] 然后，形成层间绝缘膜并在其上形成透明导电膜。利用第四光刻法(步骤)构图透明导电膜，形成象素电极。然后，利用第五光刻步骤形成接触孔。这里，形成到达杂质区的接触孔、到达栅极的接触孔和到达源布线的接触孔。

[0054] 接着，形成由低电阻金属材料制成的导电膜。通过第六光刻步骤形成栅布线、用于连接源布线和杂质区的电极、和用于连接象素电极和杂质区的电极。在本发明中，栅布线通过提供在层间绝缘膜中的接触孔与第一栅极或第二栅极电连接。并且，源布线通过提供在层间绝缘膜中的接触孔与杂质区(源区)电连接。此外，与象素电极连接的电极通过提供在层间绝缘膜中的接触孔与杂质区(漏区)电连接。

[0055] 这样，通过总共进行六次光刻步骤，即采用六个掩模，可以形成包括具有象素TFT(n沟道TFT)的象素部分和具有如图7A所示的EEMOS电路(n沟道TFTs)的驱动电路的元件衬底。注意，这里示出了制造透射型显示器件的例子。但是，也可以采用具有高反射特性的材料用于象素电极而制造反射型显示器件。当制造反射型显示器件时，由于象素电极可以与栅布线同时形成，因此可采用五个掩模形成元件衬底。

[0056] 而且，可以制造具有OLED(有机发光器件)的有源矩阵发光器件。即使在发光器件的情况下，整个驱动电路由n沟道TFTs构成，象素部分也由多个n沟道TFTs构成。在采用OLED的发光器件中，至少用做开关元件的TFT和用于给OLED输送电流的TFT提供在每个象素中。不管象素的电路结构和驱动方法怎样，与OLED电连接并给其输送电流的TFT可以做成n沟道TFT。

[0057] OLED具有包括通过给其施加电场(电致发光)实现发光的有机化合物(有机发光材料)的层(以下称为有机发光层)、阳极和阴极。有机化合物的发光包括从单重激发态返回到基态时产生的光发射(荧光)和从三重激发态返回到基态时产生的光发射(磷光)。在本发明的发光器件的情况下，上述光发射中，可以采用其中一种光发射，也可以采用两种光发射。

[0058] 注意，在本说明书中，形成在OLED中的阳极和阴极之间的所有层定义为有机发光层。具体而言，有机发光层包括发光层、空穴注入层、电子注入层、空穴输送层和电子输送层。基本上，OLED具有其中阳极、发光层和阴极按顺序叠置的结构。除了这种结构之外，还有以下情况：OLED具有其中阳极、空穴注入层、发光层和阴极按顺序叠置的结构或其中阳极、空穴注入层、发光层、电子输送层和阴极按顺序叠置的结构。

[0059] 并且，在形成导电膜之前，通过组合增强型或耗尽型形成如图7B所示的EDMOS电路时，预先形成掩模，并向将成为沟道形成区的半导体层中选择添加属于周期表的15族的元素(优选为磷)或属于周期表的13族元素(优选为硼)。在这种情况下，可采用七个掩模形成元件衬底。

[0060] 这里已经采用n沟道TFT进行了描述。但是，无须说明，通过采用p型杂质元素代替n型杂质元素可形成p沟道TFT。在这种情况下，整个驱动电路由p沟道TFTs构成，象素部分也由p沟道TFTs构成。

[0061] 下面在实施例的基础上将更详细地介绍利用上述结构实现的本发明。

[0062] (实施例)

[0063] [实施例1]

[0064] 下面用图1A-1C到图6介绍本发明的实施例。这里，将详细介绍在同一衬底上同时制造构成象素部分的TFTs和构成提供在象素部分的外围的驱动电路的TFTs(只有n沟道TFTs)的方法。

[0065] 在图1A中，玻璃衬底、石英衬底、陶瓷衬底等可用做衬底100。也可采用在表面上形成绝缘膜的硅衬底、金属衬底或不锈钢衬底。而且，还可以采用具有耐本例中的处理温度的耐热性的塑料衬底。

[0066] 然后，如图1A所示，在衬底100上形成由绝缘膜如氧化硅膜、氮化硅膜、或氮氧化硅膜(SiOxNy)制成的基底绝缘膜101。作为典型例子，采用其中基底绝缘膜101采用两层结构的叠层结构，采用SiH4、NH3和N2O作为反应气体，形成厚度为50nm-100nm的第一氮氧化硅膜101a，用SiH4和N2O做反应气体，形成厚度为100nm-150nm的第二氮氧化硅膜101b。并且，厚度为10nm或以下的氮化硅膜可用做基底绝缘膜101。当采用氮化硅膜时，除了如作为阻挡层的效果之外，还具有在将在后面进行的吸气步骤中提高吸气效率的效果。在吸气时，镍可以移动到具有高氧浓度的区域。这样，采用氮化硅膜作为与半导体膜接触的基底绝缘膜是非常有效的。而且，可以采用其中按顺序叠置第一氮氧化硅膜、第二氮化硅膜和氮化硅膜的三层结构。

[0067] 通过使形成在基底绝缘膜101上的非晶半导体膜结晶，获得作为有源层的半导体膜。非晶半导体膜的厚度为30nm-60nm。之后，采用具有促进结晶的催化作用的金属元素(本例中为镍)，向用旋涂器向非晶半导体膜的表面上施加含有重量转换的1ppm-100ppm镍的乙酸镍溶液，形成含催化剂层。

[0068] 保持非晶半导体膜与含催化元素层接触的状态，进行用于结晶的热处理。在本例中，热处理是通过RTA法进行的。用于加热的灯光源打开1秒-60秒，优选30秒-60秒，并重复这个操作1次-10次，优选2次-6次。虽然灯光源的发光强度设定为任意强度，加热半导体膜以便在600℃-1000℃、优选约650℃-750℃瞬时加热。即使获得这个高温，半导体膜立即被加热并且没有衬底100本身弯曲和变形的情况。通过这种方式，非晶半导体膜结晶，得到结晶半导体膜。

[0069] 为了进一步提高结晶比(结晶成分在膜中总体积的百分比)和修复留在晶粒中的缺陷，用激光照射结晶半导体膜。作为激光，可采用具有400nm或以下波长的准分子激光、YAG激光的二次谐波、或其三次谐波。在任何情况下，采用具有约10Hz-1000Hz的重复频率2 2
的脉冲激光，利用光学系统将该激光聚光成100mJ/cm-400mJ/cm，用于结晶半导体膜的激光处理可以在90％-95％的重叠比下进行。

[0070] 注意，这里示出了采用脉冲激光的例子。但是，也可以采用连续振荡激光。为了在非晶半导体膜结晶时得到具有大晶粒尺寸的晶体，优选采用能产生连续振荡的固体激光器，使用基波的二次谐波到四次谐波之一。通常，可采用Nd:YVO4激光(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。当采用连续振荡激光器时，从具有10W输出的连续振荡YVO4激光器发射的激光被非线形光学元件转换成谐波。并且，有在谐振器中定位YVO4晶体和非线形光学元件及发射谐波的方法。然后，利用光学系统使激光优选在照射表面上形2 2
成为矩形或椭圆形并照射到要处理的目标上。此时，需要约0.01MW/cm-100MW/cm(优选为
2 2
0.1MW/cm-10MW/cm)的能量密度。然后，可以将半导体膜以约10cm/s-2000cm/s的速度相对于激光移动，以便被照射。

[0071] 注意，这里采用在用镍作为促进硅结晶的金属元素的热结晶之后照射激光的技术。但是，可以在不添加镍的情况下，通过连续振荡激光(YVO4激光的二次谐波)使非晶硅膜结晶。

[0072] 接着，进行吸气处理，以便去掉包含在结晶半导体膜中的催化元素。在结晶半导体膜上形成阻挡层。作为阻挡层，形成多孔膜，通过热处理使催化元素(镍)可以移动到吸气部分(cite)，然后在去掉吸气位置的步骤中使用的刻蚀液不渗透。例如，可以采用通过用臭氧水处理形成的化学氧化物膜或硅氧化物(SiOx)膜。在本说明书中，具有这种特性的膜特别称为多孔膜。

[0073] 接着，包含惰性气体元素的半导体膜形成为吸气部分。在本例中，在利用等离子体CVD法、溅射法等形成膜的阶段或在膜形成之后在通过离子掺杂法或离子注入法添加的阶19 22 3 20 21 3
段，形成包含浓度为1×10 -1×10 /cm、优选为1×10 -1×10 /cm 的惰性气体元素的半导体膜。

[0074] 之后，进行采用灯光源的热处理如RTA法或采用炉子的热处理，使催化元素在纵向移动到吸气部分。这个热处理还用做退火。关于加热条件，用于加热的灯光源打开1秒-60秒，优选30秒-60秒，这个操作重复1次-10次，优选2次-6次。虽然灯光源的光发射强度设定为任意强度，半导体膜被加热以便在600℃-1000℃、优选约700℃-750℃瞬时加热。

[0075] 完成吸气步骤之后，选择刻蚀由非晶半导体构成的吸气部分，以便去掉该部分。作为刻蚀方法，可采用在不用等离子体的情况下利用ClF3的干刻蚀，或通过碱溶液如包含肼或氢氧化四乙铵(化学式：(CH3)4NOH)的水溶液的湿刻蚀。此时，阻挡层106用做刻蚀停止层。而且，可以在后面步骤中利用氢氟酸去掉阻挡层106。为了提高结晶，在结晶步骤之后可以照射激光。

[0076] 随后，通过刻蚀成预定形状，处理得到的结晶半导体膜，形成以岛形分开的半导体层102-106。

[0077] 形成半导体层102-106之后，为了控制n沟道TFT的阈值(Vth)，给其添加提供p型的杂质元素。属于周期表13族的元素，如硼(B)、铝(Al)或镓(Ga)公知为给半导体提供p型的杂质元素。

[0078] 接下来，形成覆盖以岛状分开的半导体层102-106的栅绝缘膜107。栅绝缘膜107是利用等离子体CVD法或溅射法并由包含硅的绝缘膜形成的，其厚度设定为40nm-150nm。。当然，栅绝缘膜107还可以用做包含硅的单层绝缘膜或其叠层结构。

[0079] 当采用氧化硅膜时，利用等离子体CVD法混合TEOS(原硅酸四乙酯)和O2，反2 2
应压力设定为40Pa，衬底温度设定为300℃-400℃。然后，在0.5W/cm-0.8W/cm 的高频(13.56MHz)功率密度下进行放电，形成氧化硅膜。之后，当对如此形成的氧化硅膜在
400℃-500℃下进行热处理时，可以得到作为栅绝缘膜的最佳性能。

[0080] 在栅绝缘膜107上叠加膜厚为20nm-100nm的作为第一导电膜的钨(W)膜108a、膜厚为100nm-500nm的作为第二导电膜的铝(Al)膜108b、和膜厚为20nm-100nm的钛(Ti)膜108c。这里，在栅绝缘膜上按顺序叠加膜厚为50nm的钨膜、膜厚为500nm的铝和钛的合金(Al-Ti)膜、和膜厚为30nm的钛膜。

[0081] 用于形成栅极的导电材料是由选自由Ta、W、Ti、Mo、Al、和Cu构成的组的元素、主要包含上述元素的合金材料、或主要包含上述元素的化合物材料构成。以用杂质元素如磷掺杂的多晶硅膜为代表的半导体膜还可以用做第一导电膜。另外，还可以采用其中第一导电膜由钨(W)膜构成、第二导电膜由Cu膜构成和第三导电膜由钛(Ti)膜构成的组合，其中第一导电膜由氮化钽(TaN)膜构成、第二导电膜由铝(Al)膜构成和第三导电膜由钛(Ti)膜构成的组合，其中第一导电膜由氮化钽(TaN)膜构成、第二导电膜由Al膜构成的组合，以及其中第一导电膜由氮化钽(TaN)膜构成、第二导电膜由Cu膜构成、和第三导电膜由钛(Ti)膜构成的组合。

[0082] 接着，如图1B所示，通过光源曝光步骤形成由抗蚀剂构成的掩模110-115，进行刻蚀处理，用于形成栅极和布线。在第一刻蚀条件和第二刻蚀条件下进行第一刻蚀处理。对于这个刻蚀，优选采用ICP(感应耦合等离子体)刻蚀法。当采用ICP刻蚀法和适当控制刻蚀条件(施加给线圈型电极的功率的量、施加给位于衬底侧的电极的功率的量、位于衬底侧的电极的温度等)时，膜可以被刻蚀成预定锥形。注意，以Cl2、BCl3、SiCl4、CCl4等为代表的氯化物体系气体，以CF4、SF6、NF3等为代表的氟系气体，或O2可用做合适的刻蚀气体。

[0083] 虽然使用的刻蚀气体不限，但是这里采用BCl3、Cl2和O2是合适的。它们的反应气体流速的比设定为65∶10∶5(sccm)。在1.2Pa压力下给线圈型电极施加具有450W和13.56MHz的RF功率，产生等离子体，并进行刻蚀117秒。而且，给衬底侧(样品阶段)输送具有300W和13.56MHz的RF功率，以便基本上施加负的自偏压。注意，位于衬底侧的电极的面积尺寸为12.5cM×12.5cm。而且，线圈型电极(这里为其中提供线圈的石英盘)为圆盘，其面积尺寸为25cm直径。在第一刻蚀条件下刻蚀W膜，将第一导电层的端部形成为锥形。

[0084] 此后，第一刻蚀条件改变为第二刻蚀条件。CF4、Cl2和O2用做刻蚀气体，它们各自的气体流速比为25∶25∶10(sccm)。在1Pa压力下将具有500W和13.56MHz的RF功率输送给线圈型电极，以便产生等离子体，由此进行刻蚀约30秒。并且，给衬底侧(样品阶段)输送具有20W和13.56MHz的RF功率，以便基本上施加负的自偏压。在其中混合了CF4和Cl2的第二刻蚀条件中，W膜和TaN膜被刻蚀到相同程度。注意，为了在不在栅绝缘膜上留下任何残余物的情况下进行刻蚀，刻蚀时间优选以约10％-20％的速度增加。

[0085] 在第一刻蚀处理中，当由抗蚀剂构成的掩模的形状合适时，第一和第二导电层的端部由于施加给衬底侧的偏压的效果而成为锥形。锥部的角度为15°-45°。通过这种方式，通过第一刻蚀处理形成由第一导电层、第二导电层和第三导电层(第一导电层117a-122a、第二导电层117b-122b、和第三导电层117c-122c)构成的第一成形导电层117-122。参考标记116表示栅绝缘膜。没有用第一成形导电层117-122覆盖的区域被刻蚀约20-50nm，以便形成较薄区。

[0086] 这里，制备样品，并对刻蚀条件进行实验。关于该样品，与在本例中的情况下一样，按顺序在石英衬底上叠置膜厚为50nm的钨膜、膜厚为500nm的铝和钛的合金(Al-Ti)膜、和膜厚为30nm的钛膜。图13是在与上述第一刻蚀处理相同条件下进行刻蚀之后立即通过用SEM观察样品得到的图象。这样，图13中所示的导电层的形状可假设为第一成形导电层。

[0087] 在不去掉由抗蚀剂构成的掩模110-115的情况下，进行第二刻蚀处理，如图1C所示。BCl3和Cl2用做刻蚀气体，它们各自的气体流速比设定为20/60(sccm)。在1.2Pa压力下将具有600W和13.56MHz的RF功率输送给线圈型电极，由此进行刻蚀。并且，给衬底侧(样品阶段)输送具有100W和13.56MHz的RF功率。在第二刻蚀处理中进行的第三刻蚀条件下刻蚀第二导电层。通过这种方式，在上述第三刻蚀条件下各向异性地刻蚀含有很少量钛的铝膜，以便形成第二成形导电层124-129(第一导电层124a-129a、第二导电层124b-129b、和第三导电层124c-129c)。参考标记123表示栅绝缘膜。没有用第一成形导电层124-129覆盖的区域被轻微刻蚀，以便形成较薄区。而且，如图1B和1C所示，假设第一导电层的锥部具有相同的长度。但是，实际上，由于布线宽度的相关性，第一导电层的锥部长度可以根据布线宽度而改变。

[0088] 这里，如在上述情况那样，制备样品并对刻蚀条件进行实验。作为样品，与在本例中的情况下一样，按顺序在石英衬底上叠置膜厚为50nm的钨膜、膜厚为500nm的铝和钛的合金(Al-Ti)膜、和膜厚为30nm的钛膜。图14是在与上述第一刻蚀处理相同条件下进行刻蚀然后进行第二刻蚀处理之后立即通过用SEM观察样品得到的图象。这样，图14中所示的导电层的形状可假设为第二成形导电层。

[0089] 然后，在不去掉由抗蚀剂构成的掩模的情况下进行第一掺杂处理，以便给半导体层添加提供n型的杂质元素。该掺杂处理可以通过离子掺杂法或离子注入法进行。关于离14 2
子掺杂法的条件，剂量设定为1.5×10 atoms/cm，加速电压设定为60keV-100keV。属于周期表15族的元素、通常为磷(P)或砷(As)用做提供n型的杂质元素。在这种情况下，导电层124-128成为提供n型的杂质元素的掩模，因此以自对准方式形成第一杂质区123-127。
16 3 17 3
给第一杂质区130-134以1×10 /cm-1×10 /cm 的浓度范围添加提供n型的杂质元素。

[0090] 接着，如图2A所示，形成由抗蚀剂制成的掩模135和136，并进行第二掺杂处理。掩模135是用于保护构成驱动电路中的n沟道TFTs的半导体层的沟道形成区和其外围区的掩模。掩模136是用于保护构成象素部分中的TFT的半导体层的沟道形成区和其外围区的掩模。而且，在图2A中，为方便起见，假设第一导电层的锥部具有相同长度。但是，实际上，第一导电层的锥部长度可以根据布线宽度而改变。这样，当在同一衬底上提供具有不同布线宽度的多个布线时，要掺杂的区域的宽度彼此不同。

[0091] 关于第二掺杂处理中的离子掺杂法的条件，剂量设定为1.5×1015atoms/cm2，加速电压设定为60keV-100keV。掺杂磷(P)。这里，采用在第二成形导电层124-128和栅绝缘膜123之间的膜厚差在各个半导体层中形成杂质区。当然，不给用掩模135和136覆盖的区域添加磷(P)。通过这种方式，形成第二杂质区180-182和第三杂质区137-141。给第三20 3 21 3
杂质区137-141以1×10 /cm-1×10 /cm 的浓度范围添加提供n型的杂质元素。而且，通过栅绝缘膜的膜厚差，以比第三杂质区低的浓度形成第二杂质区。这样，给第二杂质区以
18 3 19 3
1×10 /cm-1×10 /cm 的浓度范围添加提供n型的杂质元素。

[0092] 通过上述步骤，在各个半导体层中形成具有n型导电类型的杂质区。第二成形导电层124-127成为栅极。而且，第二成形导电层128成为构成象素部分中的存储电容器的一个电极。此外，第二成形导电层129构成象素部分中的源布线。

[0093] 接着，形成基本上覆盖整个表面的第一层间绝缘膜151。第一层间绝缘膜151是通过等离子体CVD法或溅射法形成的，并由含有硅和氢的绝缘膜构成，厚度为100-200nm。其一个优选例子是通过等离子体CVD法形成的膜厚为150nm的氮氧化硅膜。当然，第一层间绝缘膜不限于氮氧化硅膜，可以采用含有硅的其它绝缘膜的单层或其叠层结构。

[0094] 之后，进行添加到各个半导体层中的杂质元素的激活步骤。激活是通过采用炉退火或洁净炉的热处理实现的。热处理是在氮气氛中在400-700℃、通常为410-500℃下进行的。注意，此外，可以采用激光退火法或快速热退火法(RTO法)。

[0095] 同时利用上述激活处理，在以高浓度含有磷的第三杂质区137-141进行用做催化剂的镍的吸气，以便降低主要成为沟道形成区的半导体层中的镍的浓度。结果是，关于具有沟道形成区的TFTs，降低截止电流值。而且，由于其高的结晶度而得到高电场效应迁移率，并且可以实现较好特性。

[0096] 接下来，如图3所示，在第一层间绝缘膜151上形成由有机绝缘材料制成的第二层间绝缘膜152。然后，形成到达源布线127的接触孔和到达各个杂质区的接触孔。

[0097] 之后，形成由Al、Ti、Mo、W等构成的布线和象素电极。例如，采用膜厚为50nm-250nm的Ti膜和膜厚为300nm-500nm的合金膜(Al和Ti的合金膜)的层叠膜。通过这种方式，形成布线(源布线和漏布线)153-158、栅布线160、连接布线159、象素电极161和电容器布线162。

[0098] 通过这种方式，可以在同一衬底上形成具有n沟道TFTs 401、402和403的驱动电路406及具有n沟道TFT404和存储电容器405的象素部分407。在本说明书中，为方便起见，这种衬底称为有源矩阵衬底。注意，n沟道TFT 401和n沟道TFT 403具有相同的结构。

[0099] 而且，根据常规方法，有以下情况：其中杂质元素根据掺杂条件移动到栅极下面的区域中，并形成宽度约为0.1μm的与栅极叠加并具有浓度梯度的杂质区。但是，在本例中，宽度设定为0.5μm或以上，优选1μm或以上。这样，TFT结构不同于常规结构。

[0100] N沟道TFT402具有沟道形成区165、不与构成栅极的一部分第二成形导电层125叠加的第二杂质区166、和各用做源区或漏区的第三杂质区167。

[0101] n沟道TFT 403具有沟道形成区168、不与构成栅极的一部分第二成形导电层126叠加的第二杂质区169、和各用做源区或漏区的第三杂质区170。

[0102] 采用这些n沟道TFTs形成移位寄存器电路、缓冲器电路、电平移位电路、锁存电路等。特别是，在具有高驱动电压的缓冲器电路的情况下，为了防止由于热载流子效应引起的退化，n沟道TFT 401或403的结构适合。

[0103] 象素部分407中的的象素TFT 404具有沟道形成区171、形成在构成栅极的第二成形导电层128外面的第一杂质区172、和各用做源区或漏区的第三杂质区173。此外，在用做存储电容器405的一个电极的半导体层中形成第三杂质区176和第二杂质区177。存储电容器405由通过用绝缘膜(与栅绝缘膜相同的膜)作为介质、电容器布线162和半导体层106构成。

[0104] 图4是这种象素部分407的顶视图。图4是基本上一个象素的顶视图，采用与图3的相同的参考标记。而且，沿着线A-A’和B-B’的截面结构对应图3。在图4所示的象素结构中，当在不同层上形成栅布线和栅极时，栅布线和半导体层可以叠加。这样，给栅布线施加作为光屏蔽膜的功能。而且，为了屏蔽象素电极之间的间隙不被光照射，象素电极定位成使其端部与源布线叠加。这样，得到能省略光屏蔽膜(黑体)的结构。结果，与常规象素部分相比，提高了开口比。

[0105] [实施例2]

[0106] 在本例中，将介绍制造由在实施例1中得到的有源矩阵衬底制成的液晶组件的步骤。

[0107] 在图3所示的有源矩阵衬底上形成定向膜，然后进行磨光处理。在本例中，在形成定向膜之前，构图有机树脂膜如丙烯酸树脂膜，在预定位置形成柱状间隔物，以便保持衬底间隙。代替柱状间隔物，在衬底整个表面上分散球状间隔物。

[0108] 然后，制备对置衬底。在对置衬底上形成滤色器，其中以对应每个象素的方式提供带色层和光屏蔽层。此外，在驱动电路上形成光屏蔽层。并且，形成覆盖滤色器和光屏蔽层的整平膜。然后，至少在象素部分的整平膜上形成由透明导电膜制成的对置电极。在对置衬底的整个表面上形成定向膜，然后进行磨光。

[0109] 用密封剂将带有形成在其上的象素部分和驱动电路的有源矩阵衬底固定到对置衬底上。在密封剂中混合填充剂。两个衬底被互相粘接到一起，同时其间用填充剂和柱状间隔物保持均匀间隙。此后，在衬底之间注入液晶材料，并用密封剂完全密封。作为液晶材料，可采用公知液晶材料。然后，如上所述，完成液晶组件。此外，需要时，将有源矩阵衬底或对置衬底分割成所需要的形状。此外，采用公知方法粘接极化板等。然后，采用公知方法固定FPC。

[0110] 下面参照图5的顶视图介绍通过这种方式得到的液晶组件的结构。

[0111] 如图5的顶视图所示，用密封剂207将有源矩阵衬底固定到对置衬底200上。有源矩阵衬底提供有象素部分、驱动电路、FPC(柔性印刷电路)211固定其上的外部输入端子209、和将外部输入端子连接到每个电路的输入部分的布线210。对置衬底200提供有滤色器等。

[0112] 在对置衬底侧提供与栅侧驱动电路201a叠加的光屏蔽层203，在对置衬底侧提供与源侧驱动电路201b叠加的光屏蔽层803b。以如下方式提供设置在对置衬底上的象素部分205上的滤色器202：光屏蔽层和每种颜色(红(R)、绿(G)和蓝(B))的带色层对应每个象素。实际上，以红(R)的带色层、绿(G)的带色层和蓝(B)的带色层的三种颜色进行彩色显示。各种颜色的带色层任意排列。

[0113] 这里，为了进行彩色显示，在对置衬底上提供滤色器202。但是，本发明不限于于此。当制造有源矩阵衬底时，可以在有源矩阵衬底上形成滤色器。

[0114] 在滤色器中，光屏蔽层提供在相邻象素之间的区域中，由此在除了显示区域以外的区域中阻挡光。此外，提供覆盖驱动电路的光屏蔽层203a和203b。然而，当液晶显示装置作为显示部分安装到电子设备中时，在驱动电路的区域上放置盖子。因此，驱动电路的区域不用光屏蔽层覆盖。此外，当制造有源矩阵衬底时，可在有源矩阵衬底上形成光屏蔽层。

[0115] 此外，还可以如下那样。代替提供上述光屏蔽层，在对置衬底和对置电极之间适当设置构成滤色器的多个叠置带色层，由此在除了显示区域和驱动电路以外的区域(各个象素电极之间的间隙)中阻挡光。

[0116] 此外，用各向异性导电树脂将由基底膜和布线构成的FPC 211粘接到外部输入端子上。另外，用强化板增强该装置的机械强度。

[0117] 用如上所述的方式制造的液晶组件可用于各种电子设备的显示部分。

[0118] [实施例3]

[0119] 实施例1示出了其中象素电极由具有反射性的金属材料制成的反射型显示装置的例子。在本例中，示意透射型显示装置示于图6中，其中象素电极由具有透光度的导电膜制成。当用透明导电膜形成象素电极时，尽管增加了一个光掩模，但是可以形成透明型显示器件。

[0120] 在根据实施例1形成层间绝缘膜之后，形成由具有透光度的导电膜制成的象素电极。作为具有透光度的导电膜，可采用ITO(氧化铟锡合金)、氧化铟锌合金(In2O3ZnO)、氧化锌(ZnO)等。

[0121] 之后，在层间绝缘膜中形成接触孔。然后，形成叠加象素电极的连接电极。连接电极通过接触孔连接到漏区。此外，还与连接电极同时形成另一TFT的源电极或漏电极。

[0122] 这里，示出了其中所有驱动电路都形成在衬底上的实施例。然而，几个ICs可用在一部分驱动电路中。

[0123] 如上所述那样形成有源矩阵衬底。采用有源矩阵衬底根据实施例2制造液晶组件，并提供背景光310和光引导板311，然后设置盖件312，由此完成图6中所示的有源矩阵型液晶显示装置。盖件312和液晶组件用粘接剂或有机树脂互相粘接在一起。此外，可以通过在框架和衬底之间填充有机树脂以便围绕框架，将衬底固定到对置衬底上。由于该装置是透射型的，因此极化板309固定到有源矩阵衬底和对置衬底上。

[0124] [实施例4]

[0125] 在实施例1所示的n沟道型TFT的情况下，可以向沟道形成区中的半导体中添加属于周期表的15族的元素(优选磷)或属于周期表的13族的元素(优选硼)，以便选择性地制造增强型和耗尽型。

[0126] 在通过组合n沟道TFTs形成NMOS电路的情况下，形成为增强型TFTs的组合(以下称做“EEMOS电路”)或耗尽型和增强型TFTs的组合(以下称做“EDMOS电路”)。

[0127] 图7A表示EEMOS电路的例子，图7B表示EDMOS电路的例子。图7A中所示的每个部件31和32是增强型n沟道TFT(以下称为“E型NTFT”)。图7B中所示的部件33是E型NTFT，34是耗尽型n沟道TFT(以下称为“D型NTFT”)。

[0128] 在图7A和7B中，VDH表示施加正电压的电源线(正电源线)，VDL表示施加负电压的电源线(负电源线)。负电源线可以是地电位电源线(接地电源线)。

[0129] 图8表示采用图7A所示的EEMOS电路或图7B所示的EDMOS电路形成的移位寄存器的例子。图8的部分40和41是触发电路。部件42和43是E型NTFTs。时钟信号(CL)输入E型NTFT 42的栅，相反极性的时钟信号(CL)输入到E型NTFT43的栅。由44表示的标号是反相电路。为形成这个反相电路，采用图7A所示的EEMOS或图7B所示的EDMOS，如图8B所示。因此，显示器件的所有驱动电路可以用n沟道型TFT构成。

[0130] 本实施例可以与实施例1-3的任何一个组合。

[0131] [实施例5]

[0132] 在本例中，不同于实施例1的象素结构(IPS系统)示于图9中，截面结构示于图10中。示出了线A-A’的截面图和线H-H’的截面图。

[0133] 本例展示了IPS(面内开关)系统(还称为横向电场系统)的有源矩阵液晶显示器件。IPS系统的特征在于象素电极和公用布线都形成在一个衬底上，并且在横向施加电场。控制取向，以便液晶组件的纵轴对准基本上平行于衬底表面的方向。当使用IPS系统时，可扩大视角。

[0134] 在图9中，参考标记1101表示第一半导体层，1102和1103表示第二半导体层，1104表示第一电极，1105表示第二电极，1106表示源布线，1107表示栅布线，1108和1109表示公用布线，1110表示连接电极，1111表示象素电极。注意，象素电极和公用布线可以如此设置：即产生与衬底表面平行的电场。而且，公用布线可以设置成与源布线叠加。这样，提高了象素部分的开口比。

[0135] 另外，如图10所示，第一电极1104、第二电极1105和源布线1106同时形成在覆盖第一半导体层和第二半导体层的绝缘膜上。并且，象素电极1111、连接电极1110、栅布线1107和公用布线1109同时形成在覆盖源布线的层间绝缘膜上。

[0136] 而且，第一电极与栅布线电连接。与第一半导体层叠加的第一电极用做栅极。

[0137] 在本例中，示出了具有矩形形状的象素电极。但是，象素电极和公用电极可以形成为角度电极结构，并且可进一步扩大视角。

[0138] 另外，存储电容器由第二半导体层、覆盖第二半导体层的绝缘膜、和第二电极构成。第二电极与相邻象素的栅布线电连接。此外，向第二半导体层中添加提供n型的杂质元素。

[0139] 注意，在本例中，当改变实施例1中所用的掩模图形时，通过与实施例1相同的步骤可得到象素结构。

[0140] 利用实施例1得到图9和10所示的状态之后，利用实施例2中所述的方法获得液晶器件。如实施例2的情况那样，利用提供在对置衬底中的滤色器光屏蔽象素间的间隙。注意，由于使用了IPS系统，因此需要改变定向处理等。

[0141] [实施例6]

[0142] 在本例中，关于在实施例1中获得的驱动电路的TFT(沟道长度：L/沟道宽度：W＝10μm/8μm)，示出了在与栅极叠加的杂质区(还称为Lov区)的沟道长度方向的长度与可靠性之间的关系。

[0143] 这里，假设在Lov区的长度是预定长度的情况下，直到TFT的迁移率的最大值(μFE(max))以10％变化的时间是TFT的寿命。然后，将漏电压的反向数量绘制在半对数曲线上，在从这个曲线得到的线形关系基础上，在寿命为10年时漏电压的值引入作为10年安全电压。

[0144] 在本例中，当在Lov区的沟道长度方向的长度(还称为Lov长度)设定为0.5μm、0.78μm、1.5μm和1.7μm时，假设直到TFT的导通电流以10％变化的时间是TFT的寿命。
然后，漏电极的反向数量绘制到半对数曲线上，在从这个曲线得到的线形关系基础上，在寿命为10年时漏电压的值引入作为10年安全电压。如此得到的结果示于图15中。

[0145] 注意，当在直到TFT的导通电流值改变10％时的时间变为20小时的情况下，假设漏电极的值为20年安全电压，通过瞬时应力测试得到的结果也示于图15中。

[0146] 如图15所示，当假设用在16V系统器件和考虑20％的余量时，在20年安全电压的情况下，希望具有19.2V(16×1.2)或更高的n沟道TFT的Lov区长度为1μm或更长。而且，在10年安全电压的情况下，希望该长度为1.5μm或更长。

[0147] [实施例7]

[0148] 在本例中，制造包括有机发光器件(OLED)的发光器件的例子示于图16A和16B中。

[0149] 图16A是具有OLED、所谓EL组件的组件顶视图，图16B是通过沿着线A-A’截取图16得到的截面图。在具有绝缘表面的衬底(例如，玻璃衬底、结晶玻璃衬底、塑料衬底等)900上形成象素部分902、源侧驱动电路901、和栅侧驱动电路903。象素部分和驱动电路可根据上述实施例1获得。

[0150] 而且，参考标记918表示密封部件，919表示由氮氧化铝、氮化铝或DLC膜构成的保护膜。象素部分和驱动电路部分用密封部件918覆盖，并且密封部件918用保护膜919覆盖。此外，象素部分和驱动电路部分采用粘接剂用盖件920覆盖。盖件920可以是由任何混合介质制成，如塑料、玻璃、金属或陶瓷。而且，盖件920的形状和支架的形状不特别限制，这些部件可包括具有平坦表面的形状或具有弯曲表面的形状。而且，这些部件可以是柔性的。此外，这些部件还可以形成为膜状。为了抵制由于热量、外力等产生的变形，希望具有与衬底900例如玻璃衬底相同材料的部件用做盖件920。在本例中，盖件是通过喷沙法等方法被处理成如图16B所示的凹部形状(深度为3μm-10μm)。此外，希望处理形成能使干燥剂921定位的凹部(深度为50μm-200μm)。当通过多次斜切(multiple beveling)制造EL组件时，粘接衬底和盖件，然后采用CO2激光器等对准端面切割。

[0151] 另外，虽然这里未示出，为了防止由于来自使用的金属层(这里只阴极等)的光反射造成的背景反射，可以在衬底900上提供由相差板(λ/4板)和极化板制成的所谓的圆极化板的圆极化装置。

[0152] 注意，参考标记908表示用于输送输入到源侧驱动电路901和栅侧驱动电路903的信号的布线。该布线从作为外部输入端的FPC(柔性印刷电路)909接收视频信号和时钟信号。而且，本例的发光器件可以用数字驱动工作或者可以用模拟驱动工作。视频信号可以好似数字信号，或者可以是模拟信号。注意，虽然这里只示出FPC，但是印刷布线板(PWB)可以粘接到FPC上。本说明书中的发光器件不仅包括发光器件主体，而且包括FPC或PWB固定其上的发光器件。而且，复杂的集成电路(存储器、CPU、控制器、D/A转换器等)可以在同一衬底上与象素部分一起形成。然而，很难采用少量掩模制造它们。这样，优选通过COG(玻璃上芯片)法、TAB(带式自动键合)法或布线键合法安装包括存储器、CPU、控制器、D/A转换器等的IC芯片。

[0153] 接着，采用图16B介绍横截面结构。绝缘膜910提供在衬底900上。象素部分902和栅侧驱动电路903形成在绝缘膜910上。象素部分902由电流控制TFT 911和包括与其漏电连接的象素电极912的多个象素构成。实际上，在一个象素中形成多个TFTs。然而，为简便说明，这里只示出电流控制TFT 911。栅侧驱动电路903由n沟道TFTs 913和914构成。

[0154] 这些TFTs(包括TFTs 911、913和914)可以根据上述实施例1中的n沟道TFT制造。

[0155] 而且，关于具有OLED的显示器件，有以下几种方法：具有其中给OLED施加恒定电压以便给它输送电流的电路设计的驱动方法，具有其中给OLED施加恒定电流以便控制施加于OLED的电压的电路设计的驱动方法，具有其中给OLED输送恒定电流的电路设计的驱动方法，等等。但是，不管驱动方法怎样，象素的亮度是由与OLED电连接并给OLED输送电流的TFT(本说明书中，这个TFT称为电流控制TFT并对应图16B中的电流控制TFT 911)的导通电流(Ion)确定的。

[0156] 注意，在本例中，n沟道TFTs用做开关TFT和电流控制TFT 911。但是，本发明不限于这种结构。一个象素中提供的TFTs的数量可以是3、4、5、6或更多个。开关TFT和电流控制TFT可以由p沟道TFTs构成。注意，当OLED的阴极用做象素电极时，希望电流控制TFT是n沟道TFT。而且，当OLED的阳极用做象素电极时，希望电流控制TFT是p沟道TFT。

[0157] 并且，希望具有高平面性和高透光性的绝缘膜用做提供在TFT的有源层和OLED之间的绝缘膜。具体而言，优选分别通过涂敷(application)方法和溅射方法叠加有机树脂膜和氮化硅膜。或者，优选在形成绝缘膜之后进行整平处理。用于提高平面性的公知技术，例如被称为化学-机械抛光(以下称为CMP)的抛光步骤可用做整平处理。当使用CMP时，例如，其中通过热分解氯化硅气体得到的发烟硅石颗粒分散到添加KOH的水溶液中的抛光剂优选用做对绝缘膜进行的CMP的抛光剂(浆料)。通过CMP将绝缘膜去掉约0.1μm-0.5μm，以便整平表面。关于OLED，当有机化合物层的膜厚不均匀时，产生不均匀的光发射。因此，希望膜厚尽可能的均匀。

[0158] 用于阻挡杂质离子如碱金属离子或碱土金属离子的扩散和确实吸收杂质离子如碱金属离子或碱土金属离子的材料优选作为提供在TFT的有源层和OLED之间的绝缘膜。此外，耐后面步骤中的处理温度的材料适合。作为适合于这种条件的材料的例子，有含有大量19 3
氟的氮化硅膜。氮化硅膜中含有的氟的浓度为1×10 /cm 或更高，优选，包含在氮化硅膜中的氟的成分比设定为1％-5％。包含在氮化硅膜中的氟键合到碱金属离子、碱土金属离子等上，并被吸收在膜中。而且，作为另一例子，有含有由锑(Sb)化合物、锡(Sn)化合物、或铟化合物构成的颗粒的有机树脂膜，它吸收碱金属离子、碱土金属离子等，例如含有五氧化锑颗粒(Sb2O5·nH2O)的有机树脂膜。注意，这个有机树脂膜含有平均粒径为10nm-20nm的颗粒并具有非常高的透光特性。由五氧化锑颗粒代表的锑化合物很容易吸收杂质离子，如碱金属离子、碱土金属离子等。

[0159] 而且，由AlNxOy表示的层可以用做提供在TFT的有源层和OLED之间的绝缘膜的另一材料。采用例如氮化铝(AlN)靶进行溅射法，通过在其中混合了氩气、氮气和氧气的气氛中的膜形成得到的含有铝的氮氧化物层(由AlNxOy表示的的层是含有2.5原子％-47.5原子％的氮的膜。除了能阻挡潮气和氧的效果之外，该膜的特征还在于高导热性、热辐射效果和极高的透光特性。另外，可以防止杂质如碱金属或碱土金属进入TFT的有源层。

[0160] 与电极809电连接的象素电极912用做OLED的阳极，其中电极809与电流控制TFT 911的一个杂质区806电连接。具有大功函数的导电膜、通常为导电氧化物膜用做阳极。氧化铟、氧化锡、氧化锌、或其混合物优选用做导电氧化物膜。在象素电极912的两端形成由无机绝缘体或有机绝缘体构成的堤915。在象素电极912上形成OLED的EL层916和阴极917。

[0161] EL层916(用于产生光发射和移动载流子的层)优选是通过自由组合发光层、电荷输送层、和电荷注入层形成的。例如，优选采用低分子体系有机EL材料或聚合物体系有机EL材料。并且，由通过单重激发产生光发射(荧光)的发光材料(单重化合物)构成的薄膜或由通过三重激发产生光发射(磷光)的发光材料(三重化合物)构成的薄膜可用做EL层。而且，有机材料如碳化硅可用做电荷输送层或电荷注入层。公知材料可用做有机EL材料和无机EL材料。

[0162] 阴极917还用做公用于所有象素的布线，并通过连接布线908与FPC 909电连接。优选采用具有小功函数的金属(通常，属于周期表的1族或2族的金属元素)或含有这些金属的合金作阴极917的材料。由于随着功函数降低，发光效率提高，因此希望含有作为碱金属的一种的Li(锂)的合金材料用做阴极材料。此外，包含在象素部分902和栅侧驱动电路903中的所有元件都用阴极917、密封部件918、和保护膜919覆盖。

[0163] 注意，优选对可见光是透明的或半透明的材料用于密封部件918。而且，希望不允许潮气和氧传输的材料用于密封部件918。

[0164] 并且，在用密封部件918完全覆盖OLOED之后，如图16B所示，优选在密封部件918的表面(暴露表面)上至少提供由选自由AlNO膜、AlN膜、Al2O3膜和DLC膜构成的组的单层或叠层构成的保护膜919。而且，可以在包括衬底背面的整个表面上提供保护膜。这里，需要注意到，在提供外部输入端(FPC)的部分中不形成保护膜。进行处理，以便利用掩模形成保护膜。并且，进行处理，以便通过利用如用在CVD设备中的掩模胶带的胶带覆盖外部输入端部分不形成保护膜。

[0165] 利用上述结构，当用密封部件918和保护膜919密封OLED时，OLED完全与外部隔离，并且可以防止由于EL层的氧化而促进退化的物质如水或氧从外部进入。此外，当具有导热性的膜(AlON、AlN、等)用做保护膜时，在驱动OLED时产生的热可以扩散。因此，可以获得具有高可靠性的发光器件。

[0166] 此外，可以采用其中象素电极用做阴极且EL层和阳极叠加成在与图16B的情况相反的方向产生光发射的结构。一个例子示于图17中。注意到，由于相同，因此这里省略了顶视图。

[0167] 下面将介绍图17中所示的横截面结构。除了玻璃衬底和石英衬底之外，半导体衬底或金属衬底也可以用做衬底1000。绝缘膜1010提供在衬底1000上。象素部分1002和栅侧驱动电路1003形成在绝缘膜1010上。象素部分1002由电流控制TFT 1011和包括与电流控制TFT1011的漏电连接的象素电极1012的多个象素构成。而且，栅侧驱动电路1003由n沟道TFTs 1013和1014的组合构成。

[0168] 象素电极1012用做OLED的阴极。而且，在象素电极1012的两端形成堤1015。在象素电极1012上形成OLED的EL层1016和阳极1017。

[0169] 阳极1017还用做公用于所有象素的布线并通过连接布线1008与FPC 1009电连接。此外，包含在象素部分1002和栅侧驱动电路1003中的所有元件用阳极1017、密封部件1018和保护膜1019覆盖。盖件1021和衬底1000通过粘接剂粘接。在盖件中提供凹部，并且干燥剂1021位于其中。

[0170] 优选对可见光是透明的或半透明的材料用于密封部件1018。而且，希望尽可能不允许潮气和氧透过的材料用于密封部件1018。

[0171] 并且，在图17的情况下，由于象素电极用做阴极，并且EL层和阳极叠加，因此光发射的方向变为由图17中的箭头所示的方向。

[0172] 此外，虽然这里未示出，为了防止由于从使用的金属层(这里为要成为阴极等的象素电极)反射光引起的背景反射，可以在盖件1020上提供称为由相差板(λ/4)和极化板构成的圆极化板的圆极化装置。

[0173] 本例可以与实施例1、4和6自由组合。

[0174] 驱动电路可以由实施例4中所述的移位寄存器构成。然而，下面将利用图18-20介绍使用由n沟道TFTs构成的解码器代替移位寄存器以及整个源侧驱动电路和整个栅侧驱动电路由E型TFTs构成的情况。

[0175] 图18表示栅侧驱动电路的例子。在图18中，参考标记400表示栅侧驱动电路的解码器，401表示栅侧驱动电路的缓冲部分。注意，术语缓冲部分指的是其中集成多个缓冲器(缓冲放大器)的部分。而且，术语缓冲器指的是用于在后置级不对前置级提供影响的情况下进行驱动的电路。

[0176] 首先，将介绍栅侧解码器400。参考标记402表示解码器400的输入信号线(以下称为选择线)。这里示出了A1、A1(通过使A1的极性相反得到的信号)，A2、A2(通过使A2的极性相反得到的信号)，...，An，和An(通过使An的极性相反得到的信号)。即，可以认为排列“2n”选择线。

[0177] 选择线的数量由从栅侧驱动电路输出的栅布线的列的数量确定。例如，当提供用于VGA显示的象素部分时，栅布线的数量为480。这样，在9位(对应n＝9)的情况下需要使用18条选择线。选择线402传输在图19中所示的时序图中表示的信号。如图19所示，-1 -2 -(n-1)当使A1的频率为1时，A2的频率为2 倍，A3的频率为2 倍，An的频率为2 倍。

[0178] 而且，参考标记403a表示第一级NAND电路(还称为NAND单元)，403b表示第二级NAND电路，403c表示第n级NAND电路。要求NAND电路的数量对应栅布线的数量，并且这里需要“n”个NAND电路。就是说，根据本发明，解码器400由多个NAND电路构成。

[0179] 并且，NAND403a-403c由n沟道TFTs 404-409组合而成。注意，实际上，2n个TFTs用于NAND电路403。N沟道TFTs404-409的各个栅与选择线402(A1，A1，A2，A2，...，An，和An)的任一个连接。

[0180] 此时，在NAND电路403a中，具有与任何一个A1、A2、...、和An(这些被称为正选择线)连接的栅的n沟道TFTs404-406互相并联连接，并与作为公用源的负电源线(VDL)410连接，还与作为公用漏的输出线71连接。而且，具有与任何一个A1、A2、...、和An(这些被称为负选择线)连接的栅的n沟道TFTs407-409互相串联连接。位于电路端部的n沟道TFT409的源与正电源线(VDH)412连接。位于另一电路端部的n沟道TFT407的漏与输出线411连接。

[0181] 如上所述，根据本发明，NAND电路包括串联连接的“n”个n沟道TFTs，和并联连接的“n”个n沟道TFTs。注意，关于“n”个NAND电路403a-403c，n沟道TFTs与选择线的组合彼此不同。即，它被构成为以便只选择一个输出线411，并且按照从一端的顺序用于选择输出线411的信号被输入到选择线402。

[0182] 接着，缓冲部分401由分别对应NAND电路403a-403c的多个缓冲器413a-413c构成。注意缓冲器413a-413c可采用相同结构。

[0183] 而且，缓冲器413a-413c由n沟道TFTs 414-416构成。来自解码器的输出线411被输入作为n沟道TFT 414(第一n沟道TFT)的栅。关于n沟道TFT 414，提供正电源线(VDH)417作为源，提供引向象素部分的栅布线418作为漏。关于n沟道TFT415(第二n沟道TFT)，提供正电源线(VDH)417作为栅，提供负电源线(VDL)419作为源，并提供栅布线418作为漏。TFT 415总是处于导通状态。

[0184] 即，在本发明中，缓冲器413a-413c包括第一n沟道TFT(n沟道TFT 414)以及与第一n沟道TFT串联连接和其中第一n沟道TFT的漏用做栅的第二n沟道TFT(n沟道TFT415)。

[0185] 而且，关于n沟道TFT 416(第三n沟道TFT)，提供复位信号线(Reset)作为栅，提供负电源线(VDL)419作为源，提供栅布线418作为漏。注意，负电源线(VDL)419可以提供作为接地电源线(GND)。

[0186] 此时，n沟道TFT 415的沟道宽度(由W1表示的)和n沟道TFT 415的沟道宽度(由W2表示的)之间的关系为：W1＜W2。注意，沟道宽度是在垂直于沟道长度方向的沟道形成区的长度。

[0187] 缓冲器413a的操作如下。首先，当负电压施加于输出线411时，n沟道TFT 414变成截止状态(不产生沟道的状态)。另一方面，由于n沟道TFT 415总是处于导通状态(产生沟道的状态)，因此负电源线419的电压施加于栅布线418。

[0188] 然而，当正电压施加于输出线411时，n沟道TFT 414变为导通状态。此时，由于n沟道TFT 414的沟道宽度比n沟道TFT 415的大，因此栅布线418的电位受n沟道TFT 414的输出的影响。结果是，正电源线417的电压施加于栅布线418。

[0189] 这样，当正电压施加于输出线411时，栅布线418输出正电压(用做象素的开关元件的n沟道TFT变为导通状态的电压)。另一方面，当负电压施加于输出线411时，栅布线418总是输出负电压(用做象素的开关元件的n沟道TFT变为截止状态的电压)。

[0190] 注意，n沟道TFT 416用做用于强制将施加正电压的栅布线418的电压降低到负电压的复位开关。即，栅布线418的选择周期过去之后，输入复位信号以给栅布线418施加负电压。注意n沟道TFT 416可以省略。

[0191] 利用上述操作的栅侧驱动电路选择栅布线。接着，源侧驱动电路的结构示于图20中。图20中所示的源侧驱动电路包括解码器421、锁存器422和缓冲部分423。注意，解码器421和缓冲部分423具有与栅侧驱动电路相同的结构，这里省略了其说明。

[0192] 在图20所示的源侧驱动电路的情况下，锁存器422由第一级锁存器424和第二级锁存器425构成。而且，第一级锁存器424和第二级锁存器425各具有由“m”个n沟道TFTs 426a-426c构成的多个单元427。来自解码器421的输出线428输入到构成单元427的“m”个n沟道TFTs 426a-426c的栅。

[0193] 例如，在VGA显示的情况下，源布线的数量为640。当“m”＝1时，需要640个NAND电路和20个选择线(对应10位)。然而，当“m”＝8时，需要的NAND电路的数量为80，需要的选择线的数量为14(对应7位)。即，当源布线的数量为“M”时，所需要的NAND电路的数量为(M/m)。

[0194] 然后，n沟道TFTs 426a-426c的源与各个视频信号线(V1，V2，...，Vk)429连接。即，当给输出线428施加正电压时，n沟道TFTs 426a-426c同时变为导通状态，以便在其中捕获相应视频信号。此外，如此捕获的视频信号保存在分别与n沟道TFTs 426a-426c连接的电容器430a-430c中。

[0195] 而且，第二级锁存器425具有多个单元427b。单元427b由“m”个n沟道TFTs431a-431c构成。n沟道TFTs 431a-431c的所有栅都与锁存信号线432连接。当负电压施加于锁存信号线432时，n沟道TFTs431a-431c同时变为导通状态。

[0196] 结果是，保存在电容器430a-430c中的信号被保存在分别与n沟道TFTs431a-431c连接的电容器433a-433c中并将该保存的内容输出到缓冲部分423。然后，如图
20所述，通过缓冲部分将信号输出到源布线434。通过如上所述操作的源侧驱动电路，按顺序选择源布线。

[0197] 这样，当栅侧驱动电路和源侧驱动电路只由n沟道TFTs构成时，整个象素部分和整个驱动电路都可以由n沟道TFTs构成。注意，即使源侧驱动电路或栅侧驱动电路用做外部IC芯片，也能实现本发明。

[0198] [实施例8]

[0199] 当采用通过实施本发明形成的驱动电路和象素部分时，可完成各种组件(有源矩阵液晶组件、有源矩阵EL组件、和有源矩阵EC组件)。即，结合这些组件的所有电子设备都可以通过实施本发明来完成。

[0200] 作为这种电子设备，有视频摄象机、数字摄象机、头部安装显示器(护目镜型显示器)、汽车导航系统、投影仪、汽车立体音响设备、个人计算机、便携式信息终端(便携式计算机、移动电话、电子笔记本等)、等等。图11A-11C和图12A-12B表示电子设备的例子。

[0201] 图11A表示个人计算机，包括主体2001、图象输入部分2002、显示部分2003、和键盘2004、

[0202] 图11B表示便携式计算机(便携式计算机)，包括主体2201、摄像部分2202、图象接收部分2203、操作开关2204、和显示部分2205。

[0203] 图11C表示使用其中记录程序的记录介质(以下称为记录介质)的播放机。该播放机包括主体2401、显示部分2402、扬声器部分2403、记录介质2404、操作开关2405等。注意，关于这个播放机，DVD(数字通用盘)、CD等用做记录介质，可实现音乐欣赏、电影欣赏、游戏和互连网。

[0204] 图12A表示便携式笔记本(电子笔记本)，包括主体3001、显示部分3002和3003、记录介质3004、操作开关3005、天线3006等。

[0205] 图12B表示显示器，包括主体3101、支架3102、显示部分3103等。根据本发明，可完成具有10英寸-50英寸对角线的显示器。

[0206] 如上所述，本发明的应用范围极宽，本发明可以应用到制造所有领域中的电子设备的方法。而且，甚至可以在采用由实施例1-7的任何组合构成的结构的情况下实现本例中的电子设备。

[0207] 根据本发明，甚至在象素部分的面积增加和由此在以有源矩阵液晶显示器件或具有OLED的有源矩阵发光器件为代表的半导体器件中得到大尺寸荧光屏时，可实现最佳显示。由于大大降低了象素部分的源布线的电阻，因此本发明还可以应用于具有例如40英寸或50英寸对角线的大尺寸荧光屏。