薄膜晶体管阵列面板的制造方法

摘要

本发明提供了一种制造薄膜晶体管阵列面板的方法。在基片上形成栅极线，在栅极线上连续沉积栅极绝缘层和半导体层，在半导体层上沉积铬导电层。接着对导电层及半导体层进行光学蚀刻后，沉积钝化层，对钝化层进行光学蚀刻并露出导电层的第一部分和第二部分。接着形成覆盖导电层第一部分的像素电极，同时除去导电层的第二部分，完成由导电层组成的数据线及与像素电极连接的漏极，露出源极及漏极之间的半导体层的一部分。接着在半导体层露出部分之上形成间隔柱。

权利要求

1.一种制造薄膜晶体管阵列面板的方法，包括以下工序：在基片上形成栅极线；

在所述栅极线上连续沉积栅极绝缘层、本征半导体层和非本征半导体层，所述非本征半导体层与所述本征半导体层形成半导体层；

在所述半导体层上沉积导电层；

对所述导电层及所述半导体层进行光学蚀刻，分别形成多个导电体、多个线型非本征半导体、以及包括多个突出部的多个线型本征半导体；

沉积钝化层；

对所述钝化层进行光学蚀刻，露出所述导电体的第一部分和第二部分；

形成覆盖所述导电体的第一部分的像素电极，同时除去所述导电体的第二部分而露出下面的所述非本征本导体的一部分，完成由所述导电体组成的数据线及漏极；

以及

除去所述非本征半导体的露出部分，完成欧姆接触部件，并露出位于所述导电体的所述第二部分和所述非本征半导体的露出部分下面的所述本征半导体的突出部。

2.根据权利要求1所述的方法，其特征在于，还包括形成覆盖所述本征半导体的露出部分的间隔柱的工序。

3.根据权利要求2所述的方法，其特征在于，所述间隔柱由有机层或无机层形成。

4.根据权利要求1所述的方法，其特征在于，光学蚀刻所述钝化层的工序中露出所述导电层的第三部分，所述第三部分对应于后来形成的所述数据线的末端，所述末端具有接触部。

5.根据权利要求4所述的方法，其特征在于，在形成所述像素电极的工序中形成覆盖所述第三部分的接触辅助部件。

6.根据权利要求1所述的方法，其特征在于，在光学蚀刻所述钝化层的工序中，将所述钝化层与所述栅极绝缘层一起蚀刻而露出所述栅极线的末端，所述末端具有接触部。

7.根据权利要求6所述的方法，其特征在于，在形成所述像素电极工序中，形成覆盖所述栅极线的所述末端的接触辅助部件。

8.根据权利要求1所述的方法，其特征在于，所述栅极线包括下部层和上部层。

9.根据权利要求8所述的方法，其特征在于，在对所述钝化层进行光学蚀刻时蚀刻所述栅极绝缘层以露出所述栅极线的末端的所述上部层。

10.根据权利要求9所述的方法，其特征在于，还包括：除去所述栅极线上部层的所露出的部分以露出栅极线的下部层的一部分。

11.根据权利要求1所述的方法，其特征在于，所述导电层由铬组成。

12.根据权利要求11所述的方法，其特征在于，所述像素电极由IZO形成。

13.根据权利要求1所述的方法，其特征在于，所述栅极线包括铝或钼。

14.根据权利要求13所述的方法，其特征在于，所述栅极线具有双层，包括含有铝的第一导电层和含有钼的第二导电层。

15.根据权利要求13所述的方法，其特征在于，所述像素电极由ITO形成。

说明书

薄膜晶体管阵列面板的制造方法

技术领域

[0001] 本发明涉及一种薄膜晶体管阵列面板及其制造方法。

背景技术

[0002] 液晶显示器(LCD)是目前使用最广泛的平板显示装置之一，是由形成产生电场电极的两张显示面板和介入其间的液晶层组成，向电极施加电压，重新排列液晶层的液晶分子，从而调整通过液晶层的光透射比的显示装置。

[0003] 目前，液晶显示器中主要使用两个在显示面板分别具有产生电场电极的液晶显示装置。其中主流液晶显示器具有在一个显示面板上以行列的形态排列多个像素电极，另外显示板上一个共同电极覆盖显示面板的全部表面的结构。该液晶显示器中的图像显示通过向各像素电极施加单独电压形成。为此，控制施加于各像素的电压的三端子组件的薄膜晶体管与各像素电极连接，在显示面板设置传输控制该薄膜晶体管的信号的栅极线和传输施加于像素电极的电压的数据线。

[0004] 这种用于液晶显示器的薄膜晶体管阵列面板通过几次形成薄膜及光学蚀刻工序制作，通过多少次的光学蚀刻工序形成多么稳定的组件是决定制造成本的主要因素。 发明内容

[0005] 本发明旨在提供一种可最大限度降低制造成本的薄膜晶体管阵列面板及其制造方法。

[0006] 为了实现上述目的，提供了一种薄膜晶体管阵列面板的制造方法。在基片上形成栅极线之后，在栅极线上连续沉积栅极绝缘层和半导体层，并沉积导电层。将导电层及半导体层进行光学蚀刻后，在其上部沉积钝化层，然后对钝化层进行光学蚀刻，露出导电层的第一部分和第二部分。接着，形成覆盖导电层第一部分的像素电极，同时除去导电层的第二部分，完成由导电层组成的数据线及栅极。接着，露出第二部分下部半导体层的一部分。 [0007] 这时，可以形成覆盖半导体层露出部分的间隔柱，优选地，间隔柱由玻璃或无机层形成。

[0008] 在钝化层的光学蚀刻工序中可以露出导电层的第三部分，优选地，在像素电极形成工序中形成覆盖第三部分的接触辅助部件。

[0009] 在钝化层光学蚀刻工序中可以露出栅极线的一部分，优选地，在像素电极形成工序中形成覆盖栅极线一部分的接触辅助部件。

[0010] 栅极线包括下部层和上部层，在钝化层光学蚀刻工序中一起蚀刻栅极绝缘层并露出栅极线上部层的一部分，同时除去露出的栅极线上部层，露出栅极线下部层的一部分。 [0011] 导电层可以由铬组成，优选地，像素电极由IZO形成，并且导电层可以由铝或钼形成，优先地，像素电极由ITO组成。

[0012] 优选地，半导体层包括本征半导体层和非本征半导体层，除去导电层后还包括除去非本征半导体层的露出部分的工序。

[0013] 通过这种制造工序完成的根据本发明实施例的薄膜晶体管阵列面板，在基片上形成包括栅极的栅极线，在覆盖栅极线的栅极绝缘层上部依次形成半导体层、欧姆接触部件及具有源极的数据线及漏极。在数据线及漏极上形成露出漏极的第一接触孔及具有露出源极及漏极间一部分半导体层的开口部的钝化层，在钝化层上形成通过第一接触孔与漏极连接的像素电极。这时，在开口部上钝化层的边界线与源极及漏极的边界线一致。 [0014] 还可以包括形成于半导体层露出部分之上的间隔柱。

[0015] 优选地，开口部的一部分边界与欧姆接触部件的边界一致。

[0016] 优选地，包括栅极线下部层和上部层，还包括覆盖一部分下部层的接触辅助部件。栅极线下部层由Cr组成，栅极线上部层由包括Al的导电层组成。

[0017] 数据线和漏极可以包括铬导电层，优选地，像素电极由IZO组成；栅极线、数据线及漏极包括包含铝的第一导电层和包含钼的第二导电层，优选地，像素电极由ITO组成。 附图说明

[0018] 本发明将通过参照附图详细地描述其实施例而变得更加明显，其中： [0019] 图1是根据本发明一实施例的用于液晶显示器的薄膜晶体管阵列面板布局图； [0020] 图2是沿着图1所示的II-II′线的薄膜晶体管阵列面板截面图；

[0021] 图3、图5、图7、及图9是根据本发明的一实施例制造图1及图2示出的薄膜晶体管阵列面板方法中间工序中的薄膜晶体管阵列面板的布局图，是按其顺序排列的图； [0022] 图4是沿着图3所示的IV-IV′线的薄膜晶体管阵列面板截面图；

[0023] 图6是沿着图5所示的VI-VI′线的薄膜晶体管阵列面板截面图；

[0024] 图8是沿着图7所示的VIII-VIII′线的薄膜晶体管阵列面板截面图； [0025] 图10是沿着图9所示的X-X′线的薄膜晶体管阵列面板截面图；

[0026] 图11是沿着图9所示的X-X′线的薄膜晶体管阵列面板截面图，是图10下一阶段图；

[0027] 图12是根据本发明另一实施列的用于液晶显示器的薄膜晶体管阵列面板的布局图；

[0028] 图13A及图13B是沿着图12所示的IIa-IIa′线及IIb-IIb′线的薄膜晶体管阵列面板截面图；

[0029] 图14、图16、图18、及图20是根据本发明一实施例制造图12、13A及图13B示出的薄膜晶体管阵列面板方法的中间工序中的薄膜晶体管阵列面板布局图，是按其顺序示出的图；

[0030] 图15A及图15B分别是沿着图14所示的XVa-XVa′线及XVb-XVb′线的薄膜晶体管阵列面板截面图；

[0031] 图17A及图17B分别是沿着图16所示的XVIIa-XVIIa′线及XVIIb-XVIIb′线的薄膜晶体管阵列面板截面图；

[0032] 图19B及图19B分别是沿着图18所示的XIXa-XIXa′线及XIXb-XIXb′线的薄膜晶体管阵列面板截面图；

[0033] 图21A及图21B分别是沿着图20所示的XXIa-XXIa′线及XXIb-XXIb′线的薄膜晶体管阵列面板截面图；

[0034] 图22A及图22B分别是沿着图20所示的XXIa-XXIa′线及XXIb-XXIb′线的薄膜晶体管阵列面板截面图，是图21A及图21B下阶段图。

具体实施方式

[0035] 为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的优选实施例。但是，本发明可表现为不同形式，它不局限于在此说明的实施例。

[0036] 在附图中，为了清楚起见夸大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的符号，应当理解的是当提到层、区域、基片、和基片等元件在别的部分“之上”时，指其直接位于别的元件之上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的部分之上时，指并无别的元件介于其间。

[0037] 现在，参照附图详细说明根据本发明实施例的薄膜晶体管阵列面板及其制造方法。

[0038] 首先，参照图1、图2详细说明根据本发明优选实施例的薄膜晶体管阵列面板结构。

[0039] 图1是根据本发明一实施例的用于液晶显示器的薄膜晶体管阵列面板布局图，而图2是沿着图1所示的II-II′线的薄膜晶体管阵列面板截面图。

[0040] 在绝缘基片110上形成传输栅极信号的多个栅极线121。栅极线121基本上纵向延伸，各栅极线121的一部分向上凸出形成多个栅极124。

[0041] 栅极线121包括两个物理性质不同的层，即下部层和其上的上部层。上部层由低电阻率金属组成，例如铝或铝合金等铝系列金属，使其减少栅极信号延迟或电压下降。而下部层由其它材料组成，特别是与ITO或IZO有良好的物理、化学、电接触特性的材料，例如钼(Mo)、钼合金(钼-钨(MoW)合金)、铬等组成。组合下部层和上部层的优选实例为Cr/Al，Cr/Al-Nd合金等两个层。在图2中栅极124的下部层和上部层分别用附图标号124p、124q表示。

[0042] 在栅极线121上形成由氮化硅(SiNx)组成的栅极绝缘层140。

[0043] 在栅极绝缘层140上形成由氢化非晶硅(简称“a-Si”)组成的多个线型半导体151。线型半导体基本上沿纵向延伸，由此多个突出部154向栅极124延伸。 [0044] 在半导体151的上部形成由硅化物或重掺杂n型杂质的n+氢化非晶硅等材料组成的多个线型及岛状欧姆接触部件161、165。线型接触部件161具有数个突出部163，该突出部163与岛状接触部件165成对位于半导体151的突出部154上。

[0045] 半导体151和欧姆接触部件161、165的侧面也成倾斜，其倾斜角为30-80°。 [0046] 在欧姆接触部件161、165上分别形成多个数据线171和多个漏极175。 [0047] 数据线171基本上沿纵向延伸与栅极线121交叉，并传输数据电压。在各数据线171中向漏极175两侧延伸的多个分支组成源极173。一对源极173和漏极175互相分离。栅极124、源极173及漏极175与半导体151的突出部154一起组成薄膜晶体管(thin filmtransistor，TFT)，且薄膜晶体管的信道(channel)形成于源极173和漏极175之间突出部154。

[0048] 数据线171及漏极175由铬的单一层组成。当然，可以由下部层和位于其上的上部层组成，如同栅极线121，其实例为像Cr/Al，Cr/Al-Nd合金等一样用互相不同的蚀刻条件蚀刻的两个层。

[0049] 数据线171及漏极175也和栅极线121一样，其侧面倾斜角约为30-80°。 [0050] 欧姆接触部件161、165只在其下部的半导体151和其上部的数据线171及漏极175之间存在，起减小它们之间接触电阻的作用。若半导体151除了薄膜晶体管所在的突出部154，则基本上与数据线171、漏极175及其下部的欧姆接触部件161、165具有相同的平面形态。

[0051] 在数据线171及漏极175上形成有良好的平坦化特性并具有感光性(photosensitivity)的有机材料、通过等离子增强化学汽相沉积(plasma enhanced chemical vapor deposition，PECVD)形成的a-Si:C:O，a-Si:O:F等低介电常数的绝缘材料，由无机物-氮化硅等材料组成的钝化层180。

[0052] 钝化层180具有分别露出数据线171末端及漏极175的多个接触孔182、185。钝化层180还具有露出半导体151突出部154一部分的开口部189，这时，钝化层180开口部189的边界与半导体151突出部154露出部分的边界一致。另外，本发明的实施例另一实施 例中，栅极线121与数据线末端171同样地在其末端可以具有接触部，这时，钝化层180与栅极绝缘层140一起具有露出栅极线121末端的接触孔，且在接触孔中除去包括铝的上部层，露出了下部层。然而如同本实施例，栅极线121不具有接触部的实施例中，在基片110的上部直接形成栅极驱动电路，栅极线的末端连接于栅极驱动电路的输出端。 [0053] 在钝化层180上形成多个像素电极190及多个接触辅助部件82，它们由IZO、ITO等透明材料组成。优选地，如同数据线当栅极线在其末端具有接触部时，与像素电极同一层上形成与栅极线下部层连接的栅极接触辅助部件。

[0054] 像素电极190通过接触孔185与漏极175物理、电连接，并从漏极175接收数据电压。接收数据电压的像素电极190与接收共同电压的其它显示面板(未示出)的共同电极(未示出)一起形成电场，从而重新排列两个电极之间的液晶分子。

[0055] 而且，像素电极190与共同电极组成电容器(以下称为液晶电容器)，薄膜晶体管被断开之后也存储施加的电压。为了提高电压存储能力，安装与液晶电容器并联的其它电容器，并将它称为“存储电容器”。存储电容器由像素电极190和与其邻接的其它栅极线121(将它称为“前端栅极线(previous gate line)”)或单独形成的存储电极等的重叠形成。存储电极与栅极线121相同层形成，并与栅极线121分离接收共同电压等的电压。为了增加静电容量，即为了增加存储电容，扩大重叠部分的面积或将与像素电极190连接并与前端栅极或存储电极重叠的导电体置于钝化层180下部，用于减小两者间的距离。 [0056] 数据接触部件82通过接触孔182分别与数据线的末端179连接。数据接触辅助部件82起补充数据线171的各末端179与外部装置间的接触性，并保护它们的作用，但其并不是必需的，而适用与否是有选择性的。

[0057] 优选地，在钝化层180及半导体151突出部154露出部分上形成间隔柱320。间隔柱320维持液晶显示器两个显示面板之间的一定间距，并保护半导体151的露出部分，是由感光性有机层等材料制成。为了保护半导体151的露出部分，在有机层的下部包括由氮化硅或是氧化硅组成的无机层。

[0058] 根据本发明的另一实施例，作为像素电极190的材料使用透明导电性聚合体等，但当反射型液晶显示器时也可以使用不透明的反射性金属。此时接触辅助部件82与像素电极190不同的材料组成，特别由ITO或是IZO组成。

[0059] 那么，参照图3至图11和图1、图2详细说明根据本发明一实施例制造图1、图2示出的用于液晶显示器的薄膜晶体管阵列面板的方法。

[0060] 首先，如图3、图4所示，在透明的玻璃等绝缘基片110上用光学蚀刻工序形成包括多个栅极124的多个栅极线121。栅极线由下部层和上部层组成。下部层由约500 厚的铬组成、上部层由约1,000-3,000 厚的铝或铝合金组成，优选地，由约2,500 厚的铝或铝合金组成，用附图标号124p、124q表示。当在基片110上部直接形成栅极驱动电路时，同时形成与栅极线121同一层的栅极驱动电路的一部分。

[0061] 如图5、图6所示，将栅极绝缘层140、本征非晶硅层(intrinsicamorphous silicon)、非本征非晶硅层(extrinsic amorphous silicon)用化学气态沉积法(chemical vapor deposition，CVD)沉积，将铬(Cr)导电层用溅射沉积后，对导电层、非本征非晶硅层、本征非晶硅层的四个层进行光学蚀刻，形成分别包括多个导电体174、多个线型非本征半导体164、多个突出部154的多个线型本征半导体151。

[0062] 优选地，作为栅极绝缘层的材料是氮化硅，优选沉积温度为约250-500℃、厚度为约2,000-5,000 优选地，本征半导体151及非本征半导体164的厚度分别为约500-1,500 300-600 。铬的导电体174由约为1,000-3,000 厚度组成，优选地，由约2,500 的厚度组成。

[0063] 参照图7和图8，沉积3,000 以上厚度的钝化层180，在其上形成感光层40后，与栅极绝缘层140一起进行干蚀刻，形成多个接触孔182、185及多个开口部189。接触孔182、185和开口部189露出导电体174的一部分，即若参照图1、图2说明，分别露出数据线
171末端179的一部分、漏极175的一部分、还有源极173与漏极175之间的区域。 [0064] 这时栅极线121如同数据线171，在其末端具有接触部的实施例中，在露出栅极线
121末端的钝化层及栅极绝缘层140一起形成接触孔。当然，这种实施例中除去或不改变感光层40的状态下，追加在栅极线121的末端除去上部层的工序。

[0065] 然后，参照图9及图10，用溅射沉积400-500 厚度的IZO并进行光学蚀刻，形成多个像素电极190和多个数据接触辅助部件82。这时，接触辅助部件82和像素电极190与通过接触孔182、185露出的漏极175及数据线171末端179接触，并覆盖其周围的栅极绝缘层140一部分。但是，未覆盖通过开口部189露出的下部导电体 174(参照图7及图8)部分，因为作为制作IZO层布线图案的蚀刻液利用了制作铬层布线图案的蚀刻液，所以在蚀刻IZO层时一起除去导电体174的露出部分，同时完成数据线171及漏极175。优选地，当像素电极190和数据接触部件82的材料为IZO时，可以用商标为日本Idemitsu公司的IDIXO(indium x-metal oxide)，并包括In2O3及ZnO，锌在铟和锌总量所占的含量约为
15-20atomic％(原子百分比)。而且，IZO的溅射温度优选在250℃时可以使接触电阻变得最小。IZO可以用草酸等弱酸蚀刻。

[0066] 参照如图11，用全面蚀刻除去非本征半导体164的露出部分，完成欧姆接触部件164、165，露出源极173与漏极175之间半导体的突出部154部分。优选地，为了稳定半导体151的露出部分的表面，进行氧等离子处理。

[0067] 在这种根据本发明实施例的薄膜晶体管阵列面板的制造方法中，用利用4个掩膜的光蚀刻工序完成，所以简化了其制造工序，通过这些将制造成本降到最低。特别是，当制作像素电极190的布线图案时，用相同的蚀刻条件蚀刻信道部上部的导电体，完成数据线171和漏极175，实现制造工序简化和制造成本最低化。

[0068] 最后，如图1、图2所示，在半导体151露出部分上形成包括有机层或无机层的间隔柱(columnar spacers)320。当用感光层形成间隔柱320的有机层时，只用旋转涂布装置的旋转速度能调整感光层的厚度，所以可以容易进行其工序。

[0069] 在前面的实施例中用IZO层形成了像素电极，但也可以用ITO层形成，在这种实施例中，优选地，数据线由铝或钼或其合金组成的导电层组成。对此，将参照附图进行具体说明。

[0070] 首先，参照图12、图13A及13B详细说明根据本发明优选实施例的薄膜晶体管阵列面板。

[0071] 图12是根据本发明另一实施列的用于液晶显示器的薄膜晶体管阵列面板的布局图，而图13A及图13B是沿着图12所示的IIa-IIa′线及IIb-IIb′线的薄膜晶体管阵列面板截面图。

[0072] 如图12至图13B所示，根据本发明实施例的用于液晶显示器的薄膜晶体管阵列面板的层上及布置结构基本上与图1及图2所示的用于液晶显示器的薄膜晶体管阵列面板的层上结构相同。即，在基片110上形成包括多个栅极124的多个栅极线121，在其上依次形成栅极绝缘层、包括多个突出部154的多个线型半导体151、分别包括多个突出部163的数个线型欧姆接触部件161及多个岛状欧姆接触部件165。在欧姆接触部件161、165及栅极绝缘层140上形成包括多个源极153的多个数据线171、多个漏极175，在其上形成钝化层180。在钝化层180的上部及/或栅极绝缘层140上形成多个接触孔182、185、187，在钝化层180上形成多个像素电极190和多个接触辅助部件82。

[0073] 然而，栅极线121包括两个物理性质不同的层，即包括下部层和在其上的上部层，栅极线121为了与外部驱动电路接触形成末端129，其末端的下部层和上部层分别用附图标号129p、129q表示。这时，栅极线121的下部层124p、129p由铝或铝合金组成，上部层124q、129q由钼或钼合金组成。

[0074] 数据线171及漏极175由下部层171p、175p和位于其上的上部层171r、175r及位于它们之间的中间层171q、171q组成。优选地，下部层171p、175p和上部层171r、175r由像钼或钼合金或铬等接触性良好的导电材料组成，中间层171q、175q由低电阻导电材料组成。优选例为像Mo或Mo合金/Al/Mo或Mo合金、Mo或 Mo合金/Al合金/Mo或Mo合金等用同样的蚀刻条件蚀刻的三层。在图13B中源极173的下部层和上部层分别用附图标号173p、173q、连接其它部分的数据线171的末端179下部层和上部层分别用附图标号179p、
179q表示。

[0075] 数据线171及漏极175的下部层171p、175p和中间层171q、175q以及上部层171r、175r同栅极线121一样，它们的侧面均以约30-80°的角度倾斜。

[0076] 在钝化层180具有与栅极绝缘层140一起露出栅极线121末端129的多个接触孔181。接触孔180露出栅极线121末端129的边界，接触孔185、182也可以露出漏极175及数据线171末端179的边界线。

[0077] 栅极接触辅助部件81通过接触孔181与栅极线的末端129连接。

[0078] 这时，像素电极190及接触辅助部件81、82与前实施例不同，由ITO(indium tin oxide)层组成。

[0079] 那么，参照图14至图22B和图12、图13A及图13B详细说明图12、图13A及图1B所示的根据本发明一实施例制造液晶显示器薄膜晶体管阵列面板的方法。 [0080] 首先，如图14、图15A及图15B所示，在透明的玻璃等绝缘基片110上依次沉积包括铝的下部层和包括钼的上部层，然后对它们进行制作布线图案，形成包括多个栅极线124及末端129的多个栅极线121。这时，包括铝的下部层和包括钼的上部层利用蚀刻铝的铝蚀刻液，用同一个蚀刻液进行制作布线图案，形成锥形结构。

[0081] 如图16、图17A及图17B所示，通过化学气相沉积法(CVD)沉积栅极绝缘层140、本征非晶硅层、非本征非晶硅层，用溅射沉积下部金属层、中间金属层及上部金属层等后，光学蚀刻上部、中间、下部金属层、非本征非晶硅层及本征非晶硅层等四层，形成分别包括多个上部及下部导电体174r、174q、174p、多个线型杂质半导体164和多个突出部154的多个线型本征半导体151。

[0082] 下部及上部导电体174p、174r由约500 厚的钼或钼合金组成，中间导电体174q由约1,000-3,000 组成，优选2,500 左右厚的铝或铝合金组成。中间导电体174q的表面标尺优选使用铝或包括2atomic％的钕的Al-Nd合金，且优选溅射温度为约150℃。 [0083] 下面，如图18、图19A及19B所示，沉积3,000 以上厚度的钝化层180，在其上形成感光层40后，与栅极绝缘层140一起进行干蚀刻，形成多个接触孔181、182、185及多个开口部189。接触孔181露出栅极线121末端129的上部层129q，接触孔182、185和开口部189露出上部导电体174r的一部分。

[0084] 接着，如图20、图21A及图21B所示，用溅射沉积400-500 厚度的ITO层并进行光学蚀刻，形成多个像素电极190和多个接触辅助部件81、82。这时，接触辅助部件81、82和像素电极190覆盖通过接触孔181、182、185露出的栅极线121末端129上部层129q及导电体174，但通过开口部189露出的导电体174部分仍然未被覆盖的状态。还有，蚀刻ITO层的蚀刻液会蚀刻包括铝或钼的导电层，因此如图21A及图21B所示，用全面蚀刻除去导电体174露出的部分，露出非本征半导体164的同时还完成数据线171及漏极175的下部层171p、171q。

[0085] 然后，如图22A及图22B所示，用全面蚀刻除去非本征半导体164的露出部分，完成欧姆接触部件161、165，露出源极173和漏极175之间的半导体突出部154部分。为了稳定半导体151露出部分的表面优选进行氧等离子处理。

[0086] 在该实施例中，形成像素电极190及接触部件81、82时制作导电体布线图案，完成数据线171及漏极175，从而制造工序变得简单，并通过它将生产成本变得最小。而且，本实施例中，在接触孔181、182、185未露出包括铝的导电层，所以可以省略铝的全面蚀刻，简化了制造工序。

[0087] 最后，如图12、图13A及图13B所示，形成间隔柱320。

[0088] 根据本发明的薄膜晶体管阵列面板的制造方法，利用钝化层及像素电极、接触辅助部件完成具有源极的数据线和漏极，从而减少了光学蚀刻工序的数量，使其工序简化，降低了生产成本，从而提高了利润。

[0089] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。