一种用于核磁共振的信号检测装置转让专利
申请号 : CN200410068160.6
文献号 : CN1603856B
文献日 : 2010-05-05
发明人 : 刘颖 , 沈杰 , 李鲠颖
申请人 : 华东师范大学
摘要 :
本发明涉及核磁共振(NMR)技术，具体的讲是涉及一种用于核磁共振的信号检测装置，该装置包括信号放大器、一个检波器、一个AD采样芯片，以及参考信号的产生装置，其中信号放大器和参考信号产生装置分别连接检波器，检波器通过放大器连接AD采样芯片，其特征在于所述的参考信号产生装置使用的是数字化频率源DDS，在DDS和检波器之间连接有二选一切换开关，其主要优点是，检波电路结构简单，成本低，有效地避免了零频峰、镜像峰的存在，节约了射频功率，降低了采样谱宽，提高了接收信号的信噪比。
权利要求 :
1.一种用于核磁共振的信号检测装置，包括信号放大器、一个检波器、一个AD采样芯片，以及参考信号的产生装置，其中信号放大器和参考信号产生装置分别连接检波器，检波器连接AD采样芯片，其特征在于所述的参考信号产生装置使用的是数字化频率源DDS，在DDS和检波器之间连接有二选一切换开关，产生的参考信号为两路完全正交的参考信号，该两路完全正交的参考信号通过二选一切换开关连接到检波器上，所述的AD采样芯片的采样时钟是根据用户输入的采样频率由可编程逻辑器件芯片FPGA产生的，在AD采样芯片的采样时钟后接有二分频率电路，在产生采样时钟信号的同时该电路产生一个采样时钟的二分频信号，该信号作为参考信号的选择信号连接控制二选一切换开关的选择端口，在该选择端口输入为0，就选择相位为0度的参考信号，在选择端口输入为1就选择相位为90度的参考信号，所述的二分频率电路设置在FPGA内部，所述的二选一切换开关为高速的二选一切换开关。
2.根据权利要求1所述的一种用于核磁共振的信号检测装置，其特征在于所述的选择信号比采样时钟的上升沿或下降沿提前建立。
说明书 :
技术领域
本发明涉及核磁共振(NMR)技术，具体的讲是涉及一种用于核磁共振的信号检测装置。
背景技术
在核磁共振中，主要的信号检测方式有三种。第一种是很少使用的单路相敏检波技术，其原理框图如图1所示。单路相敏检波技术结构简单，而且也不会出现由于两路不平衡引起的镜像峰和零频峰。但是为了能区分正负频率，要求射频激发频率和参考频率(接收频率)都置于谱宽的外边，这就大大浪费了射频功率。第二种是较为普遍使用的双路模拟正交检波技术，如图2所示。NMR信号经放大器Amplifier放大以后，通过拆分器Splitter器件把单路信号分成双路信号，然后分别与移相器产生的两路相位差为90度参考信号作检波，检波以后的信号分别由两块AD卡采集进计算机。采用模拟正交检波技术可以区分正负频率，并且射频激发频率和参考频率都置于谱的中心。相比单路相敏检波，使用模拟正交检波时对射频功率的要求降低到原功率的1/4。但是正交检波方法对两路信号的强度和相位要求很严格，即两路相检波器(由乘法器和低通滤波器组成)要完全相同，相位差也要严格相差90°，不然会产生零频峰和镜像峰。实际模拟硬件电路中很难做到两路信号强度完全相同，而且模拟移相器也做不到两路参考信号的相位严格正交，这势必会产生镜像峰和零频峰，需要通过“相位循环”的软件方法来消除，这会延长实验时间，对一些快速扫描序列是不太合适的。第三种就是最近出现的数字正交检波技术，数字正交检波技术有硬件实现方式，也有软件实现方式。数字正交检波技术采用了单路检波技术，通过数字的方法来实现正交检测，因此数字正交检波技术可以消除了两路不平衡和两路参考信号的相位不严格正文而引起的镜像峰和零频峰，并且也不会增加射频功率，但是数字正交检波技术也有一些缺点，比如不能连续设置采样谱宽，在做数字运算时由于精度不够会造成一定的舍入误差引起零频峰等。
发明内容
本发明的目的是针对上述现有技术的不足之处，提供一种用于核磁共振的信号检测装置，该装置具体涉及到一种单路分时正交检波技术，该技术可以在采用单路检波电路的同时，实现正交检测。
本发明的主要技术方案如下：
一种用于核磁共振的信号检测装置，包括信号放大器、一个检波器、一个AD采样芯片，以及参考信号的产生装置，其中信号放大器和参考信号产生装置分别连接检波器，检波器通过放大器连接AD采样芯片，其特征在于所述的参考信号产生装置使用的是数字化频率源DDS，在DDS和检波器之间连接有二选一切换开关。
所述的AD采样芯片的采样时钟是根据用户输入的采样频率由可编程逻辑器件芯片FPGA产生的，在AD采样芯片的采样时钟后接有二分频率电路，在产生采样时钟信号的同时该电路产生一个采样时钟的二分频率信号，该信号作为参考信号的选择信号连接至控制二选一切换开关的选择端口，选择信号比采样时钟的上升沿或下降沿提前建立.
所述的二分频率电路也可以设置在FPGA内部。
本发明的检测技术涉及的是一种单路分时正交检波技术，其技术原理框图如图3所示。本发明技术基本思想主要有三点：1、要消除双路模拟正交检波中两路信号的不平衡而引起的镜像峰和零频峰，那么检波电路只能采用单路的形式，即只有一个检波器和一块AD采样芯片ADC；2、采用单路检波电路但是又要实现正交检测，针对这个问题，本发明提出了“分时正交检波”的技术，具体做法是在硬件电路中产生两路完全正交的参考信号，这两路完全正交的参考信号通过一个高速的二选一切换开关连接到检波器上，在高速的二选一切换开关的Select端输入为0就选择相位为0度的参考信号，输入为1就选择相位为90度的参考信号。AD采样芯片的采样机理是AD芯片在采样时钟的控制下采集数据，这里假设在采样时钟的上升沿采集数据，每产生一个采样时钟上升沿，AD采样芯片就会采样一个数据点。根据AD采样芯片的采样机理，在AD采样芯片采样时钟后接一个二分频率电路就可以产生一个选择参考信号的选择信号，采样时钟信号和选择信号的时序如图4所示，然后把这一路选择信号接到高速二选一切换开关的Select端口上，这样就可以实现“分时正交检波”，即在奇数个采样时钟周期，高速二选一切换开关的Select端口输入信号为0，选择相位为0度的信号作为参考信号(定义为实部)，那么AD采样芯片采到的就是一个实部数据点，在偶数个采样时钟周期，高速二选一切换开关的Select端口输入信号为1，选择相位为90度的信号作为参考信号(定义为虚部)，那么AD采样芯片采到的就是一个虚部数据点，这样AD采样芯片就实现了实部数据点和虚部数据点的交替采样。由于实部数据点和虚部数据点是交替采样得到的，虚部数据相对于实部数据延迟一个采样间隔时间，因此需要通过软件算法校正，使之成为完全正交的实部数据和虚部数据；3、在传统双路模拟正交检波技术中，两路正交的参考信号是通过移相器产生的，但是模拟移相器很难产生两路完全正交的参考信号，因此本发明中使用了数字化频率源DDS器件，DDS芯片中可以输出两路完全正交的信号(由于采用数字化技术实现，因此两路信号是完全正交的)，因此可以利用DDS芯片中产生的两路完全正交的信号作为两路正交参考信号，直接接到高速二选一切换开关上。
本发明结合了单路相敏检波和双路模拟正交检波的优点，其主要优点如下：
1、用单路检波模式，大大简化了检波电路结构，节省了成本；
2、采用单路检波模式，解决了双路模拟正交检波技术中两路检波器不完全相同而导致的两路信号强度不相等的问题，可以有效地避免零频峰；
3、采用一块AD芯片分时采样实部信号和虚部信号，有效地解决了两路模拟正交检波技术中两块AD芯片不完全相同而引起的两路信号强度不相等的问题；
4、采用“分时正交检波”机制，解决了单路相敏检波技术中不能实现的正交检测的问题，节约了射频功率，降低了采样谱宽，提高了接收信号的信噪比；
5、采用数字化频率源DDS作为参考信号，有效地解决了模拟移相器不能严格产生两路完全正交的参考信号的问题，从而可以避免镜像峰的存在。
附图概述
附图1为单路相敏检波技术原理框图；
附图2为双路模拟正交检波技术原理框图；
附图3单路分时正交检波技术原理框图；
附图4为采样时钟与选择信号的时序图；
附图5为基于单路分时正交检波技术的模拟接收机原理框图。
具体技术方案
以下结合附图通过实施例对本发明特征及其它相关特征作进一步详细说明，以便于同行业技术人员的理解：
本实施例具体用于一个模拟接收机，其硬件连接框图如图5所示。该模拟接收机由模拟器件和数字器件组成。模拟器件包括信号放大电路和检波电路，其中数字器件主要包括一块PCI桥接芯片(PCI 9052Bridge)、一块可编程逻辑器件芯片(FPGA)、一块数字化频率源DDS芯片(AD9854)、一块高速采样芯片(ADS804)、一片二选一切换开关(AD8180)、一块数字信号处理芯片(DSP)以及两片内存。PCI 9052 Bridge芯片是一块接口芯片，用于在内存和PCI总线(PCI Bus)之间传输数据。数字化频率源DDS芯片采用的是Analog Devices公司的AD9854芯片，AD9854芯片上提供了两个独立的输出I和Q，I和Q是完全正交的，因此可用作两路完全正交的参考信号。高速二选一切换开关我们选用的是Analog Devices公司的AD8180，它具有10ns的切换时间。AD采样芯片采用的是ADS804芯片，最高采样速度可达10MHz，采样位数为12位。FPGA芯片主要起控制作用，控制各个部件协调工作。一片内存用于存放多组参考信号的幅度、频率和相位，另一片内存用于存放AD采样的数据。DSP芯片主要用于校正实部和虚部数据。
信号从输入端输入后，首先通过放大器放大，然后与检波器检波。AD采样芯片ADC的采样时钟是根据用户输入的采样频率由FPGA产生的，在FPGA内部添加一个二分频电路，在产生采样时钟的同时产生一个采样时钟的二分频率信号，用于交替选择两路正交的参考信号，其时序如图4所示。两路完全正交的参考信号由DDS(AD9854)芯片的I和Q输出提供，I和Q输出直接连接在二选一切换开关AD8180上。ADS804芯片在采样时钟的上升沿采样数据点，ADS804芯片的最大采样速率为10MHz，那么最小采样时钟周期为100ns(半个采样时钟周期为50ns)，二选一切换开关AD8180的切换时间为10ns。从图4可以看出，选择信号比采样时钟的上升沿提前半个采样时钟周期建立，因此二选一切换开关完全能在采样时钟的上升沿到来之前选择相应的参考信号(0度或90度参考信号)。二选一切换开关AD8180在FPGA产生的选择信号的控制下交替选择两路正交的参考信号，ADS804芯片在FPGA产生的采样时钟的控制下采集数据点(实部和虚部交替采集)，这样就实现了“分时正交检波”机制。
采用本发明技术采集到的实部数据和虚部数据是交替采集得到的，并不对应一个点的实部和虚部，虚部数据相对于实部数据延迟一个采样间隔时间(假设实部数据先采集)，因此需要通过软件算法加以校正。校正的原理是利用了傅立叶变换的一个特性即时域上的延迟等价于在频域上作一个一阶相位校正。具体校正算法过程如下：1、对实部数据和虚部数据分别作傅立叶变换；2、根据公式对傅立叶变换以后的虚部数据作一阶相位校正；3、对频域上的实部数据和虚部数据进行加减组合形成复数傅立叶变换；4、对频域上的实部数据和虚部数据进行复数傅立叶反变换得到时域数据。整个校正算法可以由DSP来处理。
本发明的主要技术方案如下：
一种用于核磁共振的信号检测装置，包括信号放大器、一个检波器、一个AD采样芯片，以及参考信号的产生装置，其中信号放大器和参考信号产生装置分别连接检波器，检波器通过放大器连接AD采样芯片，其特征在于所述的参考信号产生装置使用的是数字化频率源DDS，在DDS和检波器之间连接有二选一切换开关。
所述的AD采样芯片的采样时钟是根据用户输入的采样频率由可编程逻辑器件芯片FPGA产生的，在AD采样芯片的采样时钟后接有二分频率电路，在产生采样时钟信号的同时该电路产生一个采样时钟的二分频率信号，该信号作为参考信号的选择信号连接至控制二选一切换开关的选择端口，选择信号比采样时钟的上升沿或下降沿提前建立.
所述的二分频率电路也可以设置在FPGA内部。
本发明的检测技术涉及的是一种单路分时正交检波技术，其技术原理框图如图3所示。本发明技术基本思想主要有三点：1、要消除双路模拟正交检波中两路信号的不平衡而引起的镜像峰和零频峰，那么检波电路只能采用单路的形式，即只有一个检波器和一块AD采样芯片ADC；2、采用单路检波电路但是又要实现正交检测，针对这个问题，本发明提出了“分时正交检波”的技术，具体做法是在硬件电路中产生两路完全正交的参考信号，这两路完全正交的参考信号通过一个高速的二选一切换开关连接到检波器上，在高速的二选一切换开关的Select端输入为0就选择相位为0度的参考信号，输入为1就选择相位为90度的参考信号。AD采样芯片的采样机理是AD芯片在采样时钟的控制下采集数据，这里假设在采样时钟的上升沿采集数据，每产生一个采样时钟上升沿，AD采样芯片就会采样一个数据点。根据AD采样芯片的采样机理，在AD采样芯片采样时钟后接一个二分频率电路就可以产生一个选择参考信号的选择信号，采样时钟信号和选择信号的时序如图4所示，然后把这一路选择信号接到高速二选一切换开关的Select端口上，这样就可以实现“分时正交检波”，即在奇数个采样时钟周期，高速二选一切换开关的Select端口输入信号为0，选择相位为0度的信号作为参考信号(定义为实部)，那么AD采样芯片采到的就是一个实部数据点，在偶数个采样时钟周期，高速二选一切换开关的Select端口输入信号为1，选择相位为90度的信号作为参考信号(定义为虚部)，那么AD采样芯片采到的就是一个虚部数据点，这样AD采样芯片就实现了实部数据点和虚部数据点的交替采样。由于实部数据点和虚部数据点是交替采样得到的，虚部数据相对于实部数据延迟一个采样间隔时间，因此需要通过软件算法校正，使之成为完全正交的实部数据和虚部数据；3、在传统双路模拟正交检波技术中，两路正交的参考信号是通过移相器产生的，但是模拟移相器很难产生两路完全正交的参考信号，因此本发明中使用了数字化频率源DDS器件，DDS芯片中可以输出两路完全正交的信号(由于采用数字化技术实现，因此两路信号是完全正交的)，因此可以利用DDS芯片中产生的两路完全正交的信号作为两路正交参考信号，直接接到高速二选一切换开关上。
本发明结合了单路相敏检波和双路模拟正交检波的优点，其主要优点如下：
1、用单路检波模式，大大简化了检波电路结构，节省了成本；
2、采用单路检波模式，解决了双路模拟正交检波技术中两路检波器不完全相同而导致的两路信号强度不相等的问题，可以有效地避免零频峰；
3、采用一块AD芯片分时采样实部信号和虚部信号，有效地解决了两路模拟正交检波技术中两块AD芯片不完全相同而引起的两路信号强度不相等的问题；
4、采用“分时正交检波”机制，解决了单路相敏检波技术中不能实现的正交检测的问题，节约了射频功率，降低了采样谱宽，提高了接收信号的信噪比；
5、采用数字化频率源DDS作为参考信号，有效地解决了模拟移相器不能严格产生两路完全正交的参考信号的问题，从而可以避免镜像峰的存在。
附图概述
附图1为单路相敏检波技术原理框图；
附图2为双路模拟正交检波技术原理框图；
附图3单路分时正交检波技术原理框图；
附图4为采样时钟与选择信号的时序图；
附图5为基于单路分时正交检波技术的模拟接收机原理框图。
具体技术方案
以下结合附图通过实施例对本发明特征及其它相关特征作进一步详细说明，以便于同行业技术人员的理解：
本实施例具体用于一个模拟接收机，其硬件连接框图如图5所示。该模拟接收机由模拟器件和数字器件组成。模拟器件包括信号放大电路和检波电路，其中数字器件主要包括一块PCI桥接芯片(PCI 9052Bridge)、一块可编程逻辑器件芯片(FPGA)、一块数字化频率源DDS芯片(AD9854)、一块高速采样芯片(ADS804)、一片二选一切换开关(AD8180)、一块数字信号处理芯片(DSP)以及两片内存。PCI 9052 Bridge芯片是一块接口芯片，用于在内存和PCI总线(PCI Bus)之间传输数据。数字化频率源DDS芯片采用的是Analog Devices公司的AD9854芯片，AD9854芯片上提供了两个独立的输出I和Q，I和Q是完全正交的，因此可用作两路完全正交的参考信号。高速二选一切换开关我们选用的是Analog Devices公司的AD8180，它具有10ns的切换时间。AD采样芯片采用的是ADS804芯片，最高采样速度可达10MHz，采样位数为12位。FPGA芯片主要起控制作用，控制各个部件协调工作。一片内存用于存放多组参考信号的幅度、频率和相位，另一片内存用于存放AD采样的数据。DSP芯片主要用于校正实部和虚部数据。
信号从输入端输入后，首先通过放大器放大，然后与检波器检波。AD采样芯片ADC的采样时钟是根据用户输入的采样频率由FPGA产生的，在FPGA内部添加一个二分频电路，在产生采样时钟的同时产生一个采样时钟的二分频率信号，用于交替选择两路正交的参考信号，其时序如图4所示。两路完全正交的参考信号由DDS(AD9854)芯片的I和Q输出提供，I和Q输出直接连接在二选一切换开关AD8180上。ADS804芯片在采样时钟的上升沿采样数据点，ADS804芯片的最大采样速率为10MHz，那么最小采样时钟周期为100ns(半个采样时钟周期为50ns)，二选一切换开关AD8180的切换时间为10ns。从图4可以看出，选择信号比采样时钟的上升沿提前半个采样时钟周期建立，因此二选一切换开关完全能在采样时钟的上升沿到来之前选择相应的参考信号(0度或90度参考信号)。二选一切换开关AD8180在FPGA产生的选择信号的控制下交替选择两路正交的参考信号，ADS804芯片在FPGA产生的采样时钟的控制下采集数据点(实部和虚部交替采集)，这样就实现了“分时正交检波”机制。
采用本发明技术采集到的实部数据和虚部数据是交替采集得到的，并不对应一个点的实部和虚部，虚部数据相对于实部数据延迟一个采样间隔时间(假设实部数据先采集)，因此需要通过软件算法加以校正。校正的原理是利用了傅立叶变换的一个特性即时域上的延迟等价于在频域上作一个一阶相位校正。具体校正算法过程如下：1、对实部数据和虚部数据分别作傅立叶变换；2、根据公式对傅立叶变换以后的虚部数据作一阶相位校正；3、对频域上的实部数据和虚部数据进行加减组合形成复数傅立叶变换；4、对频域上的实部数据和虚部数据进行复数傅立叶反变换得到时域数据。整个校正算法可以由DSP来处理。