半导体集成电路装置

摘要

在非易失性相变存储器中，利用相变部的电阻变化来记录信息。如果使相变部发生焦耳热并保持为特定的温度，则成为低电阻状态，但如果此时使用恒定电压源，则由于在相变部的低电阻化的同时流过大电流，故试样被过热，成为高电阻状态。为此，难以稳定地进行相变部的低电阻化。解决方法是，控制存储单元选择用晶体管QM(MISFET)的栅电压，通过在成为低电阻状态时施加中间状态的电压来限制对试样施加的最大电流。

权利要求

1.一种半导体存储装置，其特征在于包括：多条字线；

与所述字线交叉的多条位线；以及设置在所述字线和所述位线的各个交点上的多个存储单元，每个存储单元包含信息存储部和选择元件，所述信息存储部包含相变材料，其中，使用所述选择元件用于在所述信息存储部中存储不同的电阻值，在所述选择元件中流动的电流被控制成，使得在复位工作中，所述相变材料被复位为第一电阻状态，而在置位工作中，通过被限制成避免所述相变材料发生复位的电流将所述相变材料设置为电阻比所述第一电阻状态低的第二电阻状态。

2.如权利要求1所述的半导体存储装置，其特征在于：所述信息存储部是由第1电极层、相变材料层和第2电极层构成的层叠物。

3.如权利要求2所述的半导体存储装置，其特征在于：所述相变材料至少含有Te。

4.如权利要求1所述的半导体存储装置，其特征在于：所述选择元件是MIS型晶体管。

5.如权利要求1所述的半导体存储装置，其特征在于：所述选择元件是双极型晶体管。

6.如权利要求1所述的半导体存储装置，其特征在于：所述选择元件由结构成。

7.如权利要求1所述的半导体存储装置，其特征在于：所述信息存储部配置在接地电极与选择元件之间。

8.如权利要求1所述的半导体存储装置，其特征在于：所述选择元件配置在接地电极与信息存储部之间。

9.如权利要求1所述的半导体存储装置，其特征在于：将与所述选择元件连接的字电压控制为3值，以便控制在所述选择元件中流动的电流。

10.如权利要求9所述的半导体存储装置，其特征在于：所述信息存储部是由第1电极层、相变材料层和第2电极层构成的层叠物。

11.如权利要求10所述的半导体存储装置，其特征在于：所述相变材料至少含有Te。

12.如权利要求9所述的半导体存储装置，其特征在于：所述选择元件是MIS型晶体管。

13.如权利要求9所述的半导体存储装置，其特征在于：所述选择元件是双极型晶体管。

14.如权利要求9所述的半导体存储装置，其特征在于：所述选择元件由结构成。

15.如权利要求9所述的半导体存储装置，其特征在于：所述信息存储部配置在接地电极与选择元件之间。

16.如权利要求9所述的半导体存储装置，其特征在于：所述选择元件配置在接地电极与信息存储部之间。

17.如权利要求1所述的半导体存储装置，其特征在于：还具有连接到与所述选择元件连接的位线上的电流镜电路，以便控制在所述选择元件中流动的电流。

18.如权利要求1所述的半导体存储装置，其特征在于：在与所述选择元件连接的位线上连接有多个电源，以便控制在所述选择元件中流动的电流，根据待存储的信息对所述多个电源进行选择。

19.如权利要求1所述的半导体存储装置，其特征在于：将与所述选择元件连接的字电压控制为大于等于4值小于等于17值，以便控制在所述选择元件中流动的电流。

20.如权利要求1所述的半导体存储装置，其特征在于：所述半导体存储装置安装在微计算机上。

21.一种半导体存储装置，其特征在于包括：具有信息存储部的存储单元，所述信息存储部包含通过加热可以改变结晶化比例的相变材料；以及控制所述存储单元中流动的电流以改变所述结晶化比例，从而改变由所述存储单元所存储的信息的电流镜电路，其中，在复位工作中，所述电流镜电路使所述存储单元中流动第一电流，以便将所述相变材料加热到其熔点以上，以及在置位工作中，所述电流镜电路使所述存储单元中流动第二电流，以便增大所述相变材料的所述结晶化比例，所述第二电流小于所述第一电流并被限制成避免将所述相变材料加热到其熔点以上。

22.如权利要求21所述的半导体存储装置，其特征在于：所述存储单元包括选择元件，且所述电流镜电路控制在所述选择元件中流动的电流。

23.如权利要求22所述的半导体存储装置，其特征在于：所述选择元件是MIS型晶体管。

24.如权利要求22所述的半导体存储装置，其特征在于：所述选择元件是双极型晶体管。

25.如权利要求22所述的半导体存储装置，其特征在于：所述选择元件由结构成。

26.如权利要求22所述的半导体存储装置，其特征在于：所述信息存储部配置在接地电极与选择元件之间。

27.如权利要求22所述的半导体存储装置，其特征在于：所述选择元件配置在接地电极与信息存储部之间。

28.如权利要求21所述的半导体存储装置，其特征在于：所述信息存储部是由第1电极层、相变材料层和第2电极层构成的层叠物。

29.如权利要求28所述的半导体存储装置，其特征在于：所述相变材料至少含有Te。

30.根据权利要求21所述的半导体存储装置，其特征在于：所述第二电流是小于所述第一电流且彼此不同的多个可选择的电流之一，使得在所述存储单元的信息存储部中可以存储多位信息。

31.一种半导体装置，其特征在于包括：多条字线；

与所述字线交叉的多条位线；

设置在所述字线和所述位线的各个交点上的多个存储单元，每个存储单元包含信息存储部和选择元件；以及与所述多条位线连接的电流镜电路，其中，在对所述多个存储单元所进行的写入工作中，所述电流镜电路为所述多个存储单元中被选择的存储单元提供电流。

32.如权利要求31所述的半导体装置，其特征在于：所述信息存储部包含相变材料。

33.如权利要求31所述的半导体装置，其特征在于：所述电流镜电路具有用于对所述被选择的存储单元进行置位的第一电流镜电路和可提供比所述第一电流镜电路更大电流的用于对所述被选择的存储单元进行复位的第二电流镜电路，以及根据写入信息选择所述第一电流镜电路或所述第二电流镜电路。

34.如权利要求33所述的半导体装置，其特征在于：所述信息存储部包含相变材料，以及在结晶化所述相变材料时选择所述第一电流镜电路，而在非晶化所述相变材料时选择所述第二电流镜电路。

35.如权利要求31所述的半导体装置，其特征在于：所述电流镜电路具有用于对所述被选择的存储单元进行置位的第一电流镜电路和用于对所述被选择的存储单元进行复位的第二电流镜电路，所述信息存储部包含相变材料，以及在结晶化所述相变材料时选择所述第一电流镜电路，而在非晶化所述相变材料时选择所述第一和第二电流镜电路。

36.如权利要求31所述的半导体装置，其特征在于：所述信息存储部至少含有Te。

37.如权利要求31所述的半导体装置，其特征在于：所述选择元件是MIS型晶体管。

说明书

技术领域

本发明涉及半导体集成电路装置，特别是涉及应用于使用相变材料而形成的高密度集成存储电路或在同一半导体衬底上设置了存储电路和逻辑电路的逻辑混合装载型存储装置或具有模拟电路的半导体集成电路装置的有效的技术。特别是涉及在低电压下工作的、高速且具有非易失性的随机存取存储装置。

背景技术

受到以携带电话机为代表的可移动装置的需要的非易失性存储装置的市场的扩大是引人注目的。其代表性的装置是FLASH(闪速)存储器，但从本质上说其速度较慢，故作为可编程的ROM来使用。另一方面，作为作业用的存储器，必须有高速的RAM，因此，在携带装置中安装了FLASH和DRAM这两种存储器。如果能实现具备这2种存储器的特征的元件，则不仅在1个芯片上可合并FLASH和DRAM，而且在能置换全部的半导体存储器这一点上，其冲击是非常大的。
实现该元件的候补的一种元件是使用了相变膜的非易失性存储器，例如在专利文献1中详细地叙述了这种存储器。相变存储器有时也称为PRAM、OUM、双向存储器。对于该存储器来说，通过存储元件的结晶状态随流过存储元件本身的电流产生的焦耳热而变化来写入存储信息。作为存储元件的材料，使用了硫族化物。所谓硫族化物，是包含硫、硒、碲中至少一种元素的材料。
其次，简单地说明相变存储器的工作原理。如图2中所示，在使相变部非晶化的情况下，施加将相变部加热到大于等于硫族化物材料的熔点Tm之后急剧地冷却这样的复位脉冲。熔点Tm例如是600℃。急剧地冷却的时间t1例如是2nsec。在使相变部结晶化的情况下，以结晶化温度Tc～熔点Tm来局部地维持相变部的温度。此时的温度例如是400℃。结晶化中需要的时间t2随硫族化物的组成不同而不同，例如是50nsec。以后，将使相变存储单元的相变部结晶化的工作称为置位工作，将使相变存储单元的相变部非晶化的工作称为复位工作。
相变存储器的特长在于，相变部的电阻值对应于结晶状态从2位变化到3位，由于将该电阻值作为信号来使用，因读出信号大，读出工作变得容易，故可进行高速的读出。
作为涉及相变存储器的改写方法的文献，有以下的专利。首先，在专利文献1和2中可看到在相变存储器中使用恒定电流脉冲的考虑方法。此外，在专利文献3中涉及在改写前读取试样状态、利用根据其结果的适当的电信号来改写的情况及通过使电信号的下降时间变慢以便调整电信号的波形、在结晶化时使相变部缓慢地冷却从而稳定地进行结晶化的方法。
【专利文献1】美国专利第5883827号
【专利文献2】特表2002-541613号公报
【专利文献3】特开2003-100085号公报
为了使相变存储器进行置位工作，必须在结晶化温度～熔点的一定的范围内持续地保持相变部的温度。但是，如果使用恒定电压源，则如图3中所示，由于相变部发生结晶化，在成为低电阻化的同时，按照欧姆法则流过大电流，故作为相变部被过热的结果，相变部的温度超过熔点，其后，通过急剧地被冷却，产生再次非晶化的可能性。因此，难以利用恒定电压源稳定地进行置位工作。

发明内容

为了解决所述课题，提出了对在写入时与相变部串联地连接的选择晶体管的字电压进行3值控制的方法。以下说明本方式。
在复位工作时，如图4中所示，施加VDD作为选择晶体管QM的栅电压。使相变部的温度为大于等于熔点的充分的电流流过相变部1，施加电压脉冲。
与此不同，在置位工作时，如图5中所示，将选择晶体管QM的栅电压定为VDD的2分之1，施加电压脉冲。由于置位工作前相变部2为高电阻的非晶状态，故施加电压大体全部施加到相变部上。如果产生结晶化，则相变部的电阻变低，因此，虽然电流增加，但由于选择晶体管QM的栅电压低，故流过相变部的电流被限制，作为结果，防止了相变部被过热而再次非晶化的情况。对选择晶体管QM施加的栅电压当然要根据选择晶体管的性能、相变材料的组成来选择最佳的值。
此外，为了防止再次非晶化，也可使用电流镜电路。
如果使用采用了本发明的技术的半导体集成电路装置，则可实现可靠性高的半导体非易失性存储装置。通过在与半导体逻辑运算器为同一的衬底上混合装载该存储装置，可提供可靠性高的高功能组装型微计算机。此外，也可作为单个芯片来提供该装置。

附图说明

图1是示出外围电路和存储器阵列的图。
图2是示出在相变中必要的脉冲宽度与温度的关系图。
图3是示出因过热导致的相变部的错误复位的图。
图4是示出复位工作的图。
图5是示出置位工作的图。
图6是示出读出放大器电路的图。
图7是示出存储单元的置位和复位状态的电位图。
图8是示出使用了电流镜电路的外围电路和存储器阵列的图。
图9是示出具有选择元件被相变部和接地电位夹住的结构的存储单元的存储器阵列的图。
图10是示出由结和相变部构成的存储单元的存储器阵列的图。
图11是示出经在置位工作和复位工作中具有不同的栅宽的晶体管供给电源的外围电路的图。
图12是示出实现多值存储的存储器阵列和外围电路的图。

具体实施方式

<实施例1>
在本实施例中，详细地说明图1中示出的存储器阵列的工作方法。由1个信息存储部和1个选择晶体管构成了存储单元C。选择晶体管是MIS型晶体管。在图1中只记载了4个存储单元，但这是为了表示课题和本发明的原理而进行了简化。构成本实施例的各块的电路元件不作特别限制，但在典型的情况下利用众所周知的CMOS(互补型MOS晶体管)等的半导体集成电路技术在单晶硅那样的1个半导体衬底上形成所述的电路元件。再者，作为信息记录部的材料，可使用相变材料、特别是硫族化物。
1个子字驱动器Y驱动8条子字线sWL。配置32个子字驱动器Y，子字线sWL合计为256条。
在改写前，使FXB、TG、PRE成为升压电位，使FXRESET、FXSET、FX、sWL、MWL、DD成为接地电位VSS。将BL保持为预充电电位Vpre。
在对存储单元C进行复位时，降低FXB，提高FXRESET。由此，将FX的电位升压到1.5V。其次，在降低了PRE、TG之后，提高DD，成为待机状态。由此，将BL的电位上升到VDD。再者，通过提高MWL，将选择晶体管QM的栅电位从接地电位上升到1.5V。电流从电源42通过相变部11流到共用线41，利用所发生的焦耳热来加热相变部11。由于对选择晶体管QM的栅电压施加了比较高的电压1.5V，故选择晶体管QM的源-漏间电阻小到5kΩ，在经过了10nsec的时间后，相变部11的温度超过熔点。其次，降低MWL，使选择晶体管QM关断。由此，相变部11被急剧地冷却，使其非晶化。其次，在降低了DD后，提高TG、PRE。由此，将BL固定为电位Vpre。其次，降低FXRESET，提高FXB。通过提高FXB来驱动晶体管73，将sWL的电位固定为接地电位。通过这样做来防止选择晶体管QM进行错误工作。
在对存储单元C进行置位时，降低FXB，提高FXSET。由此，将FX的电位升压到1.0V。其次，在降低了PRE、TG之后，提高DD，成为待机状态。由此，将BL的电位提高到VDD。再者，通过驱动MWL，将选择晶体管QM的栅电位从接地电位上升到1.0V。
因此，电流从电源42通过相变部11流到共用线41，加热相变部11。由于对选择晶体管QM的栅电压施加了比较低的电压1.0V，故选择晶体管QM的源-漏间电阻大到100kΩ，但由于相变部11的电阻大到1MΩ，对相变部11大致施加电压VDD，作为其结果，相变部11被加热。如果相变部11的温度成为400℃左右，则相变部11结晶化。作为其结果，相变部11的电阻值减少，流过相变部11的电流增加，但由于选择晶体管QM的缘故，其电流受到限制，故相变部11的温度不会达到熔点。利用这一点可防止再次非晶化，可进行稳定的置位工作。在提高了MWL之后，在20nsec后降低MWL、DD，提高TG、PRE。其次，降低FXSET，提高FXB。
在置位工作时，通过使选择晶体管QM的栅电压比复位工作时的栅电压低，可防止再次非晶化。再者，还具有以下的效果。
在相变存储器中，相变部11并不是一样地发生相变。如果在置位工作中使用的能量减少，则相变部11的结晶化的比例减少。通过限制流过选择晶体管QM的电流，可在某种程度上提高相变部11的低电阻状态的电阻值。通过这样做，由于可减少为使相变部11发生相同的能量所必要的电流，故可减少在复位工作中必要的电流。由此，由于可缩短选择晶体管QM的栅宽，故可减小单元面积。
另外，虽然将改写电压42定为VDD，但当然可与相变部的结构、材料相一致地定为最佳的值。再者，在图1中，在复位工作时和置位工作时将改写电压定为相同的电压，但也有根据硫族化物的种类而使用不同的电位是适当的情况。在该情况下，当然在置位工作和复位工作时转换42的电位是适当的。
对每1个字一并地进行置位和复位。当然也可对每1个单元进行置位和复位。通过对每1个单元进行改写，可在特定的部位上抑制发生焦耳热。通过故意不按逻辑地址的顺序排列存储单元，当然也可使热的发生变得分散。
其次，使用图6详细地说明读出工作。在图6中，详细地示出了图1中的读出放大器部53。
在读出工作之前，提高了PRE、TG，将BLSA、BLA的电位保持为预充电电位Vpre。预充电电位Vpre例如为0.5V。在读出存储单元F中的信息的情况下，首先降低PRE、TG，其次，提高REF，使晶体管114、116的栅电位为Vref。参照电压Vref例如为0.2V。其后，提高sWL。
如果相变部11为高电阻状态，则流过共用线141的电流量很小，在5nsec的时间内，BLA、BLSA的电位的变动少。因此，对晶体管115、117施加比晶体管114、116高的栅电压。其次，如果降低TG，提高SAL，则晶体管114、115间以及晶体管116、117间的栅电压的差被放大，晶体管115、117的栅电压大致与VDD相等，晶体管114、116的栅电位大致与接地电位VSS相等。其后，提高CSL，分别对I/O线送出反映了相变部的状态的电位。
如果相变部11为低电阻状态，则流过共用线141的电流较大，在5nsec的时间内，BLA、BLSA的电位大致为接地电位VSS。因此，对晶体管114、116施加比晶体管115、117高的栅电压。其次，如果降低TG，提高SAL，则晶体管114、115间的栅电压的差被放大，晶体管115、117的栅电压大致与VSS相等，晶体管114、116的栅电位大致与电源电位VDD相等。其后，提高CSL，分别对I/O线送出反映了相变部的状态的电位。按照以上的次序读出信息。
在此，所使用的电压、时间、存储单元数只是一例，当然要与制造中使用的特定的工艺技术分支及适用制品相对应，定为最佳的值。
根据本发明，由于可防止存储单元的错误置位，故与改写前的存储单元的状态无关，可稳定地实现直接写入任意的值(直接重写)。
再者，由于可实现能稳定地改写的存储器，故可实现高可靠的非易失性存储器的混合装载。
当然，作为选择晶体管QM，也可使用双极型晶体管。在该情况下，由于可将流过相变部的电流取得较大，故可实现高速的存储器。
此外，也可使用pn结作为选择元件来代替选择晶体管QM。在图10中示出该存储器阵列。存储单元E由pn结和相变部构成。由于不需要晶体管，故可缩小存储单元面积，因此，可实现大容量存储器。图10的结的方向只是一例，当然可根据用途来改变。
此外，当然也可使用板电极来代替共用线。
<实施例2>
在本实施例中，提出了作为具有通过防止再次非晶化使置位工作变得稳定的效果的电路以及使用图8中示出的电路的方法。该电路的特征在于：281、282是电流镜电路。电流镜电路281可供给10μA的电流，282可供给100μA的电流。
在改写前，使FXB、TG、PRE成为升压电位，使FX1、sWL、MWL、DD成为接地电位VSS。使BL保持为预充电电位Vpre。
在对存储单元C进行复位时，降低FXB、PRE、TG，提高FX1、DD。其次，使晶体管284导通。其次，提高MWL，使选择晶体管QM的栅电压成为VDD。利用该工作，流过将相变部211加热到熔点以上的100μA的电流。
当然，通过同时使晶体管283、284导通，还可供给更多的电流。
在对存储单元C进行置位时，降低FXB、PRE、TG，提高FX1、DD。其次，使晶体管283导通。其次，提高MWL，使选择晶体管QM的栅电压成为VDD。利用该工作，在相变部211中流过10μA的电流，但用该程度的电流只将相变部加热到小于等于熔点的400℃，虽然引起结晶化，但不产生再次非晶化。
在本实施例中，提高了外围电路的工作电压。但是，由于写入电流几乎不随选择晶体管的离散性而变动，故具有可减少单元间离散性的效果。
<实施例3>
在实施例1中，在选择晶体管与接地电位之间配置了相变部，而在本实施例中，在相变部与接地电位之间配置选择晶体管。
在图9中示出本实施例的单元阵列。外围电路与实施例1是同样的。存储单元D由相变部PC和选择晶体管QM构成。在本实施例中，由于可将选择晶体管QM的偏置电位保持为共用线的电位VSS，故不对选择晶体管QM施加背偏置，可用低电压来驱动选择晶体管QM。此外，由于可使用扩散层对共用线进行布线，故具有能缩小存储单元面积的特征。
但是，即使在字线成为关断状态的存储单元的相变部中，也因布线电容的缘故而存在位线的电位变动时流过微量的电流的问题。在实施例1的存储单元结构中不发生该问题。
<实施例4>
在实施例1中，对选择晶体管的栅电压进行了3值控制，但在本实施例中定为2值控制，如图11中所示，成为多个电源304、305经晶体管301、302连接到位线BL上的电路。晶体管301可流过最大为10μA的电流，由于晶体管302与晶体管301相比具有10倍的栅宽，故可流过100μA的电流。
在进行置位工作时，在实施例1中，通过使DD导通来供给电源，但在本实施例中通过使DDSET导通来供给电源。利用该方法，由于在置位工作时最大只流过10μA的电流，故可防止相变部的过热。
在进行复位工作时，通过使DDRESET导通，可供给在复位中必要的充分的电流。
当然，也可以是下述的方法：使晶体管301、302的栅宽为相同，但在置位工作时只使晶体管301导通，在复位工作时使晶体管301、302都导通。
在本实施例中，即使在不具有选择晶体管的存储单元中，也可实现稳定的置位工作。此外，由于在相变部中流过的最大电流不因选择晶体管的特性离散而发生离散，故可提高成品率。
在此，所使用的栅宽、电流只是一例，当然可根据特定的工艺分支定为最佳的值。
当然，即使在位线BL与电源之间分别设置其值不同的2个串联电阻来代替改变晶体管的栅宽，也可得到同样的效果。可使用多晶硅、单晶硅、非晶硅、TiN、WN以及在其中添加了杂质的材料来制作串联电阻。
<实施例5>
在实施例1中，对选择晶体管的栅电压进行了3值控制，但在本实施例中进行大于等于4值的控制。由此，可进行多值存储。在图12中示出本实施例的电路结构。以下说明在1个存储单元中记录4值信息的情况的工作方法。
在写入信息‘0’时，降低FXB、PRE、TG，提高FX0、DD、MWL。由于对选择晶体管QM的栅施加1.5V的栅电压，故流过将相变部PC加热到大于等于熔点的电流，使其非晶化。此时的相变部PC的电阻值为1MΩ。
在写入信息‘1’、‘2’、‘3’时，不是提高FX0，而是提高FX1、FX2、FX3。由于选择晶体管QM的栅电压分别成为1.2V、1.0V、0.8V，故在相变部PC中发生的能量各不相同，但在任一种情况下，不将相变部PC加热到大于等于熔点，不进行非晶化。如在实施例1中叙述的那样，由于相变部PC的结晶化比例由在置位工作中使用的能量来决定，故相变部PC的电阻值分别为10kΩ、30kΩ、100kΩ。
这样，通过在1个相变部PC中写入4值的信息，实现了稳定的多值存储。
在写入前，通过必定进行复位工作，当然能更可靠地进行信息写入。此外，通过预先研究相变部的电阻并根据需要进行改写工作，也能更可靠地进行信息写入。
由于相变部PC的电阻值可取10kΩ至1MΩ这样的范围宽的值，故也可以1个存储单元存储16值的信息。