一种用于在扩频通信系统中选择传输对的方法、设备和系统

摘要

在无线通信系统中确定专用信道的传输配置的方法和装置。在一个实施例中，基于使信道的峰均比(PAR)最小来决定最佳配置。所述配置被定义为传输支路和扩频码的传输对。所述传输支路可以是同相(I)支路或正交(Q)支路。PAR分析可以离线执行以确定最佳配置。在操作中，如果最佳配置的扩频码被另一信道使用，则使用下一个最好的最佳码。

权利要求

1.一种设备，用于在扩频通信系统(100)中选择传输对，以使多个通信信道的峰均比传输达到最小化，传输对包括传输支路和扩展编码，其中所述多个信道包括专用物理数据信道和高速专用物理控制信道，所述设备包括：信道扩频器(706，708)，用于在所述信道扩频器的正交支路或同相支路上使用一组有限数目的扩频编码中的一个扩频编码对所述高速专用物理控制信道进行扩频；

信道映射装置(702，704)，用于基于所述多个通信信道中的若干个所述专用物理数据信道来为所述高速专用物理控制信道的扩频选择所述信道扩频器的正交支路或同相支路，并用于基于所述高速专用物理控制信道是在所述信道扩频器的正交支路上被扩频还是在同相支路上被扩频而从所述一组有限数目的扩频编码中选择所述一个扩频编码，如果所选择的传输对正在被所述信道扩频器用于所述多个通信信道中的另一个信道，则选择另外一个传输对。

2.一种方法，用于在扩频通信系统(100)中选择传输对，以使多个通信信道的峰均比传输达到最小化，传输对包括传输支路和扩频编码，其中所述多个信道包括专用物理数据信道和高速专用物理控制信道，所述方法包括：在信道扩频器的正交支路或同相支路上使用一组有限数目的扩频编码中的一个扩频编码对所述高速专用物理控制信道进行扩频；

基于所述多个通信信道中的若干个所述专用物理数据信道来为所述高速专用物理控制信道的扩频选择所述信道扩频器的正交支路或同相支路，并基于所述高速专用物理控制信道是在所述信道扩频器的正交支路上被扩频还是在同相支路上被扩频而从所述一组有限数目的扩频编码中选择所述一个扩频编码，如果所选择的传输对正在被所述信道扩频器用于所述多个通信信道中的另一个信道，则选择另外一个传输对。

3.一种系统，用于在扩频通信系统(100)中选择传输对，以使多个通信信道的峰均比传输达到最小化，传输对包括传输支路和扩频编码，其中所述多个信道包括专用物理数据信道和高速专用物理控制信道，所述系统包括：用于在信道扩频器的正交支路或同相支路上使用一组有限数目的扩频编码中的一个扩频编码对所述高速专用物理控制信道进行扩频的装置；

用于基于所述多个通信信道中的若干个所述专用物理数据信道来为所述高速专用物理控制信道的扩频选择所述信道扩频器的正交支路或同相支路，并基于所述高速专用物理控制信道是在所述信道扩频器的正交支路上被扩频还是在同相支路上被扩频而从所述一组有限数目的扩频编码中选择所述一个扩频编码，如果所选择的传输对正在被所述信道扩频器用于所述多个通信信道中的另一个信道，则选择另外一个传输对的装置。

说明书

一种用于在扩频通信系统中选择传输对的方法、设备和系

统

[0001] 背景

[0002] I.发明领域

[0003] 本发明涉及在无线通信系统中提供专用物理信道的方法和装置。

[0004] II.发明背景

[0005] 在支持分组化数据通信的示例性无线通信系统中，移动接收机向发射机提供确认收到数据分组的反馈。反馈也可以提供与从发射机到接收机的链路的信道条件有关的信息，从发射机到接收机的链路被称为下行链路。因而在上行链路上提供反馈。为反馈信息的传输分配一个专用信道。由于通信系统的资源是有限的，所以需要使上行链路的使用最优化。

[0006] 因此，需要一种在无线通信系统的上行链路上提供反馈信息的有效和精确的方法。而且，需要一种发送反馈信息的方法和装置，以便使发送信号的峰均比(PAR)最小。 [0007] 附图简述

[0008] 图1是无线通信系统的示意图。

[0009] 图2是专用物理控制信道(DPCCH)和专用物理数据信道(DPDCH)上行链路扩频的示意图。

[0010] 图3是用于产生正交可变扩频因子(OVSF)码的码树的示意图。

[0011] 图4是上行链路加扰序列生成元的示意图。

[0012] 图5是255码片序列的上行链路短加扰序列生成元的示意图。

[0013] 图6是用于为专用信道选择调制路径和扩频码的传输对的方法流程图。 [0014] 图7A到7H说明了从专用信道的各种传输配置中确定使信道上PAR最小的最佳传输配置的仿真结果。

[0015] 图8是通信系统中用于确定最佳传输对的装置。

[0016] 发明详述

[0017] “示例性”这个词专门用在这里，意思是“作为示例、实例或说明”。这里描述为“示例性”的任何实施例不应解释为比其它实施例更为优选或有利。

[0018] 在诸如CDMA2000系统这样的扩频无线通信系统中，多个用户在同一带宽同一时刻向收发机发射，所述收发机通常是基站。在一个实施例中，所述收发机被称为节点B(Node B)，所述节点B是一个在一个或更多个小区中负责向/自用户设备的无线电发射/接收的逻辑节点。所述基站可以是通过无线信道或通过有线信道通信的任何数据设备，例如使用光纤或同轴电缆通信。用户可以是各种移动的和/或静止的设备中的任一种，包括但不限于PC卡、微型闪存、外置或内置调制解调器、或者无线或有线电话。用户也称为远程站或用户设备(UE)。注意其它扩频系统包括：分组交换数据业务；诸如第三代合伙人计划(3GPP)指定的宽带CDMA，即W-CDMA系统；诸如第三代合伙人计划2(3GPP2)指定的话音和数据系统。

[0019] 为了更清楚地理解，在下面全部论述中提供了一个示例性实施例。所述示例性实施例和3GPP技术规范TS 25.213 V3.7.0(2001-12)中定义的系统一致，所述3GPP技术规范是“第三代合伙人计划；组无线接入网技术规范；扩频和调制(FDD)”(1999版本)。 [0020] 图1作为通信系统100的例子，所述通信系统100支持多个用户并至少能够实现这里论述的实施例的几个方面。可以使用各种算法和方法的任一种来调度系统100中的传输。系统100为多个小区102A-102G提供通信，而每个小区分别由各自相应的基站104A-104G提供服务。在示例性实施例中，一些基站104有多根接收天线，而其它基站104只有一根接收天线。同样，一些基站104有多根发射天线，而其它基站104只有一根发射天线。对发射天线和接收天线的组合没有限制。所以，一个基站104可能有多根发射天线和单根接收天线，或可能有多根接收天线和单根发射天线，或发射和接收天线两者都是单根或者多根。

[0021] 覆盖区内的终端106可以是固定的(即静止的)或移动的。如图1所示，在整个系统中分布着各个终端106。每个终端106在任何时刻都和至少一个或可能更多个基站104在下行链路和上行链路上通信，这取决于，例如，是否采用了软切换，或终端是否被设计和被用来(并发地或顺序地)接收来自多个基站的多个传输。

[0022] 下行链路是指从基站104到终端106的传输，而上行链路是指从终端106到基站104的传输。在示例性实施例中，一些终端106有多根接收天线，而其它终端 106只有一根接收天线。在图1中，基站104A在下行链路上向终端106A和106J发送数据，基站104B向终端106B和106J发送数据，基站104C向终端106C发送数据，如此等等。

[0023] 通常，在宽带技术中，使得整个带宽对每个移动用户可用；这个带宽比发送信息所需的带宽大许多倍。这种系统通常被称为扩频系统，它有容忍信号干扰的能力。在示例性系统中，载波信号被数字编码调制，数字编码比特率比信息信号比特率大许多倍。这些系统也被称为伪噪声(PN)系统。

[0024] 对于示例性实施例中的信号传输，包括上行链路和下行链路两者，扩频是对物理信道实施的，其中扩频操作包括两步：信道化和加扰。信道化把每个数据码元变换成多个码片(或比特)，这样提高了信号的带宽。每数据码元的码片数被称为扩频因子(SF)。在加扰操作中，扰码应用到扩频信号上。

[0025] 根据信道化，同相(I)支路或正交(Q)支路上的数据码元独立地与正交可变扩频因子(OVSF)码相乘。在加扰操作中，I支路或Q支路上所产生的信号进一步与复值扰码相乘，I和Q分别表示实部和虚部。

[0026] 图2示出了示例性无线通信系统中专用物理控制信道(DPCCH)和专用物理数据信道(DPDCH)的上行链路扩频。对于信道化而言，DPCCH和DPDCH分别被提供给乘法器202之一，其中对信道特有的编码也应用到各个乘法器202上。各个乘法器202的输出被提供给乘法器204之一。＝对应从乘法器202接收到的经信道化的值，对每个乘法器204应用权重。乘法器204的输出，即经加权的经信道化的信号，如图所示被提供给求和节点206和208。求和节点206是I支路的部分，而求和节点208是Q支路的部分。求和节点208和复数乘数j的输出被提供给乘法器210。然后求和节点206的输出(即I分量)和乘法器
210的输出(即Q分量)被提供给节点212，形成经信道化的信号的复数表示。节点212的输出(即I+jQ)被提供给乘法器214，以应用扰码。所产生的经加权、信道化和加扰复数表示被提供作为乘法器214的输出。

[0027] 在示例性实施例的操作中，要扩频的二进制DPCCH和DPDCH用实值序列表示，即，二进制值“0”被映射到实值+1，而二进制值“1”被映射到实值-1。DPCCH被信道化码Cc扩频到码片率，而被称为DPDCHn的第n个DPDCH被信道化码Cd，n扩频到码片率。如图2所示，在示例性实施例中，可以同时发送一个DPCCH和多达六个并行的DPDCH，即1≤n≤6。 [0028] 信道化后，实值的扩频信号被增益因子加权，对DPCCH增益因子是βc，对所有DPDCH增益因子是βd。在时间上每个时刻，βc和βd中的至少一个的值的幅度为1.0。β值被量化为4比特字。增益参数量化阶见表1。

[0029] 表1

[0030]βc和βd的信令值 βc和βd的经量化的幅度比
15 1.0
14 14/15
13 13/15
12 12/15
11 11/15
10 10/15
9 9/15
8 8/15
7 7/15
6 6/15
5 5/15
4 4/15
3 3/15
2 2/15
1 1/15
0 关闭

[0031] 加权后，I支路和Q支路上的实值码片流加在一起被视为一个复值码片流。然后，这个复值码片流被复值扰码Sdpch，n加扰。扰码和无线帧一起对准应用，即，第一个加扰码片对应于无线帧的开始。

[0032] 在图2示例性实施例中使用的信道化编码是正交可变扩频因子(OVSF)码，它保留着用户不同物理信道间的正交性。所述OVSF码可以用图3所示的码树定义，其中信道化码被唯一地描述为Cch，SF，k。这里SF是编码的扩频因子，而k是码数，0≤k≤SF-1。码树中的每一级定义了长度为SF的信道化编码，和扩频因子SF对应。

[0033] 信道化编码的产生方法如下面的方程式给定那样定义：

[0034] Cch1，0＝1， (1)

[0035]

[0036]

[0037] 每个信道化码字最左边的值对应于时间上第一个发送的码片。

[0038] 在示例性实施例中，DPCCH被如下给定编码扩频：

[0039] cc＝Cch，256，0 (4)

[0040] 其中总共有256个可用的编码，控制信道DPCCH使用0标识的编码。

[0041] 在只有一个DPDCH要发送时，DPDCH1被如下给定编码扩频：

[0042] cd，1＝Cch，SF，k (5)

[0043] 其中SF是DPDCH1的扩频因子，而k＝SF/4。如果不止一个DPDCH要发送，则所有DPDCH都有等于4的扩频因子。DPDCHn被如下给定编码扩频：

[0044] cd，n＝Cch，4，k (6)

[0045] 其中，如果n∈{1，2}则k＝1，如果n∈{3，4}则k＝3，如果n∈{5，6}则k＝2。

[0046] 如果使用功率控制前导码来初始化数据信道(DCH)，则在功率控制前导码阶段DPDCH的信道化编码应该和后来使用的相同。

[0047] 所有上行链路物理信道都必定要被复值扰码所加扰。DPCCH/DPDCH可以被或长或短的扰码所加扰。有224个长的和224个短的上行链路扰码。上行链路扰码由通信系统的较高层指定。长扰码从组分长序列构造而来，而组分短序列用来构造短扰码。 [0048] 长加扰序列Clong，1，n和Clong，2，n从两个二进制m序列的38400码片段的以位 置为单位逐一模2加构造出来，所述两个二进制m序列是两个25次的生成多项式产生的。设x，y分别是这两个m序列。x序列用本元(在GF(2)上)多项式X25+X3+1构造。y序列用多项式X25+X3+X2+X+1构造。这样生成的序列组成一套Gold序列的段。

[0049] 序列Clong，2，n是序列Clong，1，n的16777232码片移位型式。设n23...n0是加扰序列数n的24比特二进制表示，其中n0是最低有效位。x序列取决于所选择的加扰序列数n，结果用xn表示。进一步，设xn(i)和y(i)分别表示序列xn和y的第i个码元。m序列xn和y如下构造。初始条件为：

[0050] xn(0)＝n0，xn(1)＝n1，...＝xn(22)＝n22，xn(23)＝n23，xn(24)＝1，以及 (7) [0051] y ( 0 ) ＝ y ( 1 ) ＝ . . . ＝ y ( 2 3 ) ＝ y ( 2 4 ) ＝ 1 (8)

[0052] 后续码元的递归定义按照下式执行：

[0053] xn(i+25)＝xn(i+3)+xn(i)mod 2，i＝0，...，225-27 (9) [0054] y(i+25)＝y(i+3)+y(i+2)+y(i+1)+y(i)mod 2，i＝0，...，225-27. (10) [0055] 定义二进制Gold序列zn的过程如下：

[0056] zn(i)＝xn(i)+y(i)mod 2，i＝0，1，2，...，225-2； (11) [0057] 而实值Gold序列Zn定义如下：

[0058] 对 i ＝ 0 ，1 ， . . . ，2 2 5- 2 .(12)

[0059] 实值长加扰序列Clong，1，n和Clong，2，n定义如下：25

[0060] clong，1，n(i)＝Zn(i)，i＝0，1，2，...，2 -2以及 (13)25 25

[0061] clong，2，n(i)＝Zn((i+16777232)mod (2 -1))，i＝0，1，2，...，2 -2. (14) [0062] 最后，复值长加扰序列Clong，n定义如下：

[0063]

[0064] 其中i＝0，1，...，225-2；而 而表示向下取整。

[0065] 图4示出了依照一个实施例的上行链路加扰序列生成元的配置。短加扰序列Cshort，1，n(i)和Cshort，2，n(i)由一个来自周期性扩展S(2)编码族的序列来定义。设n23 n22...n0是码数n的24比特二进制表示。第n个四进制S(2)序列zn(i)，0≤n≤16777215，从三个序列的模4加获得，这三个序列是：四进制序列a(i)以及 两个二进制序列b(i)和d(i)，其中三个序列的初始态由码数n决定。长度为255的序列zn(i)按照下面的关系产生： [0066] zn(i)＝a(i)+2b(i)+2d(i)mod 4，i＝0，1，...，254； (16)

[0067] 其中四进制序列a(i)用下面的多项式递归产生：

[0068] g 0 ( x ) ＝ x 8 + x 5 + 3 x 3 + x 2 + 2 x + 1(17)

[0069] 有：

[0070] a ( 0 ) ＝ 2 n 0 + 1 m o d 4 ；(18)

[0071] a ( i ) ＝ 2 n i m o d 4 ， i ＝ 1 ，2 ， . . . ，7 ； (19)

[0072] a(i)＝3a(i-3)+a(i-5)+3a(i-6)+2a(i-7)+3a(i-8)mod 4，i＝8，9，...，254； (20)

[0073] 而二进制序列b(i)用下面的多项式递归产生：

[0074] g1(x)＝x8+x7+x5+x+1 (21) [0075] 有：

[0076] b(i)＝n8+i mod 2，i＝0，1，...，7， (22) [0077] b(i)＝b(i-1)+b(i-3)+b(i-7)+b(i-8)mod 2，i＝8，9，...，254， (23) [0078] 而二进制序列d(i)下面的用多项式递归产生：

[0079] g2(x)＝x8+x7+x5+x4+1

[0080] 有：

[0081] d(i)＝n16+i mod 2，i＝0，1，...，7； (24) [0082] d(i)＝d(i-1)+d(i-3)+d(i-4)+d(i-8)mod 2，i＝8，9，...，254. (25) [0083] 序列zn(i)通过设置zn(255)＝zn(0)扩展成长度为256的码片。从zn(i)到实值二进制序列Cshort，1，n(i)和Cshort，2，n(i)，i＝0，1，...，255的映射在表2中定义。 [0084] 表2

[0085]zn(i) Cshort，1，n(i) Cshort，2，n(i)
0 +1 +1
1 -1 +1
2 -1 -1
3 +1 -1

[0086] 最后，复值短加扰序列Cshort，n定义如下：

[0087]

[0088] 其中i＝0，1，2，...；而 而表示向下取整。

[0089] 图5示出了要扩展一个码片的255码片序列的短加扰序列生成元的一种实 现。用来加扰上行链路DPCCH/DPDCH的编码可以是长型或也可以是短型。扰码形成后，对长和短型扰码使用的不同的组分编码定义如下。DPCCH/DPDCH的第n个上行链路扰码，表示为Sdpch，n，在使用长扰码时定义如下：

[0090] Sdpch，n(i)＝Clong，n(i)，i＝0，1，...，38399， (27)

[0091] 其中最低的下标对应于时间上第一个发送的码片。DPCCH/DPDCH的第n个上行链路扰码，表示为Sdpch，n，在使用短扰码时定义如下：

[0092] Sdpch，n(i)＝Cshort，n(i)，i＝0，1，...，38399， (28)

[0093] 其中最低的下标对应于时间上第一个发送的码片。

[0094] 在支持分组化数据通信的高速数据系统中，可以为上行链路传输使用高速专用物理控制信道(HS-DPCCH)。期望使这种专用信道上的发送信号的峰均比(PAR)最小。根据给定通信系统的配置和编码，PAR会变的很大。注意峰值功率受设计或规定的限制，所述限制导致传输效范围减小。这在电池功率的保持是一个关键事项的移动应用中尤其严重。另外，这种限制会导致次优功放运作，即，在功率最有效转换的期望压缩点下面运作。最后结果是费用上升和资源的低效分配。所以，高PAR会给通信系统带来严重缺点。 [0095] 为了克服这些以及其它问题，所述示例性实施例决定诸如DPCCH这样的专用信道参数的最佳传输配置，所述配置使PAR最小。所述方法确定由传输支路和扩频码组成的传输对。DPCCH可以映射到I支路或Q支路。在给定通信系统中，给定的编码可能在各个支路上效果不同。所述确定可以离线执行，或在操作中被确定，其中使用缺省传输对来初始化系统，在操作中重新检查传输对判定。

[0096] 图6示出了选择传输对的一种方法，所述传输对包括调制路径(即I支路或Q支路)以及扩频码。进程600从步骤602开始，在这里确定一个最佳传输对。在示例性实施例中，所述确定基于所产生的PAR值。PAR值可以在离线仿真中确定，例如下面详细描述那样。一旦确定了最优传输对，所述进程继续到判定菱形604来确定所选的编码是否被上行链路上的任何其它信道所使用。如果该编码在其它地方没有被使用，所述进程就继续到步骤608，把调制路径应用到上行链路上反馈信息的传输上。否则，所述进程继续到步骤606，以确定下一个最优的最佳传输对，然后在步骤608把它应用到上行链路上反馈信息的传输上。可以使用其它标准来确定最佳传输对，或者分开确定传输支路或编 码。 [0097] 在为确定最佳传输支路和编码对而执行的仿真中，和随机扩频序列一起在上行链路上实现四倍码片的波形。而且，调制中使用外差相移键控(HPSK)，并应用RRC 0.22脉冲整形。DPDCH在0、12.2、64和/或384千比特/秒(kbps)下运行。在HS-DPCCH上采取确认/否认(ACK/NACK)传输。为了被映射到I或Q支路的HS-DPCCH和全部SF＝256信道化编码而测量PAR。

[0098] 图7A到7H示出了各种配置的仿真结果。下表3详细给出了每个仿真结果的条件。

[0099] 表3

[0100]图 比特速率Kbps 调制路径
7A 0 I
7B 0 Q
7C 12.2 I
7D 12.2 Q
7E 64 I
7F 64 Q
7G 384 I
7H 384 Q

[0101] 对结果的分析提供了下面的结论。把HS-DPCCH映射到I支路上时，最佳编码看来是C256，i，i＝0到3。把HS-DPCCH映射到Q支路上时，最佳编码看来是C256，64。在64kbps，与映射到I支路上相比，把HS-DPCCH映射到Q支路上导致PAR上1.3dB的提高。在
12.2kbps和384kbps的情况下，增益是0.8dB。在0kbps，与映射到I支路相比，把HS-DPCCH映射到Q支路导致PAR上0.8dB的降低。大于等于64的编码下标和可能的R99 DPCH编码分配重迭。

[0102] 即使考虑了和R99 DPCH码树部分重迭的可能性，和把HS-DPCCH映射到Q支路上相关联的增益也是明显的。与动态映射方案形成对比，所述动态映射方案是所使用的DPDCH数目的函数，在示例性实施例中，预先给节点B提供支路和编码的信息。这避免了与动态上行链路映射相关联的任何问题。

[0103] 仿真结果建议在Q支路上没有编码重迭时可以使用Q支路映射。同理，否则可以使用I支路映射。具体地说，仿真结果建议HS-DPCCH的如下映射：

[0104] 1.信道化编码为C256，64的Q支路；在没有TFC是TFCS时，意味着多于一个DPDCH信道化编码的传输

[0105] 2.I支路和信道化编码C256，i，i＝{0...3}；在其他情况时。

[0106] 图8示出了装置700，它实现了上面所详细描述的信道配置。可用的编码，即，没有被其它物理信道使用的编码，被提供给传输对选择单元702，以确定最佳编码。另外，PAR分析信息也被提供给传输对选择单元702；所述传输对选择单元702还确定调制路径，在所确定的调制路径上处理专用信道DPCCH。调制路径或支路作为控制被提供给选择器704。所述选择器704还接收DPCCH信号，所述DPCCH信号响应于来自传输对选择单元702的控制信号而被转发到I支路或Q支路。

[0107] 所述传输对选择单元702还向所确定的调制路径提供所确定的编码。当选择I路径时，所述传输对选择单元702向乘法器706提供相应的编码。当选择Q路径时，所述传输对选择单元702向乘法器708提供相应的编码。然后把结果转发到适当的路径。 [0108] 示例性实施例提供了一种方法和装置，所述方法和装置基于使专用信道的PAR最小或使专用信道的信道条件最优来确定传输配置。在所述示例性实施例中，为调制路径(即I支路或Q支路)选择映射，还选择能得到信道最佳性能的编码。在最佳编码不可用时，系统选择下一个最好的最佳编码。

[0109] 本领域内的技术人员会理解，信息和信号可以使用多种不同的工艺和技术的任一种来表示。例如，在以上整个描述中提到的数据、指令、命令、信息、信号、比特、码元和码片可以用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或它们的任何组合表示。 [0110] 本领域内的技术人员也会理解，和这里揭示的实施例有关的所描述的各种示例性逻辑方块、模块、电路和算法步骤可以用电子硬件、计算机软件或两者的组合实现。为了清楚地说明硬件和软件的可交换性，各种示例性元件、方块、模块、电路和步骤通常是按照它们的功能作如上描述。这样的功能是否用硬件或软件实现取决于被强加到整个系统的特定的应用和设计约束。技术人员可以为每种特定应用用不同方式实现所描述的功能，但这种实现决定不应该解释为 脱离了本发明的范围。

[0111] 和这里揭示的实施例有关的所描述的各种示例性逻辑方块、模块和电路可以在通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件或为完成这里描述的功能而设计的它们的任何组合中被实现或完成。通用处理器可以是微处理器，或者，处理器也可以是任何常规处理器、控制器、微控制器或状态机。处理器也可以由计算设备的组合实现，例如，DSP和微控制器的组合、多个微控制器、与一个DSP核心结合的一个或多个微控制器、或任何其它这样的配置。

[0112] 和这里揭示的实施例有关的所描述的方法或算法的步骤可以直接在硬件、在由处理器执行的软件模块、或在这两者的组合实施。软件模块可以驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或本领域熟知的任何其它形式的存储媒介。一种示例性存储媒介被耦合到可以在存储媒介上读和写信息的处理器。或者，存储媒介也可以和处理器一体。所述处理器和存储媒介可以驻留在ASIC内。所述ASIC可以驻留在用户终端内。或者，所述处理器和存储媒介可以在用户终端内以离散元件方式驻留。

[0113] 提供所揭示的实施例的如上的描述，使本领域内任何熟练技术人员可以制造或使用本发明。对于本领域的技术人员来说，这些实施例的各种修改是显而易见的；不脱离本发明思想或范围，这里定义的通用原理可以应用到其它实施例中。这样，本发明试图并不局限于这里所示的各实施例，而是符合与所揭示的原理和新颖性特征相一致的最宽泛的范围。