用于产生可变参考电平的读出放大器及方法转让专利
申请号 : CN200510071711.9
文献号 : CN1700354B
文献日 : 2010-10-13
发明人 : 崔丁云 , 金相元 , 金洪奭
申请人 : 三星电子株式会社
摘要 :
在产生可变化参考电平的读出放大器和方法中，读出放大器依据工作电压的变化而改变参考电压电平。这确保在半导体存储器设备中无论工作电压的如何变化，检测数据需要的接通单元和关闭单元边缘被保持为足够的。从而避免了由于不足的电压检测边缘而产生的读取错误。
权利要求 :
1.一种半导体存储器设备的读出放大器，包括：
参考单元电平控制部件，其依据半导体存储器设备的电源电压的变化改变用作识别数据的参考单元电平，确保足够的接通单元和关闭单元边缘，以便识别数据，而不受电源电压的变化的影响；
核心单元电平检测器，其检测半导体存储器设备的核心单元电平；和比较器，其通过将核心单元电平与参考单元电平比较来识别存储在核心单元中的数据，其中参考单元电平控制部件包括：
参考电平控制器，其响应比较电压和多个依据预定电阻率从电源电压划分的电压而产生多个参考电平控制电压；和参考电平发生器，其响应多个参考电平控制电压而选择地转换多个的参考电流和响应参考电流总和而产生参考单元电流。
2.如权利要求1所述的读出放大器，其中在电源电压减少至比较电压之下时，参考单元电平控制部件减少参考单元电流以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元电平控制部件增加参考单元电流以增加参考单元电流和关闭单元电流间的间隙。
3.如权利要求1所述的读出放大器，其中参考电平控制器包括：比较电压发生器，输出从变化的电源电压得到的恒定电平的比较电压；
分压器，其通过连接在电源电压和地之间的多个电阻器、根据预定电阻率提供从变化电源电压得到的多个分压；和控制电压发生器，其在相应分压高于比较电压时，输出多个参考电平控制电压中的每一个。
4.如权利要求3所述的读出放大器，其中控制电压发生器包括多个用于将分压和比较电压进行比较的比较部件。
5.如权利要求3所述的读出放大器，其中当分压高于比较电压时，控制电压发生器增加激活的参考电平控制电压的数量，并且，当分压低于比较电压时，控制电压发生器减少激活的参考电平控制电压的数量。
6.如权利要求1所述的读出放大器，其中参考电平发生器包括：参考电流发生部件，其产生在产生参考单元电流中用作参考的第一参考电流；
转换部件，其响应由参考电平控制器提供的多个参考电平控制电压，选择地输出多个第二参考电流，第二参考电流被用于变化参考单元电流；和参考电平输出部件，其将第一和第二参考电流的总和作为参考单元电平提供给比较器。
7.如权利要求6所述的读出放大器，其中第一参考电流和多个第二参考电流中的每一个互相具有相同的电平。
8.如权利要求6所述的读出放大器，其中转换部件包括多个开关晶体管，其响应于多个参考电平控制电压，选择地驱动多个第二参考电流。
9.如权利要求8所述的读出放大器，其中开关晶体管中的每个与半导体存储器设备的核心单元一样具有相同工作特性。
10.如权利要求9所述的读出放大器，其中开关晶体管中的每个是NMOS和PMOS晶体管之一。
11.如权利要求9所述的读出放大器，其中开关晶体管是闪存单元晶体管。
12.如权利要求1所述的读出放大器，其中参考单元电平控制部件包括：参考电平控制器，其响应由半导体存储器设备的电源电压产生的比较电压和依据预定电阻率从电源电压划分的多个电压而产生多个参考电平控制电压；和参考电平发生器，其响应多个参考电平控制电压，选择地连接多个电阻，以及通过选择连接的电阻器的组合电阻值划分电源电压而产生参考单元电压。
13.如权利要求12所述的读出放大器，其中在电源电压减少至比较电压之下时，参考单元电平控制部件减少参考单元电压以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元电平控制部件增加参考单元电压以增加参考单元电流和关闭单元电流间的间隙。
14.如权利要求12所述的读出放大器，其中所述参考电平控制器包括：比较电压发生器，输出从变化的电源电压得到的恒定电平的比较电压；
分压器，其通过连接在电源电压和地之间的多个电阻器、根据预定电阻率提供从变化电源电压得到的多个分压；和控制电压发生器，其在相应分压高于比较电压时，输出多个参考电平控制电压中的每一个。
15.如权利要求14所述的读出放大器，其中控制电压发生器包括多个用于将分压和比较电压进行比较的比较部件。
16.如权利要求14所述的读出放大器，其中当分压高于比较电压时，控制电压发生器增加激活的参考电平控制电压的数量，当分压低于比较电压时，控制电压发生器减少激活的参考电平控制电压的数量。
17.如权利要求12所述的读出放大器，其中参考电平发生器包括：参考电压产生部件，其包含第一输出电阻器；和
转换部件，其响应由参考电平控制器提供的多个参考电平控制电压，选择地并联多个第二输出电阻器与第一输出电阻器，其中使用第一输出电阻器和多个激活的第二输出电阻器的组合电阻值划分电源电压，从而产生参考单元电压。
18.如权利要求17所述的读出放大器，其中转换部件包括多个开关晶体管，其选择地并联多个第二输出电阻器与第一输出电阻器，以响应多个参考电平控制电压的。
19.如权利要求18所述的读出放大器，其中开关晶体管中的每个与半导体存储器设备的核心单元一样具有相同工作特性。
20.如权利要求19所述的读出放大器，其中开关晶体管中的每个是NMOS和PMOS晶体管之一。
21.如权利要求19所述的读出放大器，其中开关晶体管中的每个是闪存单元晶体管。
22.一种读出半导体存储器设备中数据的方法，包括步骤：(a)依据半导体存储器设备的变化的电源电压改变用作识别数据的参考单元电平，以确保足够的接通单元和关闭单元边缘以便识别数据，而与电源电压的变化无关；
(b)读出半导体存储器设备的核心单元电平；和
(c)通过将核心单元电平与参考单元电平比较来识别存储在核心单元中的数据，其中步骤(a)包括步骤：
(a-1)从变化的电源电压中产生恒定电平的比较电压；
(a-2)将通过多个电阻器、根据预定电阻率划分电源电压获得的电压与比较电压相比较，并产生响应比较结果的多个参考电平控制电压；
(a-3)响应多个参考电平控制电压而转换多个参考电流；和(a-4)响应转换的参考电流的组合而产生参考单元电流。
23.如权利要求22所述的方法，其中在步骤(a-3)中，当电源电压减少至比较电压之下时，激活的参考电流的数量减少，而当电源电压上升至比较电压之上时，激活的参考电流的数量增加。
24.如权利要求22所述的方法，其中在步骤(a-3)中，从具有与核心单元相同工作特性的晶体管中产生该转换参考电流。
25.如权利要求21所述的方法，其中在步骤(a)中，在电源电压减少至比较电压之下时，参考单元电流减少以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元电流增加以增加参考单元电流和关闭单元电流间的间隙。
26.如权利要求21所述的方法，其中步骤(a)包括步骤：(a-1)从变化的电源电压产生恒定电平的比较电压；
(a-2)通过多个电阻器、使用预定电阻率划分电源电压而形成分压；
(a-3)将分压与比较电压相比较，并响应比较结果而产生多个参考电平控制电压；
(a-4)响应多个参考电平控制电压而选择地连接多个输出电阻器；和(a-5)使用输出电阻器的组合电阻率划分电源电压而产生参考单元电流。
27.如权利要求26所述的方法，其中在步骤(a-4)中，当电源电压减少至比较电压之下时，输出电阻器的组合电阻增加，并且当电源电压增加至比较电压之上时，输出电阻器的组合电阻减少。
28.如权利要求26所述的方法，其中在步骤(a)中，在电源电压减少至比较电压之下时，参考单元电压减少以增加参考单元电压和接通单元电流间的间隙，而在电源电压升高至比较电压之上时，参考单元电压增加以增加参考单元电压和关闭单元电流间的间隙。
29.一种通过比较参考单元电流与核心单元电流而产生参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)响应由半导体存储器设备的电源电压产生的比较电压和依据预定电阻率从电源电压划分的电压而产生多个参考电平控制电压；和(b)响应参考电平控制电压而转换多个参考电流，并响应转换参考电流的组合而产生参考单元电流。
30.一种通过比较参考单元电压与核心单元电压而产生参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)响应由半导体存储器设备的电源电压产生的比较电压和依据预定电阻率从电源电压划分的电压而产生多个参考电平控制电压；和(b)响应参考电平控制电压来调整输出电阻器的电阻值，和响应调整的电阻值而产生参考单元电压。
31.一种通过比较参考单元电流与核心单元电流而产生参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)根据半导体存储器设备的变化电源电压产生恒定电平的比较电压；
(b)通过多个电阻器、根据预定电阻率划分电源电压，并响应比较电压和分压而产生多个参考电平控制电压；
(c)转换多个参考电流以响应参考电平控制电压；和
(d)产生参考单元电流以响应转换参考电流的组合。
32.一种通过比较参考单元电压与核心单元电压而产生参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)根据半导体存储器设备的变化电源电压产生恒定电平的比较电压；
(b)依据由多个电阻器得到的预定电阻率划分电源电压，并响应比较电压和分压而产生多个参考电平控制电压；
(c)选择地连接多个输出电阻器以响应参考电平控制电压；和(d)用输出电阻器的组合电阻划分电源电压而产生参考单元电压。
说明书 :
技术领域
本发明涉及半导体存储器设备的读出放大器，特别涉及在用于检测数据的读出放大器中改变参考电平的读出放大器及方法。
背景技术
随着存储器容量的趋于增加，由于相对微弱的数据信号和在位线电压转向稳定电平之前的较长延迟时间的原因，在读取数据的时候可能发生错误。因此，对于存储器设备而言通常使用读出放大器来放大数据的信号电平，以提供更稳定的读出操作，然而通过减少位线的延迟时间而需要较低的功率电平。于2000年7月4日公布于Maloberti、题为“Mothod for reading amulti-level memory cell，用于读取多电平存储器单元的方法”的美国专利第6084797号披露了使用读出放大器读取数据的技术的例子。
一般地，读出放大器将从核心单元检测的核心单元电流Ic与在对核心单元的读取操作期间具有预定电平的参考单元电流Ir相比较。根据比较结果，来确定被检测核心单元是否为接通单元(on-cell)或关闭单元(off-cell)。例如，若核心单元电流Ic小于参考单元电流Ir，则核心单元被当作为关闭单元D0。若核心单元电流Ic大于参考单元电流Ir，核心单元被当作为接通单元D1。在该确定期间，核心单元电流(Ion和Ioff，也就是接通单元电流和关闭单元电流)和参考电流(Iref，也就是参考单元电流Ir)Ic及Ir的变化可由下面作为电源电压变化的函数确定。
图1是表示在半导体存储器设备中、作为变化电源电压的函数的参考电流和核心单元电流的变化图解表。
如图1中说明，当核心单元处于关闭状态(D0)下，核心单元关闭电流Ioff变得小于参考单元电流I ref。然而，当将高电源电压施加到基于核心单元的电气特性的电路时，单元电流和参考电流Iref间的差逐渐地减小(参见图1中箭头1的阴影部分)。由于在高电压HVcc环境中，与参考电压Iref相比较，读出边缘(sensing margin)不足，因此核心单元关闭电流Ioff不足以通过读出放大器进行读操作。另外，当核心单元处于接通状态时，尽管核心单元接通电流Ion大于参考电流Iref，但是核心单元的电气特征在低电压LVcc情况下减小了与参考电流Iref的边缘差异(参见图1中箭头2的阴影部分)。同样，在这种情形下，读出放大器难以检测核心单元的接通状态。
一般地，读出放大器将从核心单元检测的核心单元电流Ic与在对核心单元的读取操作期间具有预定电平的参考单元电流Ir相比较。根据比较结果，来确定被检测核心单元是否为接通单元(on-cell)或关闭单元(off-cell)。例如，若核心单元电流Ic小于参考单元电流Ir，则核心单元被当作为关闭单元D0。若核心单元电流Ic大于参考单元电流Ir，核心单元被当作为接通单元D1。在该确定期间，核心单元电流(Ion和Ioff，也就是接通单元电流和关闭单元电流)和参考电流(Iref，也就是参考单元电流Ir)Ic及Ir的变化可由下面作为电源电压变化的函数确定。
图1是表示在半导体存储器设备中、作为变化电源电压的函数的参考电流和核心单元电流的变化图解表。
如图1中说明，当核心单元处于关闭状态(D0)下，核心单元关闭电流Ioff变得小于参考单元电流I ref。然而，当将高电源电压施加到基于核心单元的电气特性的电路时，单元电流和参考电流Iref间的差逐渐地减小(参见图1中箭头1的阴影部分)。由于在高电压HVcc环境中，与参考电压Iref相比较，读出边缘(sensing margin)不足，因此核心单元关闭电流Ioff不足以通过读出放大器进行读操作。另外，当核心单元处于接通状态时，尽管核心单元接通电流Ion大于参考电流Iref，但是核心单元的电气特征在低电压LVcc情况下减小了与参考电流Iref的边缘差异(参见图1中箭头2的阴影部分)。同样，在这种情形下，读出放大器难以检测核心单元的接通状态。
发明内容
本发明涉及一种读出放大器和方法，其中，在识别有效数据中通过根据随着操作电压的变化而变化的参考单元电平(例如，参考单元电流或者参考单元电压)，确保足够的接通单元和关闭单元边缘，从而防止了由于减少的边缘电压而带来的读取失败。
一方面，本发明涉及一种半导体存储器设备的读出放大器，包括：参考单元电平控制部件，其依据半导体存储器设备的电源电压的变化改变用作识别数据的参考单元电平，确保足够的接通单元和关闭单元边缘，以便识别数据，而不受电源电压的变化的影响；核心单元电平检测器，其检测半导体存储器设备的核心单元电平；和比较器，其通过将核心单元电平与参考单元电平比较来识别存储在核心单元中的数据。
在一个实施例中，参考单元控制部件包括：参考电平控制器，其响应比较电压和多个依据预定电阻率从电源电压划分的电压而产生多个参考电平控制电压；和参考电平发生器，其响应多个参考电平控制电压而选择地转换多个的参考电流和响应参考电流总和而产生参考单元电流。
在另一个实施例中，在电源电压减少至比较电压之下时，参考单元控制部件减少参考单元电流以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元控制部件增加参考单元电流以增加参考单元电流和关闭单元电流间的间隙。
在另一个实施例中，参考电平控制器包括：比较电压发生器，其输出从变化的电源电压得到的恒定电平的比较电压；分压器，其通过连接在电源电压和地之间的多个电阻器、根据预定电阻率提供从变化电源电压得到的多个分压；和控制电压发生器，其在相应分压高于比较电压时，输出多个参考电平控制电压中的每一个。
在另一个实施例中，控制电压发生器包括多个用于将分压和比较电压进行比较的比较部件。
在另一个实施例中，当分压高于比较电压时，控制电压发生器增加激活的参考电平控制电压的数量，并且，当分压低于比较电压时，控制电压发生器减少激活的参考电平控制电压的数量。
在另一个实施例中，参考电平发生器包括：参考电流发生部件，其产生在产生参考单元电流中用作参考的第一参考电流；转换部件，其响应由参考电平控制器提供的多个参考电平控制电压，选择地输出多个第二参考电流，第二参考电流被用于变化参考单元电流；和参考电平输出部件，其将第一和第二参考电流的总和作为参考单元电平提供给比较器。
在另一个实施例中，第一参考电流和多个第二参考电流中的每一个互相具有相同的电平。
在另一个实施例中，转换部件包括多个开关晶体管，其响应于多个参考电平控制电压，选择地驱动多个第二参考电流。
在另一个实施例中，开关晶体管中的每个与半导体存储器设备的核心单元一样具有相同工作特性。
在另一个实施例中，开关晶体管中的每个是NMOS和PMOS晶体管之一。
在另一个实施例中，开关晶体管是闪存单元晶体管。
在另一个实施例中，参考单元电平控制部件包括：参考电平控制器，其产生多个参考电平控制电压，以响应比较电压和多个依据预定电阻率从电源电压划分的电压；和参考电平发生器，其响应多个参考电平控制电压，选择地连接多个电阻，以及通过选择连接的电阻器的组合电阻值划分电源电压而产生参考单元电压。
在另一个实施例中，在电源电压减少至比较电压之下时，参考单元控制部件减少参考单元电压以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元控制部件增加参考单元电压以增加参考单元电流和关闭单元电流间的间隙。
在另一个实施例中，参考电平控制器包括：比较电压发生器，其输出从变化的电源电压得到的恒定电平的比较电压；分压器，其通过连接在电源电压和地之间的多个电阻器、根据预定电阻率提供从变化电源电压得到的多个分压；和控制电压发生器，其在相应分压高于比较电压时，输出多个参考电平控制电压中的每一个。
在另一个实施例中，控制电压发生器包括多个用于将分压和比较电压进行比较的比较部件。
在另一个实施例中，当分压高于比较电压时，控制电压发生器增加激活的参考电平控制电压的数量，当分压低于比较电压时，控制电压发生器减少激活的参考电平控制电压的数量。
在另一个实施例中，参考电平发生器包括：参考电压产生部件，其包含第一输出电阻器；和转换部件，其响应由参考电平控制器提供的多个参考电平控制电压，选择地并联多个第二输出电阻器与第一输出电阻器，其中使用第一输出电阻器和多个激活的第二输出电阻器的组合电阻值划分电源电压，从而产生参考单元电压。
在另一个实施例中，转换部件包括多个开关晶体管，其选择地并联多个第二输出电阻器与第一输出电阻器，以响应多个参考电平控制电压的。
在另一个实施例中，开关晶体管中的每个与半导体存储器设备的核心单元一样具有相同工作特性。
在另一个实施例中，开关晶体管中的每个是NMOS和PMOS晶体管之一。
在另一个实施例中，开关晶体管中的每个是闪存单元晶体管。
在另一方面，本发明涉及一种读出半导体存储器设备中数据的方法，包括步骤：(a)依据半导体存储器设备的变化的电源电压改变用作识别数据的参考单元电平，以确保足够的接通单元和关闭单元边缘以识别数据，而与电源电压的变化无关；(b)读出半导体存储器设备的核心单元电平；和(c)通过将核心单元电平与参考单元电平比较来识别存储在核心单元中的数据。
在一个实施例中，步骤(a)包括步骤：(a-1)从变化的电源电压中产生恒定电平的比较电压；(a-2)将通过多个电阻器、根据预定电阻率划分电源电压获得的电压与比较电压相比较，并产生响应比较结果的多个参考电平控制电压；(a-3)响应多个参考电平控制电压而转换多个参考电流；和(a-4)响应转换的参考电流的组合而产生参考单元电流。
在另一个实施例中，在步骤(a-3)中，当电源电压减少至比较电压之下时，激活的参考电流的数量减少，而当电源电压上升至比较电压之上时，激活的参考电流的数量增加。
在另一个实施例中，在步骤(a-3)中，从具有与核心单元相同工作特性的晶体管中产生该转换参考电流。
在另一个实施例中，在步骤(a)中，在电源电压减少至比较电压之下时，参考单元电流减少以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元电流增加以增加参考单元电流和关闭单元电流间的间隙。
在另一个实施例中，步骤(a)包括步骤：(a-1)从变化的电源电压产生恒定电平的比较电压；(a-2)通过多个电阻器、使用预定电阻率划分电源电压而形成分压；(a-3)将分压与比较电压相比较，并响应比较结果而产生多个参考电平控制电压；(a-4)响应多个参考电平控制电压而选择地连接多个输出电阻器；和(a-5)使用输出电阻器的组合电阻率划分电源电压而产生参考单元电流。
在另一个实施例中，在步骤(a-4)中，当电源电压减少至比较电压之下时，输出电阻器的组合电阻增加，并且当电源电压增加至比较电压之上时，输出电阻器的组合电阻减少。
在另一个实施例中，在步骤(a)中，在电源电压减少至比较电压之下时，参考单元电压减少以增加参考单元电压和接通单元电流间的间隙，而在电源电压升高至比较电压之上时，参考单元电压增加以增加参考单元电压和关闭单元电流间的间隙。
在另一方面，本发明涉及一种通过比较参考单元电流与核心单元电流而产生参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)产生多个参考电平控制电压，以响应由半导体存储器设备的电源电压产生的比较电压和依据预定电阻率从电源电压划分的电压；和(b)响应参考电平控制电压而转换多个参考电流，并响应转换参考电流的组合而产生参考单元电流。
在另一方面，本发明涉及一种通过比较参考单元电压与核心单元电压而产生一个参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)产生多个参考电平控制电压，以响应由半导体存储器设备的电源电压产生的比较电压和依据预定电阻率从电源电压划分的电压；和(b)响应参考电平控制电压来调整输出电阻器的电阻值，和响应调整的电阻值而产生参考单元电压。
在另一方面，本发明涉及一种通过比较参考单元电流与核心单元电流而产生一个参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)根据半导体存储器设备的变化的电源电压产生恒定电平的比较电压；(b)通过多个电阻器、根据预定电阻率划分电源电压，并响应比较电压和分压而产生多个参考电平控制电压；(c)转换多个参考电流以响应参考电平控制电压；和(d)产生参考单元电流以响应转换参考电流的组合。
在另一方面，本发明涉及一种通过比较参考单元电压与核心单元电压而产生一个参考电平，以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)根据半导体存储器设备的变化的电源电压产生恒定电平的比较电压；(b)依据由多个电阻器得到的预定电阻率划分电源电压，并响应比较电压和分压而产生多个参考电平控制电压；(c)选择地连接多个输出电阻器以响应参考电平控制电压；和(d)用输出电阻器的组合电阻划分电源电压而产生参考单元电压。
一方面，本发明涉及一种半导体存储器设备的读出放大器，包括：参考单元电平控制部件，其依据半导体存储器设备的电源电压的变化改变用作识别数据的参考单元电平，确保足够的接通单元和关闭单元边缘，以便识别数据，而不受电源电压的变化的影响；核心单元电平检测器，其检测半导体存储器设备的核心单元电平；和比较器，其通过将核心单元电平与参考单元电平比较来识别存储在核心单元中的数据。
在一个实施例中，参考单元控制部件包括：参考电平控制器，其响应比较电压和多个依据预定电阻率从电源电压划分的电压而产生多个参考电平控制电压；和参考电平发生器，其响应多个参考电平控制电压而选择地转换多个的参考电流和响应参考电流总和而产生参考单元电流。
在另一个实施例中，在电源电压减少至比较电压之下时，参考单元控制部件减少参考单元电流以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元控制部件增加参考单元电流以增加参考单元电流和关闭单元电流间的间隙。
在另一个实施例中，参考电平控制器包括：比较电压发生器，其输出从变化的电源电压得到的恒定电平的比较电压；分压器，其通过连接在电源电压和地之间的多个电阻器、根据预定电阻率提供从变化电源电压得到的多个分压；和控制电压发生器，其在相应分压高于比较电压时，输出多个参考电平控制电压中的每一个。
在另一个实施例中，控制电压发生器包括多个用于将分压和比较电压进行比较的比较部件。
在另一个实施例中，当分压高于比较电压时，控制电压发生器增加激活的参考电平控制电压的数量，并且，当分压低于比较电压时，控制电压发生器减少激活的参考电平控制电压的数量。
在另一个实施例中，参考电平发生器包括：参考电流发生部件，其产生在产生参考单元电流中用作参考的第一参考电流；转换部件，其响应由参考电平控制器提供的多个参考电平控制电压，选择地输出多个第二参考电流，第二参考电流被用于变化参考单元电流；和参考电平输出部件，其将第一和第二参考电流的总和作为参考单元电平提供给比较器。
在另一个实施例中，第一参考电流和多个第二参考电流中的每一个互相具有相同的电平。
在另一个实施例中，转换部件包括多个开关晶体管，其响应于多个参考电平控制电压，选择地驱动多个第二参考电流。
在另一个实施例中，开关晶体管中的每个与半导体存储器设备的核心单元一样具有相同工作特性。
在另一个实施例中，开关晶体管中的每个是NMOS和PMOS晶体管之一。
在另一个实施例中，开关晶体管是闪存单元晶体管。
在另一个实施例中，参考单元电平控制部件包括：参考电平控制器，其产生多个参考电平控制电压，以响应比较电压和多个依据预定电阻率从电源电压划分的电压；和参考电平发生器，其响应多个参考电平控制电压，选择地连接多个电阻，以及通过选择连接的电阻器的组合电阻值划分电源电压而产生参考单元电压。
在另一个实施例中，在电源电压减少至比较电压之下时，参考单元控制部件减少参考单元电压以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元控制部件增加参考单元电压以增加参考单元电流和关闭单元电流间的间隙。
在另一个实施例中，参考电平控制器包括：比较电压发生器，其输出从变化的电源电压得到的恒定电平的比较电压；分压器，其通过连接在电源电压和地之间的多个电阻器、根据预定电阻率提供从变化电源电压得到的多个分压；和控制电压发生器，其在相应分压高于比较电压时，输出多个参考电平控制电压中的每一个。
在另一个实施例中，控制电压发生器包括多个用于将分压和比较电压进行比较的比较部件。
在另一个实施例中，当分压高于比较电压时，控制电压发生器增加激活的参考电平控制电压的数量，当分压低于比较电压时，控制电压发生器减少激活的参考电平控制电压的数量。
在另一个实施例中，参考电平发生器包括：参考电压产生部件，其包含第一输出电阻器；和转换部件，其响应由参考电平控制器提供的多个参考电平控制电压，选择地并联多个第二输出电阻器与第一输出电阻器，其中使用第一输出电阻器和多个激活的第二输出电阻器的组合电阻值划分电源电压，从而产生参考单元电压。
在另一个实施例中，转换部件包括多个开关晶体管，其选择地并联多个第二输出电阻器与第一输出电阻器，以响应多个参考电平控制电压的。
在另一个实施例中，开关晶体管中的每个与半导体存储器设备的核心单元一样具有相同工作特性。
在另一个实施例中，开关晶体管中的每个是NMOS和PMOS晶体管之一。
在另一个实施例中，开关晶体管中的每个是闪存单元晶体管。
在另一方面，本发明涉及一种读出半导体存储器设备中数据的方法，包括步骤：(a)依据半导体存储器设备的变化的电源电压改变用作识别数据的参考单元电平，以确保足够的接通单元和关闭单元边缘以识别数据，而与电源电压的变化无关；(b)读出半导体存储器设备的核心单元电平；和(c)通过将核心单元电平与参考单元电平比较来识别存储在核心单元中的数据。
在一个实施例中，步骤(a)包括步骤：(a-1)从变化的电源电压中产生恒定电平的比较电压；(a-2)将通过多个电阻器、根据预定电阻率划分电源电压获得的电压与比较电压相比较，并产生响应比较结果的多个参考电平控制电压；(a-3)响应多个参考电平控制电压而转换多个参考电流；和(a-4)响应转换的参考电流的组合而产生参考单元电流。
在另一个实施例中，在步骤(a-3)中，当电源电压减少至比较电压之下时，激活的参考电流的数量减少，而当电源电压上升至比较电压之上时，激活的参考电流的数量增加。
在另一个实施例中，在步骤(a-3)中，从具有与核心单元相同工作特性的晶体管中产生该转换参考电流。
在另一个实施例中，在步骤(a)中，在电源电压减少至比较电压之下时，参考单元电流减少以增加参考单元电流和接通单元电流间的间隙，和在电源电压升高至比较电压之上时，参考单元电流增加以增加参考单元电流和关闭单元电流间的间隙。
在另一个实施例中，步骤(a)包括步骤：(a-1)从变化的电源电压产生恒定电平的比较电压；(a-2)通过多个电阻器、使用预定电阻率划分电源电压而形成分压；(a-3)将分压与比较电压相比较，并响应比较结果而产生多个参考电平控制电压；(a-4)响应多个参考电平控制电压而选择地连接多个输出电阻器；和(a-5)使用输出电阻器的组合电阻率划分电源电压而产生参考单元电流。
在另一个实施例中，在步骤(a-4)中，当电源电压减少至比较电压之下时，输出电阻器的组合电阻增加，并且当电源电压增加至比较电压之上时，输出电阻器的组合电阻减少。
在另一个实施例中，在步骤(a)中，在电源电压减少至比较电压之下时，参考单元电压减少以增加参考单元电压和接通单元电流间的间隙，而在电源电压升高至比较电压之上时，参考单元电压增加以增加参考单元电压和关闭单元电流间的间隙。
在另一方面，本发明涉及一种通过比较参考单元电流与核心单元电流而产生参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)产生多个参考电平控制电压，以响应由半导体存储器设备的电源电压产生的比较电压和依据预定电阻率从电源电压划分的电压；和(b)响应参考电平控制电压而转换多个参考电流，并响应转换参考电流的组合而产生参考单元电流。
在另一方面，本发明涉及一种通过比较参考单元电压与核心单元电压而产生一个参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)产生多个参考电平控制电压，以响应由半导体存储器设备的电源电压产生的比较电压和依据预定电阻率从电源电压划分的电压；和(b)响应参考电平控制电压来调整输出电阻器的电阻值，和响应调整的电阻值而产生参考单元电压。
在另一方面，本发明涉及一种通过比较参考单元电流与核心单元电流而产生一个参考电平以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)根据半导体存储器设备的变化的电源电压产生恒定电平的比较电压；(b)通过多个电阻器、根据预定电阻率划分电源电压，并响应比较电压和分压而产生多个参考电平控制电压；(c)转换多个参考电流以响应参考电平控制电压；和(d)产生参考单元电流以响应转换参考电流的组合。
在另一方面，本发明涉及一种通过比较参考单元电压与核心单元电压而产生一个参考电平，以识别存储在半导体存储器设备的核心单元中的数据的方法，该方法包括步骤：(a)根据半导体存储器设备的变化的电源电压产生恒定电平的比较电压；(b)依据由多个电阻器得到的预定电阻率划分电源电压，并响应比较电压和分压而产生多个参考电平控制电压；(c)选择地连接多个输出电阻器以响应参考电平控制电压；和(d)用输出电阻器的组合电阻划分电源电压而产生参考单元电压。
附图说明
通过本发明的优选实施例的更具体描述，本发明的前述和其它的目的、特点及优点将是显而易见的，如结合附图举例说明了其中贯穿不同情形的相同部分的相同特征。附图没有必要对说明本发明原理的被安置的比例进行强调。
图1是说明在半导体存储器设备中、作为变化功率电源电压函数的参考电流和核心单元电流的变化图解表。
图2是依据本发明的读出放大器的方框图。
图3至图6是依据本发明说明的读出放大器、被包含在读出放大器中的核心单元电平检测器和比较器的电路图。
图7是依据本发明说明的图2到图6中的参考电平控制器的电路图。
图8是依据本发明的图7的电压检测器的电路图。
图9是说明作为变化电源电压函数的比较电压和由电阻器划分的电压特点的图表。
图10是说明作为变化电源电压函数的电压检测器输出的图表。
图11是依据本发明的在图3中所示的参考电平发生器的电路图。
图12是依据本发明的在图4中所示的参考电平发生器的电路图。
图13是依据本发明的在图5中所示的参考电平发生器的电路图。
图14是依据本发明的在图6中所示的参考电平发生器的电路图。
图15是依据本发明的说明识别读出放大器的数据及改变参考电平的方法的流程图。
图16是依据本发明的说明在读出放大器中参考电流的性能的图表。
图17是依据本发明的说明在读出放大器中参考电压的性能的图表。
图1是说明在半导体存储器设备中、作为变化功率电源电压函数的参考电流和核心单元电流的变化图解表。
图2是依据本发明的读出放大器的方框图。
图3至图6是依据本发明说明的读出放大器、被包含在读出放大器中的核心单元电平检测器和比较器的电路图。
图7是依据本发明说明的图2到图6中的参考电平控制器的电路图。
图8是依据本发明的图7的电压检测器的电路图。
图9是说明作为变化电源电压函数的比较电压和由电阻器划分的电压特点的图表。
图10是说明作为变化电源电压函数的电压检测器输出的图表。
图11是依据本发明的在图3中所示的参考电平发生器的电路图。
图12是依据本发明的在图4中所示的参考电平发生器的电路图。
图13是依据本发明的在图5中所示的参考电平发生器的电路图。
图14是依据本发明的在图6中所示的参考电平发生器的电路图。
图15是依据本发明的说明识别读出放大器的数据及改变参考电平的方法的流程图。
图16是依据本发明的说明在读出放大器中参考电流的性能的图表。
图17是依据本发明的说明在读出放大器中参考电压的性能的图表。
具体实施方式
参考附图，下面将更详细说明本发明的优选实施例。本发明可以不同形式实施，然而不应当被限制到这里阐明的实施例。再者，提供的这些实施例，以使本发明披露全面和完整，并将本发明的范围充分传递给本领域技术人员。在整个说明中相同标记表示相同部分。
此后，将结合附图对本发明的示范性实施例进行说明。
本发明的读出放大器基于从半导体存储器设备的功率源或电源提供的电压划分的电压和内部产生的预定比较电压来改变参考单元电平(例如，参考单元电流或参考单元电压)。因此，在低电源电压的情形下，通过参考单元的较低电平获得的接通单元边缘是足够的，并且在高电源电压的情形下，通过参考单元的较高电平获得的接通单元边缘也是足够的。
图2是依据本发明优选实施例的读出放大器的方框图。
参考图2，本发明的读出放大器200由参考单元电平控制部件210、核心单元电平检测器270和比较器290组成。参考从半导体存储器设备的电源电压Vcc划分的电压Vr12、Vr23、......和内部产生的比较电压Vcomp，参考单元电平控制部件210输出参考电平(参考单元电流Ir或参考单元电压Vr)给比较器290。核心单元电平检测器270检测来自半导体存储器设备的核心单元的核心单元电平(核心单元电流Ic或核心单元电压Vc)，然后输出检测的核心单元电平给比较器290。比较器290通过将核心单元电平Ic或Vc和参考单元电平Ir或Vr进行比较来识别存储在核心单元内的数据，该核心单元电平Ic或Vc由参考单元电平控制部件210供给，参考单元电平Ir或Vr由核心单元电平检测器270供给。
参考单元电平控制部件210包含参考电平控制器120和参考电平发生器240。参考电平控制器120比较从电源电压Vcc划分的电压Vr12、Vr23......和具有预定电平的比较电压Vcomp。作为比较的结果，产生了多个参考电平控制电压Vdo1～VdoN。响应多个参考电平控制电压Vdo1～VdoN而通过转换电流或电压，参考电平控制器120产生参考电平Ir或Vr。
当电源电压Vcc变为低于比较电压Vcomp时，参考电平Ir或Vr变低，因而增加接通单元的间隙。反之，当电源电压Vcc变为高于比较电压Vcomp时，参考电平Ir或Vr变高，因而增加关闭单元的间隙。因此，获得的用于读取接通单元或关闭单元的边缘是足够的，从而适当地识别有效数据，因此防止了由于电压边缘短而带来的读出失败。
依据本发明优选实施例，图3说明读出放大器200、以及包含在读出放大器200中的核心单元电平检测器270和比较器290的电路。图3例证性示出参考单元电流Ir变化时的电路结构。
参考图3，比较器290由第一PMOS晶体管MP1和第一NMOS晶体管MN1组成，它们的电流通路以串联形式连接在电源电压Vcc和地之间。在第一PMOS和NMOS晶体管MP1、MN1之间，配置输出节点SAOUT。
响应通过控制端(也就是它的栅极)、从核心单元电平检测器270提供的核心单元电流Ic，第一PMOS晶体管MP1给输出节点SAOUT充电。响应通过控制端(也就是它的栅极)、从参考单元电平控制部件210提供的参考单元电流Ir，第一NMOS晶体管MN1给输出节点SAOUT放电。在输出节点SAOUT的输出信号是使用通过第一PMOS和NMOS晶体管MP1、MN1的每个核心单元电流Ic和参考单元电流Ir的充电和放电的结果，其作为核心单元识别数据。换言之，比较器290执行了把流经第一PMOS晶体管MP1的核心单元电流Ic与流经第一NMOS晶体管MN1的参考单元电流Ir进行比较的运算。作为其的比较结果，当核心单元电流Ic小于参考单元电流Ir时，核心单元被识别为关闭状态D0，以及当核心单元电流Ic大于参考单元电流Ir时，核心单元被识别为接通状态D1。
核心单元电平探测器270包含第二PMOS和NMOS晶体管、MP2和MN2，其电流通路以串联形式连接在电源电压Vcc和地之间。
第二NMOS晶体管MN2响应通过控制端(也就是它的栅极)的存储器设备的字线电压Vw1，并输出与字线电压Vw1一致的核心单元电流Ic。连接在电源电压Vcc和第二NMOS晶体管MN2之间的第二PMOS晶体管MP2的栅极通常连接到第一PMOS晶体管MP1的控制端，与第一PMOS晶体管MP1形成电流镜像电路。使用该电流镜像回路，第二NMOS晶体管MN2产生的核心单元电流Ic被传送给比较器290。此处，尽管没有在图3中示出，使用与核心单元电平探测器270中同样方式的电流镜像回路，比较器290的第一NMOS晶体管MN1响应参考单元电平控制部件210产生的参考单元电流Ir，其将结合图11在下面描述。
图4举例说明了依据本发明的另一实施例的读出放大器300，在读出放大器300中包含的核心单元电平检测器370和一个比较器390的电路。图4例证性示出参考单元电流Ir变化时的电路结构。
示出在图4中电路除了核心单元电平检测器370的晶体管ST1是闪存单元型晶体管外，其与图3中电路在结构和工作上相似。
半导体存储器设备的核心单元可以由如图3中说明的传统的MOS晶体管MN2、或由如图4中说明的闪存单元晶体管ST1组成。在此例中，构成核心单元电平检测器270或370的晶体管与核心单元中的相同。因而，在保持核心单元自身的性能的时候，可能高效变化参考单元电流Ir。
图5举例说明了依据本发明的另一实施例的读出放大器400、包含在读出放大器400中的核心单元电平检测器470和比较器490的电路。同样，图5例证性示出参考单元电压Vr变化时的电路结构。
参考图5，比较器490由差分放大器组成，该差分放大器的一个输入端接收来自核心单元电平检测器470的核心单元电压Vc，该差分放大器的另一个输入端接收来自参考单元电平控制部件410的参考单元电压Vr。比较器490将核心单元电压Vc与参考单元电压Vr比较。如果核心单元电压Vc高于参考单元电压Vr，则输出端SAOUT产生作为读出结果的电平“1”。如果核心单元电压Vc低于参考单元电压Vr，则输出端SAOUT产生作为读出结果的电平“0”。
核心单元电平检测器470包含第一PMOS和NMOS晶体管、MP1和NM1，其电流通路以串联形式连接在电源电压Vcc和地之间。
第一NMOS晶体管MN1响应施加到其控制端(也就是栅极)的字线电压Vw1，建立与字线电压Vw1对应的核心单元电压Vc。第一PMOS晶体管MP1的电流通路以串联形式连接在电源电压Vcc和第一NMOS晶体管MN1的电流通路之间。第一PMOS晶体管MP1通过其栅极响应核心单元电压Vc。另外的细节将参考图13在下面描述。
图6举例说明了依据本发明的另一实施例的读出放大器500、包含在读出放大器500中的核心单元电平检测器570和比较器590的电路。图6例证性示出参考单元电压Vr变化时的电路结构。
示出在图6中电路除了核心单元电平检测器570的晶体管ST1是闪存单元型晶体管外，其与图5中电路在结构和工作上相似。
半导体存储器设备的核心单元可以由如图5中说明的传统的MOS晶体管或由如图6中说明的闪存单元晶体管ST1组成。在此例中，构成核心单元电平探测器470或570的晶体管与核心单元中的相同。因而，在保持核心单元自身的性能的同时，可能高效地改变参考单元电压Vr。
图7是说明示出在图2至图6中的参考电平控制器120的电路图，如用于调整参考单元电流Ir和参考单元电压Vr的电平。
参考图7，参考电平控制器120包含比较电压发生器121和控制电压发生器123。比较电压发生器121输出恒定电平的比较电压Vcomp，和控制电压发生器123输出多个参考电平控制电压Vdo1～Vdo4以改变参考单元电流Ir的电平。
比较电压发生器121由以串联形式连接到电源电压Vcc的第一和第二电阻器Rx1和Rx2、连接在第二电阻器Rx2和地电压之间的第一和第二NMOS晶体管MN11和MN12、以及连接在电阻器Rx1和Rx2的接触节点与地电压之间的第一PMOS晶体管MP11组成。第一PMOS晶体管MP11的控制端(也就是门电极)连接至第二电阻器Rx2和第一NMOS晶体管MN11间的接触节点。第一NMOS晶体管MN11的控制端(也就是栅极)连接至电阻器Rx1和Rx2间的接触节点。第二NMOS晶体管MN12的控制端(也就是栅极)连接至电源电压Vcc。
如果响应电源电压电平的减小，比较电压Vcomp在预定电平生成，那么第一NMOS晶体管MN11就导通以响应由第一电阻器Rx1设定的比较电压Vcomp，同时第二NMOS晶体管MN12导通以响应降低的电源电压Vcc。跟随第一和第二晶体管MN1和MN2的启动，比较电压Vcomp和施加到第一PMOS晶体管MP11的控制端的电压随通过第一和第二NMOS晶体管MN1和MN12的放电操作逐渐降低。如果施加到第一PMOS晶体管MP11的电压变得低于预定电平，则激活第一PMOS晶体管MP11激活从而开始充电比较电压Vcomp。以这种方式，由于补偿的充电和放电操作，比较电压Vcomp保持为恒定电平，而不受外界环境变化带来的影响。以这种操作产生的比较电压Vcomp被用作建立用于读出放大器操作的参考电平(也就是，指的是调整参考单元电流电平时的电压)。
控制电压发生器123由多个电压检测器1251～1254和分压器127组成。用多个串联连接在电源电压Vcc和地之间的电阻器R1～R5依据预定的比率、通过划分电源电压Vcc而建立电压Vr12～Vr45。电压检测器检测由电阻器R1～R5设定的分压Vr12～Vr45，然后通过将分压Vr12～Vr45与比较电压Vcomp进行比较，从而输出参考电平控制电压Vdo1～Vdo4。同时图7例证性示出了四个电压检测器，依据应用的需要，可以改变电压检测器和电阻器的数量、和电阻器的电阻电平及相关的比率。
图8是示出在图7的电压检测器125x(1251～1254中之一)的详细电路图。图9是说明作为变化电源电压Vcc函数的比较电压Vcomp和由电阻器划分的电压Vr12～Vr45的特点。图10是说明作为变化电源电压Vcc函数的电压检测器1251～1254在输出时的电压Vdo1～Vdo4的图形。
参考图8，电压探测器125x包含接收来自分压器127的分压Vrxy(Vr12～Vr45中之一)的第一输入端、接收来自比较电压发生器121的比较电压Vcomp的第二输入端和输出端，参考电平控制电压Vdox(Vdo1～Vdo4中之一)从该输出端被施加到参考电平发生器121。
每个电压检测器125x包含形成电流镜像回路的第一和第二PMOS晶体管MP21和MP22、第一和第二NMOS晶体管MN21和MN22、第三NMOS晶体管MN23、第四NMOS晶体管MN24；在电流镜像回路中，其电流通路一端连接至电源电压Vcc和它们的控制端(也就是栅极)连接在一起；第一和第二NMOS晶体管MN21和MN22的电流通路连接到PMOS晶体管MP21和MP22的电流通路的另一端；第三NMOS晶体管MN23的电流通路通常连接到NMOS晶体管MN21和MN22的电流通路的另一端；第四NMOS晶体管MN24的电流通路连接到第三NMOS晶体管MN23的电流通路的另一端和地之间。第二NMOS晶体管MN22的控制端(栅极)被用作接收分压Vrxy的第一输入端，同时第一NMOS晶体管MN21的控制端(栅极)被用作接收比较电压Vcomp的第二输入端。第一PMOS和NMOS晶体管MP21和MN21的电流通路的接触点被作为输出端，从此产生参考电平控制电压Vdox。
参考图8至图10，现在在下面说明电压检测器125x的工作。
首先，电压检测器125x的第二NMOS晶体管MN22通过其控制端(也就是第一输入端)响应由分压器127提供的分压Vrxy。当电源电压Vcc设定的分压Vrxy大于预定电压时，第二NMOS晶体管MN22导通，将输入其的与分压Vrxy相应的电平的电流拉入(draw)。
流经第二NMOS晶体管MN22的电流经过第一和第二PMOS晶体管MP21和MP22的电流镜像回路传送给第一PMOS晶体管MP21，充电电压检测器125x的输出端。其间，第一NMOS晶体管MN21将电流拉向第三和第四NMOS晶体管MN23和MN24以响应通过第二输入端提供的比较电压Vcomp，放电输出端Vdox。因此，根据在输出端充电和放电操作的结果(也就是分压Vrxy和比较电压Vcomp比较的结果)，确定了参考电平控制电压Vdox。
在图9中，由箭头1至4指示的位置表示从此时电压检测器125x(也就是1251～1254)开始产生高电平的参考电平控制电压Vdox(也就是Vdo1～Vdo4)的时间点。同样，在图10中箭头1至4指示的位置表示在如图9中箭头1至4指示的时间点处电压检测器125x产生的参考电平控制电压Vdox。如从图9和图10中能看到的，当电源电压Vcc达到箭头表示的点时(也就是，如果分压Vrxy变为大于比较电压Vcomp)，电压探测器1251～1254中的每个产生的参考电平控制电压Vdo1～Vdo4在低电平开始并快速增长至高电平。
因第三和第四NMOS晶体管MN23和NM24的控制端连接至电源电压Vcc，晶体管MN23和NM24保持激活。这样，第三和第四NMOS晶体管MN23和NM24作为电流吸收器(current sink)工作，该电流吸收器将施加到其上的电流流入到地电源中。
如前所述，确定由电压检测器125x产生的参考电平控制电压Vdox，以响应在依赖于分压Vrxy和比较电压Vcomp的输出端处充电和放电的电流量。例如，当从电源电压Vcc上升的分压Vrxy低于比较电压Vcomp时，积累在输出端的电荷数少于从输出端释放的电荷数，因而在低电平产生参考电平控制电压Vdox。反之，当从电源电压Vcc上升的分压Vrxy高于比较电压Vcomp时，积累在输出端的电荷数大于从输出端释放的电荷数，从而在高电平产生参考电平控制电压Vdox。因此，当电源电压Vcc是在相对较高电平时，就增加了产生高电平参考电平控制电压的电压检测器的数量，当电源电压Vcc是在相对较低电平时，就增加了产生低电平参考电平控制电压的电压检测器的数量。
图11是示出在图3中的参考电平发生器240的详细电路图，图12是一个示出在图4中的参考电平发生器340的详细电路图。示出在图11和图12中的电路是应用到改变参考单元电流Ir情形的例子。
除了参考电平发生器340的晶体管ST31-ST35是闪存单元型晶体管外，图12的电路与图11的电路是同样的结构和操作。下面讨论图11的电路的详细操作。图12的电路操作与图11的电路操作相同，因而不在下面详细讨论。
参考图11，参考电平发生器240包含转换部件245、参考电平发生部件246、和参考电平输出部件247。
参考电平发生部件246输出与存储器设备的字线电压Vw1相对应的参考电流Icr。转换部件245选择性输出多个参考电流Icr，其每一个具有与参考电平发生部件246提供的参考电流Icr同样的电流电平，以响应参考电平控制器120提供的参考电平控制电压Vdo1～Vdo4。参考电平输出部件247对参考电平发生部件246的参考电流Icr和选择的转换部件245的参考电流求和，然后给比较器290提供求和的参考电流Ir。
为了实施，参考电平输出部件247包含其控制端(栅极)连接在一起以形成一个电流镜像回路的第一和第二PMOS晶体管MP31和MP32，以及其控制端连接至比较器290的第一NMOS晶体管MN1的控制端以形成电流镜像回路的第一NMOS晶体管MN31。
第一PMOS晶体管MP31经过其电路通路的一端连接到电源电压Vcc，并通过其电路通路的另一端和其控制端一起连接到参考电平发生部件246和转换部件245。第二PMOS晶体管MP32经过其电路通路的一端连接到电源电压Vcc。第二PMOS晶体管MP32的控制端(栅极)连接到第一PMOS晶体管MP31的控制端以与第一PMOS晶体管MP31形成电流镜像回路，作为参考单元电流Ir的来自转换部件245和参考电平发生部件246的电流之和通过该回路被输出。第二PMOS晶体管MP32的电流通路另一端通常连接到第一NMOS晶体管MN31的电流通路端和控制端。第一NMOS晶体管MN31传送电流和(也就是参考单元电流Ir)给比较器290。
换言之，第一和第二PMOS晶体管MP31和MP32使用电流镜像的方式将电流和(也就是参考单元电流Ir)提供给第一NMOS晶体管MN31。然后从第一和第二PMOS晶体管MP31和MP32、经过电流镜像回路，第一NMOS晶体管MN31将参考单元电流Ir传送给比较器290的第一NMOS晶体管MN1。
参考电平发生部件246具有通过其电流通路的一端连接到第一PMOS晶体MP31的电流通路另一端的第二NMOS晶体管MN32，其被包含在参考电平输出部件247中。第二NMOS晶体管MN32通过它的控制端(栅极)响应存储器设备的字线电压Vw1，输出与字线电压Vw1相对应的参考电流Icr。流经第二NMOS晶体管MN32的参考电流Icr被用于产生参考单元电流Ir。
转换部件245包含多个开关晶体管MN33～MN36，该多个开关晶体管可选择的输出具有相同电平的被参考电平发生部件246供给作为参考电流Icr的多个参考电流。
多个开关晶体管MN33～MN36通过它们的电流通路与包含在参考电平发生部件246中的第二NMOS晶体管MN32的电流通路以并联形式连接，以便可选择地输出具有与由第二NMOS晶体管MN32提供的参考电流Icr相同电平多个参考电流，以响应通过它们控制端(栅极)施加的多个控制电压Vdo1～Vdo4。例如，每个开关晶体管MN33～MN36在参考电平控制电压Vdox处于高电平时导通，输出从第二NMOS晶体管MN32产生的相同的参考电流。否则，每个开关晶体管在参考电平控制电压Vdox处于低电平时截止，以使其中不流过任何电流。
参考电平输出部件247产生的参考单元电流Ir由参考电平发生部件246的参考电流Icr和开关晶体管MN33～MN36的参考电流的和组成。例如，如果开关晶体管MN33～MN36全部截止，转换部件245的参考单元电流Ir恒等于参考电平发生部件246产生的参考电流Icr(也就是，Ir＝Icr)。如果开关晶体管MN33～MN36全部导通，转换部件245的参考单元电流Ir恒等于参考电平发生部件246的参考电流Icr和开关晶体管MN33～MN36的参考电流的总和(也就是，Ir＝Icr+4*Icr＝5*Icr)。
如上所述，本发明的读出放大器200输出参考单元电流Ir的可变电平，以与电压检测器1251～1254供给的控制电压Vdo1～Vdo4相一致。在该情形，在电源电压Vcc处于相对较低电平时，导致少数控制电压Vdo1～Vdo4被激活，而当电源电压Vcc处于相对较高电平时，导致多数控制电压Vdo1～Vdo4被激活。因此，当电源电压Vcc变低时，参考单元电流Ir减少以使有足够的接通单元边缘(on-cell margin)。同样，当电源电压Vcc在高电平时，参考单元电流Ir增加以使有足够的截止单元边缘(off-cell margin)。
图13是示出在图5中的参考电平发生器440的电路图。图14是示出在图6中的参考电平发生器540的电路图。在图13和图14中示出的电路是应用在改变参考单元电压Vr情形的例子。
除了参考电平发生器540的晶体管ST31-ST35是闪存单元型晶体管外，图14的电路与图13的电路是同样的结构和操作。下面讨论图13的电路的详细操作。图14的电路操作与图13的电路操作相同，因而不在下面详细讨论。
参考图13，参考电平发生器440包含转换部件445、参考电平发生部件446、和参考电平输出部件447。
参考电平发生部件446包含以串连形式连接在电源电压Vcc和地之间的第一电阻Rx1、第一NMOS晶体管MN31、第二电阻Rx2。第一NMOS晶体管MN31输出使用第一电阻Rx1根据电源电压Vcc划分的并作为参考单元电压Vr的电压。
在参考单元电压Vr基本上由第一电阻Rx1和第二电阻Rx2的值确定的情况下，根据本发明，参考电平发生器440也由被转换部件445控制的并与第一电阻Rx1并联的电阻R11、R12、R13和R14进一步调整参考单元电压Vr。
转换部件445包含多个转换电路4451-4454，该转换电路并联连接在被置于电源电压Vcc和第一电阻Rx1间的第一节点N1和被置于第一NMOS晶体管MN31和第二电阻Rx2间的第二节点N2之间。每个转换电路由电阻(例如R11)和NMOS晶体管(例如MN32)构成。被包含在转换电路4451～4454中的各个NMOS晶体管MN32-35用于转换各个相应控制信号Vdo1～Vdo4。例如，如果在参考电平控制器120的参考电平控制电压Vdo1～Vdo4中选择输入，NMOS晶体管MN32-35对于参考电平控制电压选择地导通、选择地将电阻R11-R14与第一电阻Rx1并联连接。这样，输出给比较器490的参考单元电压Vr由第一电阻Rx1和转换部件445的电阻R11-R14间的并联电阻率确定。因此，本发明的读出放大器400输出一个根据由电压检测器1251-1254中每个提供的控制电压Vdo1～Vdo4的可变参考单元电压Vr。
这里，假如电源电压Vcc被降至低电平，那么就减少激活的控制电压Vdo1～Vdo4的数量，从而减少与参考电平发生部件446的第一电阻Rx1并联连接的电阻数量。因此，当电源电压是低时，降低参考单元电压Vr，以确保足够的接通单元边缘。反之，电源电压Vcc被升至高电平，那么就提升激活的控制电压Vdo1～Vdo4的数量，以增加与参考电平发生部件446的第一电阻Rx1并联连接的电阻数量。因此，当电源电压Vcc升高时，从而升高参考单元电压Vr，以确保足够的截止单元边缘。
图15是依据本发明的说明识别读出放大器的数据及改变参考电平的方法的流程图。图16和图17是依据本发明，说明在读出放大器中作为变化电源电压Vcc的函数的参考单元电流和电压Ir和Vr的变化图表。
参考图15，首先，为识别存储在核心单元中的数据，本发明的读出放大器，例如读出放大器100～500之一通过参考单元电平控制部件，如110～510之一，划分半导体存储器设备的电源电压Vcc为具有预定电阻率的电压。在半导体存储器设备中，根据分压Vr12～Vr45和内部产生的比较电压Vcomp，可变地产生参考电平，也就是参考单元电流Ir或参考单元电压Vr(步骤1100)。接下来，通过核心单元电平检测器、例如170～570之一，检测半导体存储器设备的核心单元电平(核心单元电流Ic或核心单元电压Vc)(步骤1700)。接下来，在比较器中，例如190～590之一，通过比较参考电平和核心单元电平来识别存储在核心单元中的数据(步骤1900)。
详细地，读出放大器的参考单元电平控制部件，例如110～510中之一，产生恒定电平的比较电压Vcomp以改变参考电平(步骤1200)。通过将分压Vrxy与比较电压Vcomp相比较，参考单元电平控制部件也产生参考电平控制电压Vdox(也就是Vdo1～Vdo4)(步骤1250)；该分压Vrxy使用多个电阻的电压划分回路、从的电源电压Vcc以预定电阻率获得。接下来，参考单元电平控制部件选择地转换多个电阻R11～R14，以响应参考电平控制器120提供的参考电平控制电压Vdox(步骤1400)，并根据转换操作的结果来改变参考电平(步骤1450)。
如前所述，参考在半导体存储器设备中内部获得的比较电压Vcomp和以预定的电阻率划分从半导体存储器设备的电源电压中上升的电压Vr12～V45，依据本发明的读出放大器控制了电压探测器1251～1254的输出，以及通过调整被施加到电源电压Vcc的分压的电阻率改变参考电平，其通过控制响应由电压检测器1251～1254提供的多个控制电压Vdo1～Vdo4的多个开关晶体管的开/关操作实现。
因此，如图16和图17所示，在电源电压Vcc处于低电平时，参考单元电流和电压Ir和Vr是相对较低的，使有足够的接通边缘。在另一方面，在电源电压Vcc处于高电平时，参考单元电流和电压Ir和Vr是相对较高的，也使有足够的关闭边缘。
尽管参考其中优选实施例，本发明已被具体示出和描述，但可以想到本领域熟练技术人员在不脱离如附加权利要求限定的本发明的精神和范围的情况下而可在形式和细节上做出各种变化。
如上所述，依据本发明的读出放大器和检测存储在核心单元中数据的方法有利于确保足够接通单元边缘，在其中使用较低参考电平使电源电压相对低，和确保足够的关闭单元边缘，在其中使用较高参考电平使电源电压相对高。这个特点防止了存储设备的读取错误，否则在检测的电压边缘减少的情况下，该错误上升。
本美国非临时专利申请要求根据35U.S.C.§119于2004年3月10日申请的韩国专利申请2004-16253和于2004年7月20日申请的韩国专利申请2004-56509的优先权，因而每个申请的全部内容被援引作参考。
此后，将结合附图对本发明的示范性实施例进行说明。
本发明的读出放大器基于从半导体存储器设备的功率源或电源提供的电压划分的电压和内部产生的预定比较电压来改变参考单元电平(例如，参考单元电流或参考单元电压)。因此，在低电源电压的情形下，通过参考单元的较低电平获得的接通单元边缘是足够的，并且在高电源电压的情形下，通过参考单元的较高电平获得的接通单元边缘也是足够的。
图2是依据本发明优选实施例的读出放大器的方框图。
参考图2，本发明的读出放大器200由参考单元电平控制部件210、核心单元电平检测器270和比较器290组成。参考从半导体存储器设备的电源电压Vcc划分的电压Vr12、Vr23、......和内部产生的比较电压Vcomp，参考单元电平控制部件210输出参考电平(参考单元电流Ir或参考单元电压Vr)给比较器290。核心单元电平检测器270检测来自半导体存储器设备的核心单元的核心单元电平(核心单元电流Ic或核心单元电压Vc)，然后输出检测的核心单元电平给比较器290。比较器290通过将核心单元电平Ic或Vc和参考单元电平Ir或Vr进行比较来识别存储在核心单元内的数据，该核心单元电平Ic或Vc由参考单元电平控制部件210供给，参考单元电平Ir或Vr由核心单元电平检测器270供给。
参考单元电平控制部件210包含参考电平控制器120和参考电平发生器240。参考电平控制器120比较从电源电压Vcc划分的电压Vr12、Vr23......和具有预定电平的比较电压Vcomp。作为比较的结果，产生了多个参考电平控制电压Vdo1～VdoN。响应多个参考电平控制电压Vdo1～VdoN而通过转换电流或电压，参考电平控制器120产生参考电平Ir或Vr。
当电源电压Vcc变为低于比较电压Vcomp时，参考电平Ir或Vr变低，因而增加接通单元的间隙。反之，当电源电压Vcc变为高于比较电压Vcomp时，参考电平Ir或Vr变高，因而增加关闭单元的间隙。因此，获得的用于读取接通单元或关闭单元的边缘是足够的，从而适当地识别有效数据，因此防止了由于电压边缘短而带来的读出失败。
依据本发明优选实施例，图3说明读出放大器200、以及包含在读出放大器200中的核心单元电平检测器270和比较器290的电路。图3例证性示出参考单元电流Ir变化时的电路结构。
参考图3，比较器290由第一PMOS晶体管MP1和第一NMOS晶体管MN1组成，它们的电流通路以串联形式连接在电源电压Vcc和地之间。在第一PMOS和NMOS晶体管MP1、MN1之间，配置输出节点SAOUT。
响应通过控制端(也就是它的栅极)、从核心单元电平检测器270提供的核心单元电流Ic，第一PMOS晶体管MP1给输出节点SAOUT充电。响应通过控制端(也就是它的栅极)、从参考单元电平控制部件210提供的参考单元电流Ir，第一NMOS晶体管MN1给输出节点SAOUT放电。在输出节点SAOUT的输出信号是使用通过第一PMOS和NMOS晶体管MP1、MN1的每个核心单元电流Ic和参考单元电流Ir的充电和放电的结果，其作为核心单元识别数据。换言之，比较器290执行了把流经第一PMOS晶体管MP1的核心单元电流Ic与流经第一NMOS晶体管MN1的参考单元电流Ir进行比较的运算。作为其的比较结果，当核心单元电流Ic小于参考单元电流Ir时，核心单元被识别为关闭状态D0，以及当核心单元电流Ic大于参考单元电流Ir时，核心单元被识别为接通状态D1。
核心单元电平探测器270包含第二PMOS和NMOS晶体管、MP2和MN2，其电流通路以串联形式连接在电源电压Vcc和地之间。
第二NMOS晶体管MN2响应通过控制端(也就是它的栅极)的存储器设备的字线电压Vw1，并输出与字线电压Vw1一致的核心单元电流Ic。连接在电源电压Vcc和第二NMOS晶体管MN2之间的第二PMOS晶体管MP2的栅极通常连接到第一PMOS晶体管MP1的控制端，与第一PMOS晶体管MP1形成电流镜像电路。使用该电流镜像回路，第二NMOS晶体管MN2产生的核心单元电流Ic被传送给比较器290。此处，尽管没有在图3中示出，使用与核心单元电平探测器270中同样方式的电流镜像回路，比较器290的第一NMOS晶体管MN1响应参考单元电平控制部件210产生的参考单元电流Ir，其将结合图11在下面描述。
图4举例说明了依据本发明的另一实施例的读出放大器300，在读出放大器300中包含的核心单元电平检测器370和一个比较器390的电路。图4例证性示出参考单元电流Ir变化时的电路结构。
示出在图4中电路除了核心单元电平检测器370的晶体管ST1是闪存单元型晶体管外，其与图3中电路在结构和工作上相似。
半导体存储器设备的核心单元可以由如图3中说明的传统的MOS晶体管MN2、或由如图4中说明的闪存单元晶体管ST1组成。在此例中，构成核心单元电平检测器270或370的晶体管与核心单元中的相同。因而，在保持核心单元自身的性能的时候，可能高效变化参考单元电流Ir。
图5举例说明了依据本发明的另一实施例的读出放大器400、包含在读出放大器400中的核心单元电平检测器470和比较器490的电路。同样，图5例证性示出参考单元电压Vr变化时的电路结构。
参考图5，比较器490由差分放大器组成，该差分放大器的一个输入端接收来自核心单元电平检测器470的核心单元电压Vc，该差分放大器的另一个输入端接收来自参考单元电平控制部件410的参考单元电压Vr。比较器490将核心单元电压Vc与参考单元电压Vr比较。如果核心单元电压Vc高于参考单元电压Vr，则输出端SAOUT产生作为读出结果的电平“1”。如果核心单元电压Vc低于参考单元电压Vr，则输出端SAOUT产生作为读出结果的电平“0”。
核心单元电平检测器470包含第一PMOS和NMOS晶体管、MP1和NM1，其电流通路以串联形式连接在电源电压Vcc和地之间。
第一NMOS晶体管MN1响应施加到其控制端(也就是栅极)的字线电压Vw1，建立与字线电压Vw1对应的核心单元电压Vc。第一PMOS晶体管MP1的电流通路以串联形式连接在电源电压Vcc和第一NMOS晶体管MN1的电流通路之间。第一PMOS晶体管MP1通过其栅极响应核心单元电压Vc。另外的细节将参考图13在下面描述。
图6举例说明了依据本发明的另一实施例的读出放大器500、包含在读出放大器500中的核心单元电平检测器570和比较器590的电路。图6例证性示出参考单元电压Vr变化时的电路结构。
示出在图6中电路除了核心单元电平检测器570的晶体管ST1是闪存单元型晶体管外，其与图5中电路在结构和工作上相似。
半导体存储器设备的核心单元可以由如图5中说明的传统的MOS晶体管或由如图6中说明的闪存单元晶体管ST1组成。在此例中，构成核心单元电平探测器470或570的晶体管与核心单元中的相同。因而，在保持核心单元自身的性能的同时，可能高效地改变参考单元电压Vr。
图7是说明示出在图2至图6中的参考电平控制器120的电路图，如用于调整参考单元电流Ir和参考单元电压Vr的电平。
参考图7，参考电平控制器120包含比较电压发生器121和控制电压发生器123。比较电压发生器121输出恒定电平的比较电压Vcomp，和控制电压发生器123输出多个参考电平控制电压Vdo1～Vdo4以改变参考单元电流Ir的电平。
比较电压发生器121由以串联形式连接到电源电压Vcc的第一和第二电阻器Rx1和Rx2、连接在第二电阻器Rx2和地电压之间的第一和第二NMOS晶体管MN11和MN12、以及连接在电阻器Rx1和Rx2的接触节点与地电压之间的第一PMOS晶体管MP11组成。第一PMOS晶体管MP11的控制端(也就是门电极)连接至第二电阻器Rx2和第一NMOS晶体管MN11间的接触节点。第一NMOS晶体管MN11的控制端(也就是栅极)连接至电阻器Rx1和Rx2间的接触节点。第二NMOS晶体管MN12的控制端(也就是栅极)连接至电源电压Vcc。
如果响应电源电压电平的减小，比较电压Vcomp在预定电平生成，那么第一NMOS晶体管MN11就导通以响应由第一电阻器Rx1设定的比较电压Vcomp，同时第二NMOS晶体管MN12导通以响应降低的电源电压Vcc。跟随第一和第二晶体管MN1和MN2的启动，比较电压Vcomp和施加到第一PMOS晶体管MP11的控制端的电压随通过第一和第二NMOS晶体管MN1和MN12的放电操作逐渐降低。如果施加到第一PMOS晶体管MP11的电压变得低于预定电平，则激活第一PMOS晶体管MP11激活从而开始充电比较电压Vcomp。以这种方式，由于补偿的充电和放电操作，比较电压Vcomp保持为恒定电平，而不受外界环境变化带来的影响。以这种操作产生的比较电压Vcomp被用作建立用于读出放大器操作的参考电平(也就是，指的是调整参考单元电流电平时的电压)。
控制电压发生器123由多个电压检测器1251～1254和分压器127组成。用多个串联连接在电源电压Vcc和地之间的电阻器R1～R5依据预定的比率、通过划分电源电压Vcc而建立电压Vr12～Vr45。电压检测器检测由电阻器R1～R5设定的分压Vr12～Vr45，然后通过将分压Vr12～Vr45与比较电压Vcomp进行比较，从而输出参考电平控制电压Vdo1～Vdo4。同时图7例证性示出了四个电压检测器，依据应用的需要，可以改变电压检测器和电阻器的数量、和电阻器的电阻电平及相关的比率。
图8是示出在图7的电压检测器125x(1251～1254中之一)的详细电路图。图9是说明作为变化电源电压Vcc函数的比较电压Vcomp和由电阻器划分的电压Vr12～Vr45的特点。图10是说明作为变化电源电压Vcc函数的电压检测器1251～1254在输出时的电压Vdo1～Vdo4的图形。
参考图8，电压探测器125x包含接收来自分压器127的分压Vrxy(Vr12～Vr45中之一)的第一输入端、接收来自比较电压发生器121的比较电压Vcomp的第二输入端和输出端，参考电平控制电压Vdox(Vdo1～Vdo4中之一)从该输出端被施加到参考电平发生器121。
每个电压检测器125x包含形成电流镜像回路的第一和第二PMOS晶体管MP21和MP22、第一和第二NMOS晶体管MN21和MN22、第三NMOS晶体管MN23、第四NMOS晶体管MN24；在电流镜像回路中，其电流通路一端连接至电源电压Vcc和它们的控制端(也就是栅极)连接在一起；第一和第二NMOS晶体管MN21和MN22的电流通路连接到PMOS晶体管MP21和MP22的电流通路的另一端；第三NMOS晶体管MN23的电流通路通常连接到NMOS晶体管MN21和MN22的电流通路的另一端；第四NMOS晶体管MN24的电流通路连接到第三NMOS晶体管MN23的电流通路的另一端和地之间。第二NMOS晶体管MN22的控制端(栅极)被用作接收分压Vrxy的第一输入端，同时第一NMOS晶体管MN21的控制端(栅极)被用作接收比较电压Vcomp的第二输入端。第一PMOS和NMOS晶体管MP21和MN21的电流通路的接触点被作为输出端，从此产生参考电平控制电压Vdox。
参考图8至图10，现在在下面说明电压检测器125x的工作。
首先，电压检测器125x的第二NMOS晶体管MN22通过其控制端(也就是第一输入端)响应由分压器127提供的分压Vrxy。当电源电压Vcc设定的分压Vrxy大于预定电压时，第二NMOS晶体管MN22导通，将输入其的与分压Vrxy相应的电平的电流拉入(draw)。
流经第二NMOS晶体管MN22的电流经过第一和第二PMOS晶体管MP21和MP22的电流镜像回路传送给第一PMOS晶体管MP21，充电电压检测器125x的输出端。其间，第一NMOS晶体管MN21将电流拉向第三和第四NMOS晶体管MN23和MN24以响应通过第二输入端提供的比较电压Vcomp，放电输出端Vdox。因此，根据在输出端充电和放电操作的结果(也就是分压Vrxy和比较电压Vcomp比较的结果)，确定了参考电平控制电压Vdox。
在图9中，由箭头1至4指示的位置表示从此时电压检测器125x(也就是1251～1254)开始产生高电平的参考电平控制电压Vdox(也就是Vdo1～Vdo4)的时间点。同样，在图10中箭头1至4指示的位置表示在如图9中箭头1至4指示的时间点处电压检测器125x产生的参考电平控制电压Vdox。如从图9和图10中能看到的，当电源电压Vcc达到箭头表示的点时(也就是，如果分压Vrxy变为大于比较电压Vcomp)，电压探测器1251～1254中的每个产生的参考电平控制电压Vdo1～Vdo4在低电平开始并快速增长至高电平。
因第三和第四NMOS晶体管MN23和NM24的控制端连接至电源电压Vcc，晶体管MN23和NM24保持激活。这样，第三和第四NMOS晶体管MN23和NM24作为电流吸收器(current sink)工作，该电流吸收器将施加到其上的电流流入到地电源中。
如前所述，确定由电压检测器125x产生的参考电平控制电压Vdox，以响应在依赖于分压Vrxy和比较电压Vcomp的输出端处充电和放电的电流量。例如，当从电源电压Vcc上升的分压Vrxy低于比较电压Vcomp时，积累在输出端的电荷数少于从输出端释放的电荷数，因而在低电平产生参考电平控制电压Vdox。反之，当从电源电压Vcc上升的分压Vrxy高于比较电压Vcomp时，积累在输出端的电荷数大于从输出端释放的电荷数，从而在高电平产生参考电平控制电压Vdox。因此，当电源电压Vcc是在相对较高电平时，就增加了产生高电平参考电平控制电压的电压检测器的数量，当电源电压Vcc是在相对较低电平时，就增加了产生低电平参考电平控制电压的电压检测器的数量。
图11是示出在图3中的参考电平发生器240的详细电路图，图12是一个示出在图4中的参考电平发生器340的详细电路图。示出在图11和图12中的电路是应用到改变参考单元电流Ir情形的例子。
除了参考电平发生器340的晶体管ST31-ST35是闪存单元型晶体管外，图12的电路与图11的电路是同样的结构和操作。下面讨论图11的电路的详细操作。图12的电路操作与图11的电路操作相同，因而不在下面详细讨论。
参考图11，参考电平发生器240包含转换部件245、参考电平发生部件246、和参考电平输出部件247。
参考电平发生部件246输出与存储器设备的字线电压Vw1相对应的参考电流Icr。转换部件245选择性输出多个参考电流Icr，其每一个具有与参考电平发生部件246提供的参考电流Icr同样的电流电平，以响应参考电平控制器120提供的参考电平控制电压Vdo1～Vdo4。参考电平输出部件247对参考电平发生部件246的参考电流Icr和选择的转换部件245的参考电流求和，然后给比较器290提供求和的参考电流Ir。
为了实施，参考电平输出部件247包含其控制端(栅极)连接在一起以形成一个电流镜像回路的第一和第二PMOS晶体管MP31和MP32，以及其控制端连接至比较器290的第一NMOS晶体管MN1的控制端以形成电流镜像回路的第一NMOS晶体管MN31。
第一PMOS晶体管MP31经过其电路通路的一端连接到电源电压Vcc，并通过其电路通路的另一端和其控制端一起连接到参考电平发生部件246和转换部件245。第二PMOS晶体管MP32经过其电路通路的一端连接到电源电压Vcc。第二PMOS晶体管MP32的控制端(栅极)连接到第一PMOS晶体管MP31的控制端以与第一PMOS晶体管MP31形成电流镜像回路，作为参考单元电流Ir的来自转换部件245和参考电平发生部件246的电流之和通过该回路被输出。第二PMOS晶体管MP32的电流通路另一端通常连接到第一NMOS晶体管MN31的电流通路端和控制端。第一NMOS晶体管MN31传送电流和(也就是参考单元电流Ir)给比较器290。
换言之，第一和第二PMOS晶体管MP31和MP32使用电流镜像的方式将电流和(也就是参考单元电流Ir)提供给第一NMOS晶体管MN31。然后从第一和第二PMOS晶体管MP31和MP32、经过电流镜像回路，第一NMOS晶体管MN31将参考单元电流Ir传送给比较器290的第一NMOS晶体管MN1。
参考电平发生部件246具有通过其电流通路的一端连接到第一PMOS晶体MP31的电流通路另一端的第二NMOS晶体管MN32，其被包含在参考电平输出部件247中。第二NMOS晶体管MN32通过它的控制端(栅极)响应存储器设备的字线电压Vw1，输出与字线电压Vw1相对应的参考电流Icr。流经第二NMOS晶体管MN32的参考电流Icr被用于产生参考单元电流Ir。
转换部件245包含多个开关晶体管MN33～MN36，该多个开关晶体管可选择的输出具有相同电平的被参考电平发生部件246供给作为参考电流Icr的多个参考电流。
多个开关晶体管MN33～MN36通过它们的电流通路与包含在参考电平发生部件246中的第二NMOS晶体管MN32的电流通路以并联形式连接，以便可选择地输出具有与由第二NMOS晶体管MN32提供的参考电流Icr相同电平多个参考电流，以响应通过它们控制端(栅极)施加的多个控制电压Vdo1～Vdo4。例如，每个开关晶体管MN33～MN36在参考电平控制电压Vdox处于高电平时导通，输出从第二NMOS晶体管MN32产生的相同的参考电流。否则，每个开关晶体管在参考电平控制电压Vdox处于低电平时截止，以使其中不流过任何电流。
参考电平输出部件247产生的参考单元电流Ir由参考电平发生部件246的参考电流Icr和开关晶体管MN33～MN36的参考电流的和组成。例如，如果开关晶体管MN33～MN36全部截止，转换部件245的参考单元电流Ir恒等于参考电平发生部件246产生的参考电流Icr(也就是，Ir＝Icr)。如果开关晶体管MN33～MN36全部导通，转换部件245的参考单元电流Ir恒等于参考电平发生部件246的参考电流Icr和开关晶体管MN33～MN36的参考电流的总和(也就是，Ir＝Icr+4*Icr＝5*Icr)。
如上所述，本发明的读出放大器200输出参考单元电流Ir的可变电平，以与电压检测器1251～1254供给的控制电压Vdo1～Vdo4相一致。在该情形，在电源电压Vcc处于相对较低电平时，导致少数控制电压Vdo1～Vdo4被激活，而当电源电压Vcc处于相对较高电平时，导致多数控制电压Vdo1～Vdo4被激活。因此，当电源电压Vcc变低时，参考单元电流Ir减少以使有足够的接通单元边缘(on-cell margin)。同样，当电源电压Vcc在高电平时，参考单元电流Ir增加以使有足够的截止单元边缘(off-cell margin)。
图13是示出在图5中的参考电平发生器440的电路图。图14是示出在图6中的参考电平发生器540的电路图。在图13和图14中示出的电路是应用在改变参考单元电压Vr情形的例子。
除了参考电平发生器540的晶体管ST31-ST35是闪存单元型晶体管外，图14的电路与图13的电路是同样的结构和操作。下面讨论图13的电路的详细操作。图14的电路操作与图13的电路操作相同，因而不在下面详细讨论。
参考图13，参考电平发生器440包含转换部件445、参考电平发生部件446、和参考电平输出部件447。
参考电平发生部件446包含以串连形式连接在电源电压Vcc和地之间的第一电阻Rx1、第一NMOS晶体管MN31、第二电阻Rx2。第一NMOS晶体管MN31输出使用第一电阻Rx1根据电源电压Vcc划分的并作为参考单元电压Vr的电压。
在参考单元电压Vr基本上由第一电阻Rx1和第二电阻Rx2的值确定的情况下，根据本发明，参考电平发生器440也由被转换部件445控制的并与第一电阻Rx1并联的电阻R11、R12、R13和R14进一步调整参考单元电压Vr。
转换部件445包含多个转换电路4451-4454，该转换电路并联连接在被置于电源电压Vcc和第一电阻Rx1间的第一节点N1和被置于第一NMOS晶体管MN31和第二电阻Rx2间的第二节点N2之间。每个转换电路由电阻(例如R11)和NMOS晶体管(例如MN32)构成。被包含在转换电路4451～4454中的各个NMOS晶体管MN32-35用于转换各个相应控制信号Vdo1～Vdo4。例如，如果在参考电平控制器120的参考电平控制电压Vdo1～Vdo4中选择输入，NMOS晶体管MN32-35对于参考电平控制电压选择地导通、选择地将电阻R11-R14与第一电阻Rx1并联连接。这样，输出给比较器490的参考单元电压Vr由第一电阻Rx1和转换部件445的电阻R11-R14间的并联电阻率确定。因此，本发明的读出放大器400输出一个根据由电压检测器1251-1254中每个提供的控制电压Vdo1～Vdo4的可变参考单元电压Vr。
这里，假如电源电压Vcc被降至低电平，那么就减少激活的控制电压Vdo1～Vdo4的数量，从而减少与参考电平发生部件446的第一电阻Rx1并联连接的电阻数量。因此，当电源电压是低时，降低参考单元电压Vr，以确保足够的接通单元边缘。反之，电源电压Vcc被升至高电平，那么就提升激活的控制电压Vdo1～Vdo4的数量，以增加与参考电平发生部件446的第一电阻Rx1并联连接的电阻数量。因此，当电源电压Vcc升高时，从而升高参考单元电压Vr，以确保足够的截止单元边缘。
图15是依据本发明的说明识别读出放大器的数据及改变参考电平的方法的流程图。图16和图17是依据本发明，说明在读出放大器中作为变化电源电压Vcc的函数的参考单元电流和电压Ir和Vr的变化图表。
参考图15，首先，为识别存储在核心单元中的数据，本发明的读出放大器，例如读出放大器100～500之一通过参考单元电平控制部件，如110～510之一，划分半导体存储器设备的电源电压Vcc为具有预定电阻率的电压。在半导体存储器设备中，根据分压Vr12～Vr45和内部产生的比较电压Vcomp，可变地产生参考电平，也就是参考单元电流Ir或参考单元电压Vr(步骤1100)。接下来，通过核心单元电平检测器、例如170～570之一，检测半导体存储器设备的核心单元电平(核心单元电流Ic或核心单元电压Vc)(步骤1700)。接下来，在比较器中，例如190～590之一，通过比较参考电平和核心单元电平来识别存储在核心单元中的数据(步骤1900)。
详细地，读出放大器的参考单元电平控制部件，例如110～510中之一，产生恒定电平的比较电压Vcomp以改变参考电平(步骤1200)。通过将分压Vrxy与比较电压Vcomp相比较，参考单元电平控制部件也产生参考电平控制电压Vdox(也就是Vdo1～Vdo4)(步骤1250)；该分压Vrxy使用多个电阻的电压划分回路、从的电源电压Vcc以预定电阻率获得。接下来，参考单元电平控制部件选择地转换多个电阻R11～R14，以响应参考电平控制器120提供的参考电平控制电压Vdox(步骤1400)，并根据转换操作的结果来改变参考电平(步骤1450)。
如前所述，参考在半导体存储器设备中内部获得的比较电压Vcomp和以预定的电阻率划分从半导体存储器设备的电源电压中上升的电压Vr12～V45，依据本发明的读出放大器控制了电压探测器1251～1254的输出，以及通过调整被施加到电源电压Vcc的分压的电阻率改变参考电平，其通过控制响应由电压检测器1251～1254提供的多个控制电压Vdo1～Vdo4的多个开关晶体管的开/关操作实现。
因此，如图16和图17所示，在电源电压Vcc处于低电平时，参考单元电流和电压Ir和Vr是相对较低的，使有足够的接通边缘。在另一方面，在电源电压Vcc处于高电平时，参考单元电流和电压Ir和Vr是相对较高的，也使有足够的关闭边缘。
尽管参考其中优选实施例，本发明已被具体示出和描述，但可以想到本领域熟练技术人员在不脱离如附加权利要求限定的本发明的精神和范围的情况下而可在形式和细节上做出各种变化。
如上所述，依据本发明的读出放大器和检测存储在核心单元中数据的方法有利于确保足够接通单元边缘，在其中使用较低参考电平使电源电压相对低，和确保足够的关闭单元边缘，在其中使用较高参考电平使电源电压相对高。这个特点防止了存储设备的读取错误，否则在检测的电压边缘减少的情况下，该错误上升。
本美国非临时专利申请要求根据35U.S.C.§119于2004年3月10日申请的韩国专利申请2004-16253和于2004年7月20日申请的韩国专利申请2004-56509的优先权，因而每个申请的全部内容被援引作参考。