半导体器件的制造方法转让专利
申请号 : CN200510075912.6
文献号 : CN1722366B
文献日 : 2010-06-23
发明人 : 前川慎志
申请人 : 株式会社半导体能源研究所
摘要 :
提供了一种采用纳米压印方法制造半导体器件的方法，该半导体器件的成本可以降低。在本发明中，在半导体薄膜上依次形成栅绝缘膜、导电膜、和抗蚀剂，并在将形成了图形的模子压到抗蚀剂上的同时硬化抗蚀剂。因此，图形转移到抗蚀剂上，灰化被转移图形的抗蚀剂的表面，直到暴露导电膜的一部分，使用具有灰化的表面的抗蚀剂为掩模，并刻蚀导电膜。
权利要求 :
1.一种半导体器件的制造方法，包括：在半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成导电膜；
在导电膜上形成抗蚀剂；
将具有图形的模子压到该抗蚀剂上；
硬化具有图形的抗蚀剂；
灰化图形转移到其上的抗蚀剂的表面，以暴露导电膜的一部分；以及使用灰化后的抗蚀剂为掩模刻蚀导电膜以形成栅电极。
2.根据权利要求1的半导体器件的制造方法，其中使用光硬化树脂作为抗蚀剂，且用紫外光辐照使该抗蚀剂硬化。
3.根据权利要求1的半导体器件的制造方法，其中使用热塑性树脂作为抗蚀剂，且通过加热使该抗蚀剂硬化。
4.根据权利要求1的半导体器件的制造方法，其中栅电极具有台阶。
5.一种半导体器件的制造方法，包括：在半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成导电膜；
在导电膜上形成抗蚀剂；
将具有第一凹陷部分和形成在第一凹陷部分中的第二凹陷部分的模子压到抗蚀剂上，硬化抗蚀剂，从而形成具有分别与第一凹陷部分和第二凹陷部分的形状对应的第一凸起部分和第二凸起部分的图形；
灰化其上形成图形的抗蚀剂的表面，以暴露导电膜的一部分；以及使用灰化后的抗蚀剂为掩模刻蚀导电膜，以形成具有台阶的栅电极。
6.根据权利要求5的半导体器件的制造方法，其中使用光硬化树脂作为抗蚀剂，且用紫外光辐照使该抗蚀剂硬化。
7.根据权利要求5的半导体器件的制造方法，其中使用热塑性树脂作为抗蚀剂，且通过加热使该抗蚀剂硬化。
8.根据权利要求5的半导体器件的制造方法，还包括：以具有台阶的栅电极为掩模，向半导体膜掺入杂质以形成沟道形成区、源区或漏区、以及沟道形成区和源区或漏区之间的轻掺杂漏区。
9.根据权利要求8的半导体器件的制造方法，其中使用光硬化树脂作为抗蚀剂，且用紫外光辐照使该抗蚀剂硬化。
10.根据权利要求8的半导体器件的制造方法，其中使用热塑性树脂作为抗蚀剂，且通过加热使该抗蚀剂硬化。
11.一种半导体器件的制造方法，包括：在电极上形成绝缘膜；
将具有凸起部分的模子压到该绝缘膜上；
硬化该绝缘膜，以形成与该凸起部分的形状相对应的凹陷部分；以及通过灰化具有凹陷部分的绝缘膜的表面，在绝缘膜中形成包括所述凹陷部分的开口部分，从而暴露电极的一部分。
12.根据权利要求11的半导体器件的制造方法，其中使用光硬化树脂作为绝缘膜，且用紫外光辐照使该绝缘膜硬化。
13.根据权利要求11的半导体器件的制造方法，其中使用热塑性树脂作为绝缘膜，且通过加热使该绝缘膜硬化。
14.一种半导体器件的制造方法，包括：在布线上形成绝缘膜；
将具有凸起部分的模子压到绝缘膜上；
硬化绝缘膜，以形成与该凸起部分的形状相对应的凹陷部分；以及通过灰化具有凹陷部分的绝缘膜的表面，在绝缘膜中形成包括所述凹陷部分的接触孔，从而暴露布线的一部分。
15.根据权利要求14的半导体器件的制造方法，其中使用光硬化树脂作为绝缘膜，且用紫外光辐照使该绝缘膜硬化。
16.根据权利要求14的半导体器件的制造方法，其中使用热塑性树脂作为绝缘膜，且通过加热使该绝缘膜硬化。
17.一种半导体器件的制造方法，包括：在半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成导电膜；
在导电膜上形成抗蚀剂；
将具有图形的模子压到该抗蚀剂上；
硬化抗蚀剂，从而抗蚀剂含有具有第一厚度的第一部分和具有第二厚度的第二部分，所述第二厚度大于第一厚度；以及使用具有第一和第二部分的抗蚀剂为掩模刻蚀导电膜，以形成栅电极，其中所述栅电极具有第一部分和比栅电极第一部分厚的第二部分，并且其中栅电极的第一部分对应于抗蚀剂的第一部分且栅电极的第二部分对应于抗蚀剂的第二部分。
18.根据权利要求17的半导体器件的制造方法，其中使用光硬化树脂作为抗蚀剂，且用紫外光辐照使该抗蚀剂硬化。
19.根据权利要求17的半导体器件的制造方法，其中使用热塑性树脂作为抗蚀剂，且通过加热使该抗蚀剂硬化。
20.根据权利要求17的半导体器件的制造方法，其中所述方法还包括以下步骤：通过使用具有所述第一部分和所述第二部分的栅电极为掩模来将第一杂质加入所述半导体膜中；以及通过使用所述栅电极的所述第二部分为掩模来将第二杂质加入所述半导体膜中以形成沟道形成区、源区或漏区、以及沟道形成区和源区或漏区之间的轻掺杂漏区，其中加入所述第二杂质的步骤中的加速电压高于加入所述第一杂质的步骤中的加速电压。
说明书 :
技术领域
本发明涉及采用纳米压印(nanoimprinting)方法制造半导体器件的方法。
背景技术
在半导体器件制造中，通常采用光刻进行图形化。然而，光刻中用于曝光的掩模(光掩模)及其昂贵，这是半导体器件成本无法降低的部分原因。最近，通过挤压具有凹凸图形的模子，将图形转移到衬底上一个特定层的纳米压印方法已经引起注意。
采用纳米压印方法，可以将图形转移到抗蚀剂上而不使用光掩模曝光，并可以形成用于光刻的抗蚀剂掩模。参考文献1(日本待审专利No.2003-272998)公开了将模子挤压到光致抗蚀剂以在光致抗蚀剂中产生图形的技术。
使用薄半导体膜的半导体元件，例如用于半导体器件的薄膜晶体管(TFT)，是通过各种制造步骤形成的。特别地，在形成岛状的半导体薄膜之后，形成栅绝缘膜，并在栅绝缘膜上形成栅电极。以栅电极或图形化的抗蚀剂为掩模，提供n型或p型导电性的杂质掺入岛状半导体薄膜，从而形成源区、漏区、LDD区域等。
采用纳米压印方法，可以将图形转移到抗蚀剂上而不使用光掩模曝光，并可以形成用于光刻的抗蚀剂掩模。参考文献1(日本待审专利No.2003-272998)公开了将模子挤压到光致抗蚀剂以在光致抗蚀剂中产生图形的技术。
使用薄半导体膜的半导体元件，例如用于半导体器件的薄膜晶体管(TFT)，是通过各种制造步骤形成的。特别地，在形成岛状的半导体薄膜之后，形成栅绝缘膜，并在栅绝缘膜上形成栅电极。以栅电极或图形化的抗蚀剂为掩模，提供n型或p型导电性的杂质掺入岛状半导体薄膜，从而形成源区、漏区、LDD区域等。
发明内容
参考文献1并未公开如何在使用薄半导体膜的半导体器件的制造方法中应用纳米压印方法。因此，本发明的目标是提供，可以通过使用纳米压印方法降低成本的半导体器件制造方法。
在本发明中，由纳米压印方法形成的抗蚀剂掩模作为掩模，通过图形化形成岛状半导体薄膜、栅电极、布线、接触孔等。在本发明中，在使用纳米压印方法在由树脂等形成的绝缘膜中直接形成凹陷部分后，刻蚀凹陷部分以在绝缘膜内形成接触孔。
特别地，依次在岛状半导体薄膜上形成栅绝缘膜、导电膜、和抗蚀剂，图形化的模子挤压在抗蚀剂上使抗蚀剂硬化。因此，该图形被转移到抗蚀剂上，且图形转移到其上的抗蚀剂的表面被灰化，直到导电膜的一部分暴露。随后以灰化的抗蚀剂为掩模刻蚀导电膜。
与在单晶硅晶片上形成的半导体器件相比，使用薄半导体膜形成的半导体器件的集成度低。因此，一个重要的目标是缩小半导体元件的尺寸，以用于实际应用。对于缩小TFT的尺寸，由于热载流子效应，伴随有可靠性降低的问题。作为抑制热载流子效应的手段，LDD(轻掺杂漏区)结构是已知的。LDD结构包含位于源区和沟道形成区之间、杂质浓度低于源区的LDD区域，和位于漏区和沟道形成区之间、杂质浓度低于漏区的LDD区域。当LDD区域具有栅重叠轻掺杂漏区结构(GOLD结构)时，其中LDD区域与栅电极交叠且其间插入了栅绝缘膜，已知的是，漏区附近的高电场得到减轻以有效地防止热载流子效应，且可靠性得到改善。在本说明书中，LDD区域与栅电极交叠且其间插入栅绝缘膜的区域称为Lov区，LDD未与栅电极交叠的区域称为Loff区。
已经提出了几种制造具有LDD区域的TFT的方法。作为其中的一种方法，LDD区域是这样形成的：使用多个导电薄膜为栅电极提供台阶，且在进行离子注入时利用所述台阶。然而，使用上面的方法时，需要不止一次地刻蚀导电薄膜，且同时变化刻蚀气体或各种条件，从而在栅电极中提供台阶。此外，有这样一个形成LDD区域的方法：通过不同地改变抗蚀剂掩模不止一次地进行掺杂。然而，在上述的方法中，无法降低抗蚀剂掩模和步骤的数目。
在本发明中，采用纳米压印方法，为抗蚀剂掩模提供台阶，并利用该台阶形成具有台阶的栅电极。使用具有台阶的栅电极为掩模，可形成LDD区域并同时抑制抗蚀剂掩模的数目和刻蚀的次数。
在本说明书中，半导体器件包含集成电路和半导体显示器件。同样，集成电路包含使用半导体元件的所有类型的电路，例如微处理器以及图像处理电路。另外，半导体显示器件包含液晶显示器件；每个象素设有发光元件的发光器件，该发光元件典型地为有机发光元件(OLED)；DMD(数字微镜器件)；PDP(等离子体显示面板)；FED(场发射显示器)，以及具有使用半导体薄膜的电路元件的其它显示器件。
根据上述结构，在本发明中可以形成具有薄半导体膜的半导体器件，同时减少光掩模的数目。此外，使用纳米压印方法在抗蚀剂掩模中提供台阶，可以形成具有LDD区域的TFT，同时减少抗蚀剂掩模的数目和刻蚀的次数。
在本发明中，由纳米压印方法形成的抗蚀剂掩模作为掩模，通过图形化形成岛状半导体薄膜、栅电极、布线、接触孔等。在本发明中，在使用纳米压印方法在由树脂等形成的绝缘膜中直接形成凹陷部分后，刻蚀凹陷部分以在绝缘膜内形成接触孔。
特别地，依次在岛状半导体薄膜上形成栅绝缘膜、导电膜、和抗蚀剂，图形化的模子挤压在抗蚀剂上使抗蚀剂硬化。因此，该图形被转移到抗蚀剂上，且图形转移到其上的抗蚀剂的表面被灰化，直到导电膜的一部分暴露。随后以灰化的抗蚀剂为掩模刻蚀导电膜。
与在单晶硅晶片上形成的半导体器件相比，使用薄半导体膜形成的半导体器件的集成度低。因此，一个重要的目标是缩小半导体元件的尺寸，以用于实际应用。对于缩小TFT的尺寸，由于热载流子效应，伴随有可靠性降低的问题。作为抑制热载流子效应的手段，LDD(轻掺杂漏区)结构是已知的。LDD结构包含位于源区和沟道形成区之间、杂质浓度低于源区的LDD区域，和位于漏区和沟道形成区之间、杂质浓度低于漏区的LDD区域。当LDD区域具有栅重叠轻掺杂漏区结构(GOLD结构)时，其中LDD区域与栅电极交叠且其间插入了栅绝缘膜，已知的是，漏区附近的高电场得到减轻以有效地防止热载流子效应，且可靠性得到改善。在本说明书中，LDD区域与栅电极交叠且其间插入栅绝缘膜的区域称为Lov区，LDD未与栅电极交叠的区域称为Loff区。
已经提出了几种制造具有LDD区域的TFT的方法。作为其中的一种方法，LDD区域是这样形成的：使用多个导电薄膜为栅电极提供台阶，且在进行离子注入时利用所述台阶。然而，使用上面的方法时，需要不止一次地刻蚀导电薄膜，且同时变化刻蚀气体或各种条件，从而在栅电极中提供台阶。此外，有这样一个形成LDD区域的方法：通过不同地改变抗蚀剂掩模不止一次地进行掺杂。然而，在上述的方法中，无法降低抗蚀剂掩模和步骤的数目。
在本发明中，采用纳米压印方法，为抗蚀剂掩模提供台阶，并利用该台阶形成具有台阶的栅电极。使用具有台阶的栅电极为掩模，可形成LDD区域并同时抑制抗蚀剂掩模的数目和刻蚀的次数。
在本说明书中，半导体器件包含集成电路和半导体显示器件。同样，集成电路包含使用半导体元件的所有类型的电路，例如微处理器以及图像处理电路。另外，半导体显示器件包含液晶显示器件；每个象素设有发光元件的发光器件，该发光元件典型地为有机发光元件(OLED)；DMD(数字微镜器件)；PDP(等离子体显示面板)；FED(场发射显示器)，以及具有使用半导体薄膜的电路元件的其它显示器件。
根据上述结构，在本发明中可以形成具有薄半导体膜的半导体器件，同时减少光掩模的数目。此外，使用纳米压印方法在抗蚀剂掩模中提供台阶，可以形成具有LDD区域的TFT，同时减少抗蚀剂掩模的数目和刻蚀的次数。
附图说明
图1A至1E为示出本发明半导体器件的制造方法的图示。
图2A至2D为示出本发明半导体器件的制造方法的图示。
图3A至3D为示出本发明半导体器件的制造方法的图示。
图4A至4D为示出本发明半导体器件的制造方法的图示。
图5A至5C为示出本发明半导体器件的制造方法的图示。
图6A至6D为示出本发明半导体器件的制造方法的图示。
图7A至7C为示出本发明半导体器件的制造方法的图示。
图8A至8C为示出本发明半导体器件的制造方法的图示。
图9A至9C为示出本发明半导体器件的制造方法的图示。
图10A和10B为示出模子对准模式的图示。
图11A至11C为示出采用纳米压印方法在大尺寸衬底中形成图形的模式的图示。
图12A至12C为示出使用本发明的电子装置的图示。
图2A至2D为示出本发明半导体器件的制造方法的图示。
图3A至3D为示出本发明半导体器件的制造方法的图示。
图4A至4D为示出本发明半导体器件的制造方法的图示。
图5A至5C为示出本发明半导体器件的制造方法的图示。
图6A至6D为示出本发明半导体器件的制造方法的图示。
图7A至7C为示出本发明半导体器件的制造方法的图示。
图8A至8C为示出本发明半导体器件的制造方法的图示。
图9A至9C为示出本发明半导体器件的制造方法的图示。
图10A和10B为示出模子对准模式的图示。
图11A至11C为示出采用纳米压印方法在大尺寸衬底中形成图形的模式的图示。
图12A至12C为示出使用本发明的电子装置的图示。
具体实施方式
实施本发明的最佳模式
下面参照附图描述本发明的实施模式。然而，技术人员容易理解到，可以以许多不同模式实施本发明，并且可以不同地改变这些模式和细节，而不离开本发明的目的和范围。因此，本发明不应理解成限于对实施模式的描述。
实施模式1
在这个实施模式中，描述了本发明中半导体器件制造方法中用到的抗蚀剂掩模的制造方法。
首先，如图1A所示，在衬底101上形成待图形化的层(下文中称为图形化层)102。半导体膜、导电膜、或绝缘膜可以用于图形化层102。在图形化层102上形成抗蚀剂103。理想地，依据纳米压印方法的类型，诸如热循环纳米压印方法、室温纳米压印方法、和光纳米压印方法，而变化抗蚀剂103的材料。在本实施模式中，描述了抗蚀剂103使用光硬化(photo curing)树脂，采用光循环纳米压印方法图形化抗蚀剂103的实例。作为光硬化树脂，例如，可以使用负光致抗蚀剂，诸如含有聚甲基异丙烯基酮(PMIPK)和二叠氮化物(bisazide)的抗蚀剂、含有环化聚异戊二烯(polyisoprene cyclization)和二叠氮化物的抗蚀剂、含有聚乙烯苯酚和二叠氮化物的抗蚀剂、含有氯甲基化聚苯乙烯的抗蚀剂等。或者，可以通过喷墨和丝网印刷把抗蚀剂103选择性地涂敷到必要部分。
随后，如图1B所示，预先形成图形的模子104被压到抗蚀剂103上。理想地，依据纳米压印方法的类型，诸如热循环纳米压印方法、室温纳米压印方法、和光纳米压印方法，而变化模子104的材料。例如，在应用光纳米压印方法的情况下，模子104由能够透过光线使抗蚀剂103硬化的材料制成。在本实施模式中，使用由石英制成的模子104。可以使用EB(电子束光刻)形成模子104的图形。
模子104压到抗蚀剂103上时，抗蚀剂103被硬化。根据上述结构，模子104中形成的图形转移到抗蚀剂103。在使用光纳米压印方法的情况下，可以用诸如紫外光的光辐照抗蚀剂103使抗蚀剂103硬化。在光纳米压印方法的情况下，理想的是，在约为133Pa(10-2Torr)的低大气压下将模子104压向抗蚀剂103时，硬化抗蚀剂103以防止气泡进入模子104和抗蚀剂103之间。
在热循环纳米压印方法的情况下，抗蚀剂103使用热塑性树脂，在把模子压到抗蚀剂103之前，通过加热到高于转变温度的温度使抗蚀剂103软化。随后冷却抗蚀剂103使其温度低于转变温度，同时将模子压到抗蚀剂103使其硬化。
在室温纳米压印方法的情况下，抗蚀剂103采用诸如SOG(玻璃上旋涂)的溶胶-凝胶材料，模子104在室温下压到抗蚀剂103。通过从抗蚀剂103移除模子104，可把图形转移到抗蚀剂103。
如图1C所示，从抗蚀剂103除去模子104。此时，使用超声波向抗蚀剂103施加振动，可以从抗蚀剂103除去模子104，同时防止抗蚀剂103形变。通过除去模子104，可以获得形成了图形的抗蚀剂103。
如图1D所示，其上形成图形的抗蚀剂103的表面通过灰化等处理以除去抗蚀剂103的一部分，以便曝露图形化层102的一部分。采用灰化等除去抗蚀剂103的表面，抗蚀剂103可以形成为抗蚀剂掩模105。
如图1E所示，可以通过采用抗蚀剂掩模105的刻蚀，对图形化层102进行图形化。
在本实施模式中，灰化到足以暴露图形化层102的一部分的程度的抗蚀剂103被用作抗蚀剂掩模105；然而，本发明不限于这种结构。可以使用未进行灰化的、形成了图形的抗蚀剂103作为抗蚀剂掩模。
根据上述结构，通过不使用光掩模的图形化，可以形成岛状半导体膜、栅电极、布线、接触孔等。
实施模式2
在本实施模式中，描述了使用纳米压印方法在由树脂等制成的绝缘膜中直接形成接触孔的模式。这里描述了应用热循环纳米压印方法的情况下的实例，然而，也可以采用光循环纳米压印方法或室温纳米压印方法。
首先，如图2A所示，形成绝缘膜201以覆盖布线204。随后，如图2B所示，形成有图形的模子202被压到绝缘膜201。在本实施模式中，使用热循环纳米压印方法，因此可以使用例如，诸如聚甲基丙烯酸甲酯(PMMA)、聚乙烯、聚苯乙烯、聚氯乙烯、聚酰胺的热塑树脂等。在图2A中，描述了绝缘膜201使用PMMA的实例。将模子202压到绝缘膜201之前，将绝缘膜201加热到比绝缘膜201转变温度高的温度，例如90℃到200℃。
如图2B所示，在模子202保持被压到绝缘膜201的同时，将绝缘膜201冷却到比绝缘膜201转变温度低的温度，例如70℃，从而使其硬化。绝缘膜201硬化时，如图2C所示地从绝缘膜201除去模子202。模子202的图形转移到模子202从其移除的绝缘膜201。
如图2D所示，采用灰化等处理绝缘膜201的表面以除去绝缘膜201的一部分，从而曝露在绝缘膜201下形成的层(本实施例中为布线204)的一部分，由此形成接触孔203。
根据上述结构，制造接触孔时可以不形成抗蚀剂掩模。由于不要求使用光刻，可以省略诸如形成抗蚀剂、曝光、显影、刻蚀、和分离的一系列步骤，从而简化制造步骤，且可以降低半导体器件的成本。
本实施模式可以与上面的实施模式组合。
实施模式3
在本实施模式中，描述了使用纳米压印方法形成具有台阶的栅电极的模式。这里，作为实例描述了应用热循环纳米压印方法的情况；然而，可以采用光循环纳米压印方法或室温纳米压印方法。
首先，如图3A所示，在衬底301上形成用作有源层的岛状半导体薄膜302。随后，形成栅绝缘膜303，使其与岛状半导体薄膜302接触，从而在栅绝缘膜303上形成导电膜304。示出了导电膜304采用单层的实例；然而，导电膜304可包含多个层。
随后，在导电膜304上形成抗蚀剂305。在本实施模式中，示出了抗蚀剂305使用PMMA的实例。通过旋转涂敷、狭缝涂敷(slit coating)等形成抗蚀剂305。或者，可以通过喷墨或丝网印刷将抗蚀剂305选择性地涂敷于必要的部分。如图3B所示，将抗蚀剂305加热90℃到200℃以软化，且形成了图形的模子306压到抗蚀剂305上。在本实施模式中，在模子306内形成深度为D1的第一凹陷部分307和另一深度为D2的第二凹陷部分308。注意，D1小于D2(D1＜D2)。
在模子306压到抗蚀剂305时，将抗蚀剂305冷却到70℃，以使其硬化。根据上面的结构，模子306内形成的图形转移到抗蚀剂305。
如图3C所示，从抗蚀剂305除去模子306。通过移除模子306，可以制成形成有图形的抗蚀剂305。特别地，形成了根据第一凹陷部分307的第一凸起部分310的形状和根据二凹陷部分308的形状的第二凸起部分311。
如图3D所示，通过灰化等处理抗蚀剂305的表面以除去抗蚀剂305的一部分，从而曝光导电膜304的一部分。采用灰化等除去抗蚀剂305的表面，将抗蚀剂305制成抗蚀剂掩模309。抗蚀剂掩模309包含由第一凸起部分310和第二凸起部分311形成的台阶，台阶的尺寸由模子306中第一凹陷部分307和第二凹陷部分308间的深度差决定。
如图4A所示，使用抗蚀剂掩模309刻蚀导电膜304。实施能够各向同性刻蚀的干法刻蚀。刻蚀优先从导电膜304的暴露区域开始，随后刻蚀抗蚀剂掩模309。如图4B所示，抗蚀剂掩模309中厚度稍小的部分(第一凸起部分310)由于刻蚀而消失时，对新暴露的导电膜304的区域进行刻蚀。最后，导电膜304形成为具有台阶的栅电极315。
栅电极315的形状取决于实施刻蚀之前的抗蚀剂掩模309的形状和模子306内包含的图形形状，还取决于刻蚀条件和抗蚀剂305的材料。因此，预先确定刻蚀条件和抗蚀剂305的材料时，适当地变化模子306中第一凹陷部分307和第二凹陷部分308的形状。
最后，如图4D所示除去抗蚀剂掩模309。
在本实施模式中，灰化到足以暴露导电膜304的一部分的程度的抗蚀剂305被用作抗蚀剂掩模309。然而，本发明不限于这种结构。此外，可以使用未进行灰化的、形成了图形的抗蚀剂305作为抗蚀剂掩模。
可以结合上述实施模式实施本实施模式。
实施模式4
在本实施模式中，描述了使用本发明的制造方法形成半导体显示器件之一的发光器件。
首先，如图5A所示，在衬底501的绝缘表面上使用绝缘膜形成基膜502。
衬底501可使用例如硼硅酸钡玻璃和硼硅酸铝玻璃的玻璃衬底、石英衬底、不锈钢衬底等。由以PET、PES、和PEN为代表的塑料，和诸如丙烯酸树脂的具有弹性的合成树脂制成的衬底，与上述衬底相比，通常趋于具有更低的抗热温度，但是可以使用这种衬底，只要其可以承受制造步骤中的处理温度。
提供基膜502，从而防止衬底501内诸如钠的碱金属和碱土金属扩散到半导体薄膜内并对半导体元件的特性产生负面影响。使用诸如氧化硅、氮化硅、或氧氮化硅(silicon nitride oxide)的绝缘膜形成基膜502，这些绝缘膜均可以防止碱金属和碱土金属扩散到半导体薄膜内。在本实施模式中，使用由等离子体CVD制备的厚度为10nm至400nm(优选为50nm至300nm)的氧氮化硅薄膜形成基膜502。
基膜502可以是多种绝缘膜的单层或多层。对于使用包含甚至少量碱金属或碱土金属的衬底，例如不锈钢衬底或塑料衬底，从防止杂质扩散的角度，提供基膜是有效的。然而，当杂质扩散并不成问题时，例如在使用石英衬底的情况下，无需提供基膜。
接着，在基膜502上形成岛状半导体薄膜503和504。在形成基膜502之后，用于岛状半导体薄膜503和504的半导体薄膜的制造理想地不应暴露于空气。岛状半导体薄膜503和504的厚度为20nm至200nm(优选40nm至170nm，更优选50nm至150nm)。每个岛状半导体薄膜503和504可以是非晶型半导体、半非晶型半导体、或者多晶半导体。此外，该半导体可采用硅以及锗硅。对于使用锗硅的情形，锗的浓度优选约为0.01原子百分比至4.5原子百分比。
可以由已知的技术结晶用于岛状半导体薄膜503和504的半导体薄膜。至于已知的结晶，可以使用采用激光的激光结晶，以及采用催化剂元素的结晶。此外，可以结合采用催化剂元素的结晶和激光结晶。衬底501采用诸如石英的具有高热阻的衬底时，可以使用采用电加热反应器的热结晶、采用红外光的灯退火结晶、或者采用催化剂元素的结晶与在大约950℃的高温下退火结晶的组合。
例如采用激光结晶的情况下，在实施激光结晶之前，在550℃热处理4小时，以提高半导体薄膜对激光的抵抗力。随后，采用能够连续振荡的固体激光器，使用二次谐波至四次谐波的激光辐照半导体薄膜，可以获得大晶粒尺寸的晶体。典型地，优选采用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。特别地，使用非线性光学元件将连续波类型YVO4激光器发射的激光转换为谐波，从而获得输出功率为10W的激光。优选地，使用光学系统将激光形成为在受辐照表面上具有矩形形状或者椭圆形状，从而使用该激光辐照半导体薄膜。此时，能量密度为约0.01至100MW/cm2(优选0.1MW/cm2至10MW/cm2)是必要的。其扫描速度设置为约10cm/sec至2000cm/sec，以发射激光。
进行激光结晶时，脉冲激光的振荡频率可设定为10MHz或更大，该频率远远大于通常使用的几十到几百Hz的频率。据说，用脉冲激光辐照半导体薄膜后，半导体薄膜完全凝固需要几十纳秒至几百纳秒。当脉冲激光的振荡频率为10MHz或更大时，在半导体薄膜被激光溶化待凝固之前，可以用下一个脉冲激光辐照该半导体薄膜。因此，由于固相和液相之间的界面可以在半导体薄膜中连续移动，形成具有向扫描方向连续生长的晶粒的半导体薄膜。特别地，有可能形成晶粒的集合，每个集合沿扫描方向的宽度为10微米至30微米，沿垂直于扫描方向的宽度为1微米至5微米。通过形成沿扫描方向排列的单晶晶粒，也可能形成至少沿TFT沟道方向几乎没有晶粒边界的半导体薄膜。
至于激光结晶，基波的连续波激光和谐波的连续波激光可以平行地辐照，或者基波的连续波激光和谐波的脉冲激光可以平行地辐照。
可以在诸如稀有气体或氮气的惰性气体气氛中发射激光。因此，由于激光辐照产生的半导体表面的不平坦可以得到抑制，而且由于界面态密度变化引起的阈值变化可以得到抑制。
用前述的激光辐照半导体薄膜，形成具有增强的结晶性的半导体薄膜。注意，由溅射、等离子体CVD或热CVD预先形成的多晶半导体，可以用作半导体薄膜503和504。
用于岛状半导体薄膜503和504的半导体薄膜在本实施模式中被结晶，然而，非晶硅薄膜或微晶半导体薄膜可以用于下一个工艺而不进行结晶。使用非晶半导体或微晶半导体的TFT的制造步骤少于使用多晶半导体的TFT的制造步骤，因此其具有低成本和高产量的优点。
使用辉光放电分解硅的源气体，可获得非晶半导体薄膜。对于典型的硅的源气体，有SiH4和Si2H6的例子。可用氢气或氢气与氦气稀释硅的源气体。
半非晶半导体具有介于非晶结构和结晶结构(包括单晶和多晶结构)之间的中间结构。该半非晶半导体是具有自由能稳定的第三态的半导体，它是一种包含短程有序和晶格畸变的结晶材料。非晶半导体中可以获得大小为0.5nm至20nm的晶粒。至于半非晶半导体，拉曼光谱频移到低于520cm-1的频率，且通过X射线衍射观察到据推测源于硅晶格的(111)和(220)衍射峰。此外，半非晶半导体包含原子百分比为1或更多的、用于终止悬挂键的氢或卤素。在这里，为了方便将半非晶半导体称为SAS。当将诸如氦、氩、氪、或氖的稀有气体元素混合到SAS中时，晶格畸变增加更大且由此稳定性增强，从而提供了更好的SAS。
采用辉光放电分解硅的源气体可以获得SAS。给出SiH4，作为典型的硅的源气体。除此以外，可以使用Si2H6、SiH2C12、SiHCl3、SiCl4、SiF4等。另外，当硅的源气体用氢气，或者氢气与从氦、氩、氪及氖中选择的一种或多种稀有气体元素的混合气体稀释时，可容易获得半非晶半导体。稀释比例优选为2倍至1000倍。而且，可将诸如CH4或C2H6的碳的源气体，诸如GeH4或GeF4的锗的源气体等混合到硅的源气体中，将能带宽度控制在1.5至2.4eV或0.9至1.1eV的范围。
例如，当由用H2稀释的SiH4气体或用F2稀释的SiH4气体制造的半非晶半导体形成TFT时，该TFT的亚阈值系数(S值)为0.35V/sec或更小，典型地为0.09至0.25V/sec，其迁移率为10cm2/V sec。当由半非晶半导体形成的该TFT用于制造19级的环形振荡器时，在3至5V的电源电压下有可能获得的振荡频率为1MHz或更大，更优选地为100MHz或更大。而且，在3至5V的电源电压下，反相器每级的延迟时间可以被抑制到26纳秒或更小，优选为0.26纳秒或更小。
如图5B所示，形成栅绝缘膜505以覆盖岛状半导体薄膜503和504。在随后进行的用于形成栅电极的干法刻蚀期间，栅绝缘膜505的薄膜厚度减小了10nm至40nm；因此理想地，设置栅绝缘膜505的薄膜厚度时应该考虑该厚度减小。特别地，形成栅绝缘膜505，使其具有约40nm至150nm的厚度(优选为60nm至120nm)。
例如，栅绝缘膜505可以采用氧化硅、氮化硅、氧氮化硅等。尽管在本实施模式中栅绝缘膜505具有单层结构，但是它可以具有由两个或多个绝缘层形成的多层结构。而且，等离子体CVD、溅射等可用于沉积该薄膜。例如，当采用等离子体CVD沉积氧化硅以形成栅绝缘膜505时，可在如下条件下进行沉积：使用四乙基原硅酸盐(TEOS)和O2的混合气体、反应压强为40Pa、衬底温度为300℃至400℃、射频功率密度(13.56MHz)为0.5至0.8W/cm2。
而且，氮化铝也可以用作栅绝缘膜505。氮化铝的导热系数相对高，TFT中产生的热量可以有效地耗散。或者，可以由不含铝的绝缘膜的叠层，例如依次为氧化硅或氮氧化硅(silicon oxynitride)与氮化铝薄膜的叠层，形成栅绝缘膜505。
接着，在栅绝缘膜505上形成导电膜506。在本实施模式中，使用厚度为100nm至500nm的W制造导电膜506。特别地，以约390nm/min的沉积速度制造用于导电膜506的W。使用纯度为99.99％的W靶、内腔温度设置为230℃、Ar流量设置为100ml/min、内腔压强设置为1.5Pa、且沉积功率设置为6kW，可以实现这一点。
特别地，导电膜506可以采用从Ta、W、Ti、Mo、Al和Cu中选择的元素，或者以这些元素中的一种为主要成分的合金或化学化合物。
在本实施模式中，描述了制造具有单层结构的导电膜506的实例；然而，可以使用具有两层或多层的多层结构制造导电膜。而且，每个导电层的材料不限于在本实施例中所描述的材料。
如图5C所示，形成抗蚀剂507以覆盖导电膜506。抗蚀剂507由能够根据所采用的纳米压印方法的类型而形成的材料形成。在本实施模式中，描述了热循环纳米压印方法的例子。然而，可以采用光循环纳米压印方法或室温纳米压印方法。在使用热循环纳米压印方法的情况下，抗蚀剂507采用诸如PMMA的热塑树脂。通过旋转涂敷、狭缝涂敷等形成抗蚀剂507。或者，采用喷墨或丝网印刷选择性地将抗蚀剂507涂敷于必要部分。抗蚀剂507加热到高于转移温度的温度，例如约为90℃至200℃，使其软化。
将抗蚀剂507冷却到70℃以使其硬化，同时如图6A所示，以5至15MPa的压强将模子508压到抗蚀剂上。当如图6B所示地从抗蚀剂507分开模子508时，模子508的图形转移到抗蚀剂507。
如图6C所示，采用灰化等处理形成了图形的抗蚀剂507的表面以除去其一部分，从而暴露导电膜506的表面。根据该灰化，可将抗蚀剂507形成为抗蚀剂掩模509，抗蚀剂掩模509可作为随后刻蚀的掩模。
接着，如图6D所示，使用抗蚀剂掩模509刻蚀导电膜506。在本实施模式中，采用ICP(感应耦合等离子体)进行刻蚀。提供CF4、Cl2、和O2作为刻蚀气体，其流量分别为17sccm、17sccm、和10sccm，腔内刻蚀气体的压强设置为1.5Pa。随后，向卷绕电极施加500W和13.56MHz的高频(RF)功率，以产生等离子体。向其上安装了衬底的台(底部电极)施加160W和13.56MHz的高频(RF)功率，因此自偏置电压施加到衬底。
通过该刻蚀形成第一连接端510和栅电极511和512。栅电极511和512分别与岛状半导体薄膜503和504重叠，同时其间夹入栅绝缘膜505。在本实施模式中，栅电极511和512均具有台阶。该台阶包含两层厚度。可以根据模子508的图形形状适当地设置栅电极511和512内包含的台阶的尺寸和存在。
例如，设置模子508的图形形状，使得栅电极511和512的较厚部分的厚度为约450nm至470nm，而其较薄部分的厚度为约50nm至70nm。导电膜506的与岛状半导体薄膜503和504重叠的区域与不与岛状半导体薄膜503和504重叠的区域之间存在厚度差。因此，通过灰化除去形成了图形的抗蚀剂507的残余薄膜时，与岛状半导体薄膜503和504重叠的区域的残余薄膜的清除速度快于其它区域，因此抗蚀剂掩模509容易刻蚀并被过度刻蚀。因此，理想地，设置模子508的图形形状时应该考虑到岛状半导体薄膜503和504的薄膜厚度。在本实施例中，与栅电极511及512相对应的模子508内第一凹陷部分的深度为150nm至250nm，与栅电极511及512相对应的模子508内第二凹陷部分的深度为550nm至2000nm。
当进行刻蚀以彻底除去导电膜506时，未被第一连接端510及栅电极511和512覆盖的栅绝缘膜505表面的部分的刻蚀深度为约5nm至10nm。
如图7A所示，采用栅电极511和512作为掩模，向岛状半导体薄膜503和504掺入提供n型导电性的杂质(第一掺杂步骤)。通过采用1×1013至5×1014atoms/cm2的剂量及40至80kV的加速电压的离子注入进行该掺杂。均充当施主的诸如P、As、和Sb的5族元素以及诸如S、Te、和Se的6族元素，可以用作提供n型导电性的杂质元素。在本实施模式中，采用P。
通过第一掺杂步骤，以自对准的方式制造第一杂质区域514和515。以1×1018-1×1020atoms/cm3的浓度向第一杂质区域514和515掺入提供n型导电性的杂质元素。
接着，如图7B所示，以栅电极511和512的较厚部分为掩模进行第二掺杂步骤。第二掺杂步骤中使用的加速电压设成高于第一掺杂步骤中使用的加速电压，使得杂质穿过栅电极511和512的较薄部分。第二掺杂步骤形成LDD区域，因此n型杂质的剂量设成小于第一掺杂处理中使用的剂量。特别地，加速电压的范围设成60kV至120kV，剂量设置为1×1013至1×1015atoms/cm2。
接着进行第三掺杂步骤，其加速电压设成低于第二掺杂中使用的加速电压，以便获得图7B所示的状态。在第三掺杂步骤中，加速电压设成50kV至100kV，剂量设置为1×1015至1×1017atoms/cm2。通过第二和第三掺杂步骤，分别形成与栅电极511和512较薄部分重叠的第二杂质区域516和517，并且随后通过在第一杂质区域514和515内掺入更多的杂质而形成第三杂质区域518和519。第二杂质区域516和517内掺入n型杂质的浓度为1×1018至5×1019atoms/cm3，第三杂质区域518和519内掺入n型杂质的浓度为1×1019至5×1021atoms/cm3。
形成第二杂质区域516和517，从而分别被第三杂质区域518和519夹在中间。第二杂质区域516和517充当LDD区域，第三杂质区域518和519充当源区或漏区。
不言自明，如果加速电压设置成恰当的水平，也可能通过将第二掺杂步骤和第三掺杂步骤合并为一个掺杂步骤，来形成低浓度杂质区域和高浓度杂质区域。
应该注意，由于用于形成p沟道TFT的岛状半导体薄膜504不需要通过图7A和7B所示的第二和第三掺杂步骤掺入n型杂质，因此在n型杂质掺杂步骤中可用掩模覆盖该岛状半导体薄膜504。此外，为了减少掩模数目，也可以不提供掩模，并提高p型杂质浓度，从而将岛状半导体薄膜504的极性转化为p型。在本实施模式所描述的实例中，岛状半导体层504的极性被转化为p型。
如图7C所示，通过用掩模520覆盖n沟道岛状半导体薄膜503，在岛状半导体薄膜504内掺入p型杂质(第四掺杂步骤)。在第四掺杂步骤中，栅电极511和512的较厚部分作为掩模，从而形成第四杂质区域521，在第四杂质区域521中在用于p沟道TFT的岛状半导体薄膜504中掺入p型杂质元素。在本实施模式中，采用了使用乙硼烷(B2H6)的离子掺杂。至于第四杂质区域，根据与栅电极511和512的较薄部分或其它区域重叠的区域，n型杂质区域的浓度和p型杂质区域的浓度是不同的。然而，在任一区域中，通过以浓度2×1020至2×1021atoms/cm3掺入p型杂质元素，p型导电性变为主导，因此第四杂质区域可以分别作为p沟道TFT的源区和漏区，而不会导致问题。
通过前述步骤，在每个岛状半导体薄膜中形成杂质区域。
接着，形成第一层间绝缘膜522以覆盖岛状半导体薄膜503和504、栅绝缘膜505、以及栅电极511和512(图8A)。包含硅的绝缘膜，例如氧化硅、氮化硅、和氮氧化硅可以用作第一层间绝缘层522，并设置薄膜厚度为约100nm至200nm。
接着，进行热处理，以激活掺入岛状半导体薄膜503和504的杂质元素。可以通过使用退火炉的热退火、激光退火、或快速热退火(RTA)执行本步骤。例如，当通过热退火进行激活时，在400℃至700℃(优选500℃至600℃)的温度下，在氮气气氛中进行，该气氛含氧的浓度为1ppm或更小，优选为0.1ppm或更小。此外，在含氢3至100％的气氛中，在300℃至450℃的温度下进一步进行热处理1至12小时，从而进行岛状半导体薄膜503和504的氢化。进行该步骤的目的是为了使用热激发的氢终止半导体薄膜中的悬挂键。作为氢化的另一种方法，也可以采用等离子体氢化(使用由等离子体激发的氢)。此外，也可以在形成第一层间绝缘层522之前进行激活。
根据上述的一系列步骤，可以制成n沟道TFT 525和p沟道TFT 526。
尽管在本实施模式中作为LDD区域的第二杂质区域516和517与栅电极511和512的较薄部分完全交叠，本发明不限于这种结构。例如，第三掺杂步骤中通过形成掩模以覆盖栅电极511和512的一部分和第一杂质区域514和515，可以形成LDD区域，该LDD区域包含与栅电极511和512较薄部分交叠的区域和未与它们交叠的其它区域。
注意，上述的等离子体刻蚀不限于ICP刻蚀。例如，也可以使用ECR(电子回旋共振)刻蚀、RIE刻蚀、螺旋波刻蚀、螺旋共振刻蚀、脉冲调制刻蚀、和其它等离子体刻蚀。
接着，如图8B所示，形成第二层间绝缘膜523和第三层间绝缘膜524以覆盖第一层间绝缘膜522。在本实施模式中，第二层间绝缘膜523采用诸如非光敏感丙烯酸树脂的有机树脂。对于第三层间绝缘膜524，采用了这样的薄膜，该薄膜与其它绝缘膜相比，难以透过诸如水分和氧气的会引起电致发光材料退化的物质。典型地，优选使用通过射频溅射形成的DLC薄膜、氮化碳薄膜、氮化硅薄膜等。
随后，通过刻蚀第一层间绝缘膜522、第二层间绝缘膜523和第三层间绝缘膜524，形成接触孔。然后形成布线530和535。布线530通过接触孔连接到第一接触端510。布线531和532通过接触孔连接到岛状半导体薄膜503。布线533和534分别通过接触孔连接到岛状半导体薄膜504。布线530至535可以采用例如Ti\Al\Ti、Al-C合金或Al-C-Ni合金的叠层结构。
通过形成透明导电膜以覆盖第三层间绝缘膜524和布线530至535并进行图形化，可以形成连接到布线534的第一电极(阳极)540和连接到接触孔内第一连接端510的第二连接端541(图9A)。作为导电材料，透明导电膜可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、和掺镓的氧化锌(GZO)、或者其它透光的导电氧化物材料。此外，可以使用含有ITO和氧化硅的氧化铟锡(下文中称为ITSO)、或者另外混合了2％至20％氧化锌(ZnO)的含有氧化硅的氧化铟。除了上面的透光导电氧化物材料之外，可以使用由TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等中一种或多种形成的单层结构；由氮化钛薄膜和以铝为主要成分的薄膜形成的叠层结构；或者是由氮化钛薄膜、以铝为主要成分的薄膜、以及氮化钛薄膜形成的三层结构。然而，当在由不是透光导电氧化物材料制成的阳极提取光时，其薄膜厚度设成可透过光(优选约为5nm至30nm)。
通过使用聚乙烯醇多孔体的CMP摩擦和抛光第一电极540，以使表面平坦。利用CMP摩擦之后，可对第一电极540的表面进行紫外线辐照、氧气等离子体处理等。
接着，如图9B所示，在第三层间绝缘膜524上形成堤岸542。堤岸542可以采用含有Si-O键和Si-CHx键、以有机树脂薄膜、无机绝缘膜、和硅氧烷基材料为起始材料制成的绝缘膜等。堤岸542将覆盖第一电极540的端部并包括与第一电极540交叠的区域内的开口部分。堤岸542的开口部分的端部理想地制成圆形，使得随后在该端部中形成的电致发光层543没有孔洞。特别地，开口部分内堤岸542的截面优选地具有约0.2μm至2μm的曲率半径。堤岸542也包含开口部分，以暴露第二连接端541的一部分。
在本实施模式中，示出了使用正光敏感聚丙烯酸树脂作为堤岸542的例子。作为光敏感聚丙烯酸树脂，存在正型，其中暴露于诸如光、电子、或离子的能量线的部分被清除，以及负型，其中暴露于这种能量线的部分被保留。在本发明中，可使用负有机树脂薄膜。此外，可以采用光敏感聚酰亚胺形成堤岸542。在使用负聚丙烯酸树脂形成堤岸542时，开口部分的端部具有S形截面。此时，开口部分的上端部和下端部的曲率半径理想地为0.2μm至2μm。
根据上述结构，可以改善电致发光层543和随后将形成的阴极的覆盖度，且可以防止第一电极540和阴极在电致发光层543中形成的孔中短路。此外，通过减轻电致发光层543的应力，可以抑制其中发光区域减小的称为收缩的缺陷并因此改善可靠性。
可进行在空气中的热处理或者在真空气氛中的热处理(真空烘烤)，以便除去形成电致发光层543之前堤岸542和第一电极540中吸收的水分、氧气等。特别地，在真空气氛中进行热处理，衬底温度为200℃至450℃，或者优选250℃至300℃，时间约0.5至20小时。真空气氛理想地设为4×10-5Pa(3×10-7Torr)或更小，如果可能则设为4×10-6Pa(3×10-8Torr)或更小。对于在真空气氛中进行热处理之后形成电致发光层543的情形，就在形成电致发光层543之前将衬底置于真空气氛中，可以进一步改善可靠性。同样地，可以在真空烘烤之前或之后用紫外辐射辐照第一电极540。
通过采用诸如ITSO的含有透光导电氧化物材料和氧化硅的导电薄膜形成与第三层间绝缘膜524接触的电极(本实施例中为第一电极540)且通过使用氮化硅形成第三层间绝缘膜524，与使用其它材料形成第一电极540和第三层间绝缘膜524的情形相比，发光元件的亮度得到提高。这种情况下，由于第一电极540中所含有的氧化硅，水分容易被吸附，所以上述真空烘烤是极为有效的。
接着，在第一电极540上形成电致发光层543。电致发光层543具有单层结构或叠层结构，而且每一层中不仅可包含有机材料，还可包含无机材料。当在电致发光层543中用于阴极的材料的功函数并非足够低时，理想地应设有电子注入层。
形成第二电极(阴极)544以覆盖电致发光层543。第一电极540、电致发光层543、和第二电极544在堤岸542的开口部分中相互交叠，交叠部分对应于发光元件545。
此外，具有低功函数的金属、合金、导电化合物、这些材料的混合物等可以用作第二电极544。特别地，除了诸如Li和Cs的碱金属和诸如Mg、Ca、和Sr的碱土金属之外，还可以使用含有这些金属的合金(例如Mg:Ag、Al:Li和Mg:In)、含有这些金属的化合物(CaF2、CaN等)以及诸如Yb和Er的稀土金属等。当设有电子注入层时，可以使用诸如Al层的另一个导电层。在从阴极一侧出光的情况中，可以使用其它透光导电的氧化物材料，例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、和掺镓的氧化锌(GZO)。此外，可以使用ITO、含有氧化硅的氧化铟锌(ITSO)、或者含有另外混合了2％至20％氧化锌(ZnO)的氧化硅的氧化铟。在使用透光导电氧化物材料时，理想地在电致发光层543中设有电子注入层。通过将阴极的薄膜厚度制成足以透光，优选为约5nm至30nm，不使用透光导电氧化物材料，就可以从阴极一侧提取光。此时，使用透光导电氧化物材料制造透光导电层以接触阴极的顶部或底部，从而抑制阴极和导电层的薄层电阻。
形成发光元件545之后，可以在第二电极544上形成保护膜。和第三层间绝缘膜524的情形相同，保护膜由这样的薄膜制成，该薄膜与其它绝缘膜相比，难以透过诸如水分和氧气的会引起发光元件恶化的物质。典型地，优选使用通过射频溅射形成的DLC薄膜、氮化碳薄膜、氮化硅薄膜等。此外，保护膜可采用难以透过诸如水分和氧气的物质的上述薄膜和与该薄膜相比容易透过物质的薄膜形成的叠层薄膜。
在本实施模式中，描述了使用第一电极540作为阳极，使用第二电极544作为阴极的例子；然而，本发明不限于这种结构。第一电极540可以用作阴极，第二电极544可以用作阳极。
完成到图9B为止的所有步骤后，用粘合剂547将发光元件545密封在衬底501和覆盖材料546之间，从而如图9C所示地不把发光元件545暴露于空气。此时，用惰性气体填充覆盖材料546的内侧，或者在内部安排具有吸湿性能的材料(例如氧化钡)，可以改善发光元件545的可靠性。注意，在堤岸542中形成的第二连接端541一部分的开口部分被暴露，以便不被密封在衬底501和覆盖材料546之间。
在本实施模式中，由纳米压印方法形成的抗蚀剂掩模用作掩模，以通过图形化形成TFT栅电极；然而，本发明不限于这种结构。例如，在形成岛状半导体薄膜503和504时，可以使用由纳米压印方法形成的抗蚀剂掩模。此外，在形成布线530至535和第一电极(阳极)540时，可以使用由纳米压印方法形成的抗蚀剂掩模。另外，在第一层间绝缘膜522、第二层间绝缘膜522、和第三层间绝缘膜522中形成接触孔时，可以使用由纳米压印方法形成的抗蚀剂掩模。同样地，在堤岸542中形成开口部分时，可以使用由纳米压印方法形成的抗蚀剂掩模。注意，直接采用纳米压印方法形成凹陷部分，且随后刻蚀凹陷部分，可以形成接触孔和开口部分。
注意，本发明的制造方法不一定限于上面的模式。上述实施模式特别地描述了本发明的一种模式。因此，本发明不限于上述实施模式，根据本发明的技术思想进行变化和修改是可能的。
此外，通过把根据上述步骤制造的半导体元件转移到诸如塑料的弹性衬底上，可以制造半导体器件。转移半导体元件的方法各种各样，例如：在衬底和半导体元件之间提供金属氧化物薄膜，通过由于金属氧化物薄膜结晶引起的脆变分离半导体元件；在衬底和半导体元件之间提供包含氢的非晶硅薄膜，进行激光辐照或者刻蚀以除去非晶硅薄膜，并分离衬底和半导体元件；以及从其上形成半导体元件的衬底上机械分离半导体元件或者通过使用溶液或气体刻蚀从衬底分离半导体元件。注意，可以在制造显示元件之前或者之后进行转移的步骤。
可以结合上述实施模式执行本实施例。
实施例1
在本实施例中，描述了模子的对准方法。
图10A中，示出了使用诸如CCD(电荷耦合器件)的成像装置605对准抗蚀剂601和模子602的模式。注意，抗蚀剂601用作用于图形化在岛状半导体薄膜603上形成的导电膜604的抗蚀剂掩模。
在本实施模式中，通过图形化半导体薄膜，同时形成抗蚀剂601一侧上用作对准参考标记的标记606和岛状半导体薄膜603。此外，模子602中形成的图形的一部分用作位于模子602一侧的充当对准参考标记的标记607，。
图10A中，通过从模子602和抗蚀剂601之间的间隙使用成像装置对标记606和607成像，进行模子602和抗蚀剂601的对准。根据上述结构，可以在模子602的透光差的情况下进行模子602和抗蚀剂601的对准。
图10B示出了模子602透光时，对准抗蚀剂601和模子602的模式。在图10B中，相同的符号用于标识与图10A所示的相同部分。在图10B中，使用成像装置605，从相对于模子602的抗蚀剂601的相对侧透过模子602，对标识606和607进行成像，从而对准模子602和抗蚀剂601。根据上述结构，可以使用从一个方向采集图像的成像装置605。
可以结合上述实施模式执行本实施例。
实施例2
在本实施例中，描述了在一个衬底上形成许多半导体器件的情况下使用模子形成图形的例子。
图11A示出了衬底701和模子703的模式，衬底701上形成抗蚀剂702。在模子703内形成与每个半导体器件相对应的图形。模子703压到抗蚀剂702上，从而在抗蚀剂702中形成图形。
从抗蚀剂702分离模子703。在图11B中，示出了形成了图形的抗蚀剂702的模式。随后，如图11C所示，通过灰化等除去形成了图形的抗蚀剂702的表面，从而形成抗蚀剂掩模704。
本实施例中示出了通过使用模子一次在大尺寸衬底上形成图形的例子。然而，本发明的结构不限于此。可以不止一次地将模子压到大尺寸衬底上，来形成图形。这种情况下，使用光纳米压印方法，且用于形成图形的区域依次地并选择性地被曝光。
使用光刻的情况下，由于衬底尺寸变得更大，光掩模的成本增加。此外，由于一次进行曝光的面积受限，出现用于图形化的总时间增加的问题。然而，在使用如本发明的纳米压印方法的情况下，不需要光掩模，而且即使形成图形的衬底变得更大，也可以抑制图形形成的时间。
可以结合上述实施模式和实施例执行本实施例。
实施例3
本发明的半导体器件可以应用于各种电子装置，例如摄影机、数码相机、护目镜型显示器(头戴型显示器)、导航系统、声音再现装置(汽车音响、组合音响等)、笔记本个人计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机、电子图书等)、配有记录媒质的图像再现装置(典型地，再现诸如数字化多功能盘(DVD)的记录媒质且具有用于显示再现图像的显示器的装置)。图12A至12C示出了这种电子器件的具体例子。
图12A示出了个人计算机，其包括主体2101、显示部分2102、操作键2103、扬声器部分2104等。本发明的半导体器件可以应用于显示部分2102和信号处理电路。
图12B示出了护目镜型显示装置，其包括主体2201、显示部分2202、耳机2203、支持部分2204等。本发明的发光器件可以应用于显示部分2202和信号处理电路。支持部分2204可以是将护目镜型显示装置固定在用户头上的类型，或者是将其固定在用户身体上除了头之外的其它部分的类型。
图12C示出了显示器件，其包含机壳2401、显示部分2402、扬声器部分2403等。本发明的发光器件可以应用于显示部分2402和信号处理电路。注意，该显示器件包括用于个人计算机、用于TV广播接收、用于广告显示等的所有信息显示装置。
如前所述，本发明的申请范围如此广泛以致其可以应用于各种领域的电子装置。此外，可以结合任何前述实施模式和实施例使用本实例的电子装置。
下面参照附图描述本发明的实施模式。然而，技术人员容易理解到，可以以许多不同模式实施本发明，并且可以不同地改变这些模式和细节，而不离开本发明的目的和范围。因此，本发明不应理解成限于对实施模式的描述。
实施模式1
在这个实施模式中，描述了本发明中半导体器件制造方法中用到的抗蚀剂掩模的制造方法。
首先，如图1A所示，在衬底101上形成待图形化的层(下文中称为图形化层)102。半导体膜、导电膜、或绝缘膜可以用于图形化层102。在图形化层102上形成抗蚀剂103。理想地，依据纳米压印方法的类型，诸如热循环纳米压印方法、室温纳米压印方法、和光纳米压印方法，而变化抗蚀剂103的材料。在本实施模式中，描述了抗蚀剂103使用光硬化(photo curing)树脂，采用光循环纳米压印方法图形化抗蚀剂103的实例。作为光硬化树脂，例如，可以使用负光致抗蚀剂，诸如含有聚甲基异丙烯基酮(PMIPK)和二叠氮化物(bisazide)的抗蚀剂、含有环化聚异戊二烯(polyisoprene cyclization)和二叠氮化物的抗蚀剂、含有聚乙烯苯酚和二叠氮化物的抗蚀剂、含有氯甲基化聚苯乙烯的抗蚀剂等。或者，可以通过喷墨和丝网印刷把抗蚀剂103选择性地涂敷到必要部分。
随后，如图1B所示，预先形成图形的模子104被压到抗蚀剂103上。理想地，依据纳米压印方法的类型，诸如热循环纳米压印方法、室温纳米压印方法、和光纳米压印方法，而变化模子104的材料。例如，在应用光纳米压印方法的情况下，模子104由能够透过光线使抗蚀剂103硬化的材料制成。在本实施模式中，使用由石英制成的模子104。可以使用EB(电子束光刻)形成模子104的图形。
模子104压到抗蚀剂103上时，抗蚀剂103被硬化。根据上述结构，模子104中形成的图形转移到抗蚀剂103。在使用光纳米压印方法的情况下，可以用诸如紫外光的光辐照抗蚀剂103使抗蚀剂103硬化。在光纳米压印方法的情况下，理想的是，在约为133Pa(10-2Torr)的低大气压下将模子104压向抗蚀剂103时，硬化抗蚀剂103以防止气泡进入模子104和抗蚀剂103之间。
在热循环纳米压印方法的情况下，抗蚀剂103使用热塑性树脂，在把模子压到抗蚀剂103之前，通过加热到高于转变温度的温度使抗蚀剂103软化。随后冷却抗蚀剂103使其温度低于转变温度，同时将模子压到抗蚀剂103使其硬化。
在室温纳米压印方法的情况下，抗蚀剂103采用诸如SOG(玻璃上旋涂)的溶胶-凝胶材料，模子104在室温下压到抗蚀剂103。通过从抗蚀剂103移除模子104，可把图形转移到抗蚀剂103。
如图1C所示，从抗蚀剂103除去模子104。此时，使用超声波向抗蚀剂103施加振动，可以从抗蚀剂103除去模子104，同时防止抗蚀剂103形变。通过除去模子104，可以获得形成了图形的抗蚀剂103。
如图1D所示，其上形成图形的抗蚀剂103的表面通过灰化等处理以除去抗蚀剂103的一部分，以便曝露图形化层102的一部分。采用灰化等除去抗蚀剂103的表面，抗蚀剂103可以形成为抗蚀剂掩模105。
如图1E所示，可以通过采用抗蚀剂掩模105的刻蚀，对图形化层102进行图形化。
在本实施模式中，灰化到足以暴露图形化层102的一部分的程度的抗蚀剂103被用作抗蚀剂掩模105；然而，本发明不限于这种结构。可以使用未进行灰化的、形成了图形的抗蚀剂103作为抗蚀剂掩模。
根据上述结构，通过不使用光掩模的图形化，可以形成岛状半导体膜、栅电极、布线、接触孔等。
实施模式2
在本实施模式中，描述了使用纳米压印方法在由树脂等制成的绝缘膜中直接形成接触孔的模式。这里描述了应用热循环纳米压印方法的情况下的实例，然而，也可以采用光循环纳米压印方法或室温纳米压印方法。
首先，如图2A所示，形成绝缘膜201以覆盖布线204。随后，如图2B所示，形成有图形的模子202被压到绝缘膜201。在本实施模式中，使用热循环纳米压印方法，因此可以使用例如，诸如聚甲基丙烯酸甲酯(PMMA)、聚乙烯、聚苯乙烯、聚氯乙烯、聚酰胺的热塑树脂等。在图2A中，描述了绝缘膜201使用PMMA的实例。将模子202压到绝缘膜201之前，将绝缘膜201加热到比绝缘膜201转变温度高的温度，例如90℃到200℃。
如图2B所示，在模子202保持被压到绝缘膜201的同时，将绝缘膜201冷却到比绝缘膜201转变温度低的温度，例如70℃，从而使其硬化。绝缘膜201硬化时，如图2C所示地从绝缘膜201除去模子202。模子202的图形转移到模子202从其移除的绝缘膜201。
如图2D所示，采用灰化等处理绝缘膜201的表面以除去绝缘膜201的一部分，从而曝露在绝缘膜201下形成的层(本实施例中为布线204)的一部分，由此形成接触孔203。
根据上述结构，制造接触孔时可以不形成抗蚀剂掩模。由于不要求使用光刻，可以省略诸如形成抗蚀剂、曝光、显影、刻蚀、和分离的一系列步骤，从而简化制造步骤，且可以降低半导体器件的成本。
本实施模式可以与上面的实施模式组合。
实施模式3
在本实施模式中，描述了使用纳米压印方法形成具有台阶的栅电极的模式。这里，作为实例描述了应用热循环纳米压印方法的情况；然而，可以采用光循环纳米压印方法或室温纳米压印方法。
首先，如图3A所示，在衬底301上形成用作有源层的岛状半导体薄膜302。随后，形成栅绝缘膜303，使其与岛状半导体薄膜302接触，从而在栅绝缘膜303上形成导电膜304。示出了导电膜304采用单层的实例；然而，导电膜304可包含多个层。
随后，在导电膜304上形成抗蚀剂305。在本实施模式中，示出了抗蚀剂305使用PMMA的实例。通过旋转涂敷、狭缝涂敷(slit coating)等形成抗蚀剂305。或者，可以通过喷墨或丝网印刷将抗蚀剂305选择性地涂敷于必要的部分。如图3B所示，将抗蚀剂305加热90℃到200℃以软化，且形成了图形的模子306压到抗蚀剂305上。在本实施模式中，在模子306内形成深度为D1的第一凹陷部分307和另一深度为D2的第二凹陷部分308。注意，D1小于D2(D1＜D2)。
在模子306压到抗蚀剂305时，将抗蚀剂305冷却到70℃，以使其硬化。根据上面的结构，模子306内形成的图形转移到抗蚀剂305。
如图3C所示，从抗蚀剂305除去模子306。通过移除模子306，可以制成形成有图形的抗蚀剂305。特别地，形成了根据第一凹陷部分307的第一凸起部分310的形状和根据二凹陷部分308的形状的第二凸起部分311。
如图3D所示，通过灰化等处理抗蚀剂305的表面以除去抗蚀剂305的一部分，从而曝光导电膜304的一部分。采用灰化等除去抗蚀剂305的表面，将抗蚀剂305制成抗蚀剂掩模309。抗蚀剂掩模309包含由第一凸起部分310和第二凸起部分311形成的台阶，台阶的尺寸由模子306中第一凹陷部分307和第二凹陷部分308间的深度差决定。
如图4A所示，使用抗蚀剂掩模309刻蚀导电膜304。实施能够各向同性刻蚀的干法刻蚀。刻蚀优先从导电膜304的暴露区域开始，随后刻蚀抗蚀剂掩模309。如图4B所示，抗蚀剂掩模309中厚度稍小的部分(第一凸起部分310)由于刻蚀而消失时，对新暴露的导电膜304的区域进行刻蚀。最后，导电膜304形成为具有台阶的栅电极315。
栅电极315的形状取决于实施刻蚀之前的抗蚀剂掩模309的形状和模子306内包含的图形形状，还取决于刻蚀条件和抗蚀剂305的材料。因此，预先确定刻蚀条件和抗蚀剂305的材料时，适当地变化模子306中第一凹陷部分307和第二凹陷部分308的形状。
最后，如图4D所示除去抗蚀剂掩模309。
在本实施模式中，灰化到足以暴露导电膜304的一部分的程度的抗蚀剂305被用作抗蚀剂掩模309。然而，本发明不限于这种结构。此外，可以使用未进行灰化的、形成了图形的抗蚀剂305作为抗蚀剂掩模。
可以结合上述实施模式实施本实施模式。
实施模式4
在本实施模式中，描述了使用本发明的制造方法形成半导体显示器件之一的发光器件。
首先，如图5A所示，在衬底501的绝缘表面上使用绝缘膜形成基膜502。
衬底501可使用例如硼硅酸钡玻璃和硼硅酸铝玻璃的玻璃衬底、石英衬底、不锈钢衬底等。由以PET、PES、和PEN为代表的塑料，和诸如丙烯酸树脂的具有弹性的合成树脂制成的衬底，与上述衬底相比，通常趋于具有更低的抗热温度，但是可以使用这种衬底，只要其可以承受制造步骤中的处理温度。
提供基膜502，从而防止衬底501内诸如钠的碱金属和碱土金属扩散到半导体薄膜内并对半导体元件的特性产生负面影响。使用诸如氧化硅、氮化硅、或氧氮化硅(silicon nitride oxide)的绝缘膜形成基膜502，这些绝缘膜均可以防止碱金属和碱土金属扩散到半导体薄膜内。在本实施模式中，使用由等离子体CVD制备的厚度为10nm至400nm(优选为50nm至300nm)的氧氮化硅薄膜形成基膜502。
基膜502可以是多种绝缘膜的单层或多层。对于使用包含甚至少量碱金属或碱土金属的衬底，例如不锈钢衬底或塑料衬底，从防止杂质扩散的角度，提供基膜是有效的。然而，当杂质扩散并不成问题时，例如在使用石英衬底的情况下，无需提供基膜。
接着，在基膜502上形成岛状半导体薄膜503和504。在形成基膜502之后，用于岛状半导体薄膜503和504的半导体薄膜的制造理想地不应暴露于空气。岛状半导体薄膜503和504的厚度为20nm至200nm(优选40nm至170nm，更优选50nm至150nm)。每个岛状半导体薄膜503和504可以是非晶型半导体、半非晶型半导体、或者多晶半导体。此外，该半导体可采用硅以及锗硅。对于使用锗硅的情形，锗的浓度优选约为0.01原子百分比至4.5原子百分比。
可以由已知的技术结晶用于岛状半导体薄膜503和504的半导体薄膜。至于已知的结晶，可以使用采用激光的激光结晶，以及采用催化剂元素的结晶。此外，可以结合采用催化剂元素的结晶和激光结晶。衬底501采用诸如石英的具有高热阻的衬底时，可以使用采用电加热反应器的热结晶、采用红外光的灯退火结晶、或者采用催化剂元素的结晶与在大约950℃的高温下退火结晶的组合。
例如采用激光结晶的情况下，在实施激光结晶之前，在550℃热处理4小时，以提高半导体薄膜对激光的抵抗力。随后，采用能够连续振荡的固体激光器，使用二次谐波至四次谐波的激光辐照半导体薄膜，可以获得大晶粒尺寸的晶体。典型地，优选采用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。特别地，使用非线性光学元件将连续波类型YVO4激光器发射的激光转换为谐波，从而获得输出功率为10W的激光。优选地，使用光学系统将激光形成为在受辐照表面上具有矩形形状或者椭圆形状，从而使用该激光辐照半导体薄膜。此时，能量密度为约0.01至100MW/cm2(优选0.1MW/cm2至10MW/cm2)是必要的。其扫描速度设置为约10cm/sec至2000cm/sec，以发射激光。
进行激光结晶时，脉冲激光的振荡频率可设定为10MHz或更大，该频率远远大于通常使用的几十到几百Hz的频率。据说，用脉冲激光辐照半导体薄膜后，半导体薄膜完全凝固需要几十纳秒至几百纳秒。当脉冲激光的振荡频率为10MHz或更大时，在半导体薄膜被激光溶化待凝固之前，可以用下一个脉冲激光辐照该半导体薄膜。因此，由于固相和液相之间的界面可以在半导体薄膜中连续移动，形成具有向扫描方向连续生长的晶粒的半导体薄膜。特别地，有可能形成晶粒的集合，每个集合沿扫描方向的宽度为10微米至30微米，沿垂直于扫描方向的宽度为1微米至5微米。通过形成沿扫描方向排列的单晶晶粒，也可能形成至少沿TFT沟道方向几乎没有晶粒边界的半导体薄膜。
至于激光结晶，基波的连续波激光和谐波的连续波激光可以平行地辐照，或者基波的连续波激光和谐波的脉冲激光可以平行地辐照。
可以在诸如稀有气体或氮气的惰性气体气氛中发射激光。因此，由于激光辐照产生的半导体表面的不平坦可以得到抑制，而且由于界面态密度变化引起的阈值变化可以得到抑制。
用前述的激光辐照半导体薄膜，形成具有增强的结晶性的半导体薄膜。注意，由溅射、等离子体CVD或热CVD预先形成的多晶半导体，可以用作半导体薄膜503和504。
用于岛状半导体薄膜503和504的半导体薄膜在本实施模式中被结晶，然而，非晶硅薄膜或微晶半导体薄膜可以用于下一个工艺而不进行结晶。使用非晶半导体或微晶半导体的TFT的制造步骤少于使用多晶半导体的TFT的制造步骤，因此其具有低成本和高产量的优点。
使用辉光放电分解硅的源气体，可获得非晶半导体薄膜。对于典型的硅的源气体，有SiH4和Si2H6的例子。可用氢气或氢气与氦气稀释硅的源气体。
半非晶半导体具有介于非晶结构和结晶结构(包括单晶和多晶结构)之间的中间结构。该半非晶半导体是具有自由能稳定的第三态的半导体，它是一种包含短程有序和晶格畸变的结晶材料。非晶半导体中可以获得大小为0.5nm至20nm的晶粒。至于半非晶半导体，拉曼光谱频移到低于520cm-1的频率，且通过X射线衍射观察到据推测源于硅晶格的(111)和(220)衍射峰。此外，半非晶半导体包含原子百分比为1或更多的、用于终止悬挂键的氢或卤素。在这里，为了方便将半非晶半导体称为SAS。当将诸如氦、氩、氪、或氖的稀有气体元素混合到SAS中时，晶格畸变增加更大且由此稳定性增强，从而提供了更好的SAS。
采用辉光放电分解硅的源气体可以获得SAS。给出SiH4，作为典型的硅的源气体。除此以外，可以使用Si2H6、SiH2C12、SiHCl3、SiCl4、SiF4等。另外，当硅的源气体用氢气，或者氢气与从氦、氩、氪及氖中选择的一种或多种稀有气体元素的混合气体稀释时，可容易获得半非晶半导体。稀释比例优选为2倍至1000倍。而且，可将诸如CH4或C2H6的碳的源气体，诸如GeH4或GeF4的锗的源气体等混合到硅的源气体中，将能带宽度控制在1.5至2.4eV或0.9至1.1eV的范围。
例如，当由用H2稀释的SiH4气体或用F2稀释的SiH4气体制造的半非晶半导体形成TFT时，该TFT的亚阈值系数(S值)为0.35V/sec或更小，典型地为0.09至0.25V/sec，其迁移率为10cm2/V sec。当由半非晶半导体形成的该TFT用于制造19级的环形振荡器时，在3至5V的电源电压下有可能获得的振荡频率为1MHz或更大，更优选地为100MHz或更大。而且，在3至5V的电源电压下，反相器每级的延迟时间可以被抑制到26纳秒或更小，优选为0.26纳秒或更小。
如图5B所示，形成栅绝缘膜505以覆盖岛状半导体薄膜503和504。在随后进行的用于形成栅电极的干法刻蚀期间，栅绝缘膜505的薄膜厚度减小了10nm至40nm；因此理想地，设置栅绝缘膜505的薄膜厚度时应该考虑该厚度减小。特别地，形成栅绝缘膜505，使其具有约40nm至150nm的厚度(优选为60nm至120nm)。
例如，栅绝缘膜505可以采用氧化硅、氮化硅、氧氮化硅等。尽管在本实施模式中栅绝缘膜505具有单层结构，但是它可以具有由两个或多个绝缘层形成的多层结构。而且，等离子体CVD、溅射等可用于沉积该薄膜。例如，当采用等离子体CVD沉积氧化硅以形成栅绝缘膜505时，可在如下条件下进行沉积：使用四乙基原硅酸盐(TEOS)和O2的混合气体、反应压强为40Pa、衬底温度为300℃至400℃、射频功率密度(13.56MHz)为0.5至0.8W/cm2。
而且，氮化铝也可以用作栅绝缘膜505。氮化铝的导热系数相对高，TFT中产生的热量可以有效地耗散。或者，可以由不含铝的绝缘膜的叠层，例如依次为氧化硅或氮氧化硅(silicon oxynitride)与氮化铝薄膜的叠层，形成栅绝缘膜505。
接着，在栅绝缘膜505上形成导电膜506。在本实施模式中，使用厚度为100nm至500nm的W制造导电膜506。特别地，以约390nm/min的沉积速度制造用于导电膜506的W。使用纯度为99.99％的W靶、内腔温度设置为230℃、Ar流量设置为100ml/min、内腔压强设置为1.5Pa、且沉积功率设置为6kW，可以实现这一点。
特别地，导电膜506可以采用从Ta、W、Ti、Mo、Al和Cu中选择的元素，或者以这些元素中的一种为主要成分的合金或化学化合物。
在本实施模式中，描述了制造具有单层结构的导电膜506的实例；然而，可以使用具有两层或多层的多层结构制造导电膜。而且，每个导电层的材料不限于在本实施例中所描述的材料。
如图5C所示，形成抗蚀剂507以覆盖导电膜506。抗蚀剂507由能够根据所采用的纳米压印方法的类型而形成的材料形成。在本实施模式中，描述了热循环纳米压印方法的例子。然而，可以采用光循环纳米压印方法或室温纳米压印方法。在使用热循环纳米压印方法的情况下，抗蚀剂507采用诸如PMMA的热塑树脂。通过旋转涂敷、狭缝涂敷等形成抗蚀剂507。或者，采用喷墨或丝网印刷选择性地将抗蚀剂507涂敷于必要部分。抗蚀剂507加热到高于转移温度的温度，例如约为90℃至200℃，使其软化。
将抗蚀剂507冷却到70℃以使其硬化，同时如图6A所示，以5至15MPa的压强将模子508压到抗蚀剂上。当如图6B所示地从抗蚀剂507分开模子508时，模子508的图形转移到抗蚀剂507。
如图6C所示，采用灰化等处理形成了图形的抗蚀剂507的表面以除去其一部分，从而暴露导电膜506的表面。根据该灰化，可将抗蚀剂507形成为抗蚀剂掩模509，抗蚀剂掩模509可作为随后刻蚀的掩模。
接着，如图6D所示，使用抗蚀剂掩模509刻蚀导电膜506。在本实施模式中，采用ICP(感应耦合等离子体)进行刻蚀。提供CF4、Cl2、和O2作为刻蚀气体，其流量分别为17sccm、17sccm、和10sccm，腔内刻蚀气体的压强设置为1.5Pa。随后，向卷绕电极施加500W和13.56MHz的高频(RF)功率，以产生等离子体。向其上安装了衬底的台(底部电极)施加160W和13.56MHz的高频(RF)功率，因此自偏置电压施加到衬底。
通过该刻蚀形成第一连接端510和栅电极511和512。栅电极511和512分别与岛状半导体薄膜503和504重叠，同时其间夹入栅绝缘膜505。在本实施模式中，栅电极511和512均具有台阶。该台阶包含两层厚度。可以根据模子508的图形形状适当地设置栅电极511和512内包含的台阶的尺寸和存在。
例如，设置模子508的图形形状，使得栅电极511和512的较厚部分的厚度为约450nm至470nm，而其较薄部分的厚度为约50nm至70nm。导电膜506的与岛状半导体薄膜503和504重叠的区域与不与岛状半导体薄膜503和504重叠的区域之间存在厚度差。因此，通过灰化除去形成了图形的抗蚀剂507的残余薄膜时，与岛状半导体薄膜503和504重叠的区域的残余薄膜的清除速度快于其它区域，因此抗蚀剂掩模509容易刻蚀并被过度刻蚀。因此，理想地，设置模子508的图形形状时应该考虑到岛状半导体薄膜503和504的薄膜厚度。在本实施例中，与栅电极511及512相对应的模子508内第一凹陷部分的深度为150nm至250nm，与栅电极511及512相对应的模子508内第二凹陷部分的深度为550nm至2000nm。
当进行刻蚀以彻底除去导电膜506时，未被第一连接端510及栅电极511和512覆盖的栅绝缘膜505表面的部分的刻蚀深度为约5nm至10nm。
如图7A所示，采用栅电极511和512作为掩模，向岛状半导体薄膜503和504掺入提供n型导电性的杂质(第一掺杂步骤)。通过采用1×1013至5×1014atoms/cm2的剂量及40至80kV的加速电压的离子注入进行该掺杂。均充当施主的诸如P、As、和Sb的5族元素以及诸如S、Te、和Se的6族元素，可以用作提供n型导电性的杂质元素。在本实施模式中，采用P。
通过第一掺杂步骤，以自对准的方式制造第一杂质区域514和515。以1×1018-1×1020atoms/cm3的浓度向第一杂质区域514和515掺入提供n型导电性的杂质元素。
接着，如图7B所示，以栅电极511和512的较厚部分为掩模进行第二掺杂步骤。第二掺杂步骤中使用的加速电压设成高于第一掺杂步骤中使用的加速电压，使得杂质穿过栅电极511和512的较薄部分。第二掺杂步骤形成LDD区域，因此n型杂质的剂量设成小于第一掺杂处理中使用的剂量。特别地，加速电压的范围设成60kV至120kV，剂量设置为1×1013至1×1015atoms/cm2。
接着进行第三掺杂步骤，其加速电压设成低于第二掺杂中使用的加速电压，以便获得图7B所示的状态。在第三掺杂步骤中，加速电压设成50kV至100kV，剂量设置为1×1015至1×1017atoms/cm2。通过第二和第三掺杂步骤，分别形成与栅电极511和512较薄部分重叠的第二杂质区域516和517，并且随后通过在第一杂质区域514和515内掺入更多的杂质而形成第三杂质区域518和519。第二杂质区域516和517内掺入n型杂质的浓度为1×1018至5×1019atoms/cm3，第三杂质区域518和519内掺入n型杂质的浓度为1×1019至5×1021atoms/cm3。
形成第二杂质区域516和517，从而分别被第三杂质区域518和519夹在中间。第二杂质区域516和517充当LDD区域，第三杂质区域518和519充当源区或漏区。
不言自明，如果加速电压设置成恰当的水平，也可能通过将第二掺杂步骤和第三掺杂步骤合并为一个掺杂步骤，来形成低浓度杂质区域和高浓度杂质区域。
应该注意，由于用于形成p沟道TFT的岛状半导体薄膜504不需要通过图7A和7B所示的第二和第三掺杂步骤掺入n型杂质，因此在n型杂质掺杂步骤中可用掩模覆盖该岛状半导体薄膜504。此外，为了减少掩模数目，也可以不提供掩模，并提高p型杂质浓度，从而将岛状半导体薄膜504的极性转化为p型。在本实施模式所描述的实例中，岛状半导体层504的极性被转化为p型。
如图7C所示，通过用掩模520覆盖n沟道岛状半导体薄膜503，在岛状半导体薄膜504内掺入p型杂质(第四掺杂步骤)。在第四掺杂步骤中，栅电极511和512的较厚部分作为掩模，从而形成第四杂质区域521，在第四杂质区域521中在用于p沟道TFT的岛状半导体薄膜504中掺入p型杂质元素。在本实施模式中，采用了使用乙硼烷(B2H6)的离子掺杂。至于第四杂质区域，根据与栅电极511和512的较薄部分或其它区域重叠的区域，n型杂质区域的浓度和p型杂质区域的浓度是不同的。然而，在任一区域中，通过以浓度2×1020至2×1021atoms/cm3掺入p型杂质元素，p型导电性变为主导，因此第四杂质区域可以分别作为p沟道TFT的源区和漏区，而不会导致问题。
通过前述步骤，在每个岛状半导体薄膜中形成杂质区域。
接着，形成第一层间绝缘膜522以覆盖岛状半导体薄膜503和504、栅绝缘膜505、以及栅电极511和512(图8A)。包含硅的绝缘膜，例如氧化硅、氮化硅、和氮氧化硅可以用作第一层间绝缘层522，并设置薄膜厚度为约100nm至200nm。
接着，进行热处理，以激活掺入岛状半导体薄膜503和504的杂质元素。可以通过使用退火炉的热退火、激光退火、或快速热退火(RTA)执行本步骤。例如，当通过热退火进行激活时，在400℃至700℃(优选500℃至600℃)的温度下，在氮气气氛中进行，该气氛含氧的浓度为1ppm或更小，优选为0.1ppm或更小。此外，在含氢3至100％的气氛中，在300℃至450℃的温度下进一步进行热处理1至12小时，从而进行岛状半导体薄膜503和504的氢化。进行该步骤的目的是为了使用热激发的氢终止半导体薄膜中的悬挂键。作为氢化的另一种方法，也可以采用等离子体氢化(使用由等离子体激发的氢)。此外，也可以在形成第一层间绝缘层522之前进行激活。
根据上述的一系列步骤，可以制成n沟道TFT 525和p沟道TFT 526。
尽管在本实施模式中作为LDD区域的第二杂质区域516和517与栅电极511和512的较薄部分完全交叠，本发明不限于这种结构。例如，第三掺杂步骤中通过形成掩模以覆盖栅电极511和512的一部分和第一杂质区域514和515，可以形成LDD区域，该LDD区域包含与栅电极511和512较薄部分交叠的区域和未与它们交叠的其它区域。
注意，上述的等离子体刻蚀不限于ICP刻蚀。例如，也可以使用ECR(电子回旋共振)刻蚀、RIE刻蚀、螺旋波刻蚀、螺旋共振刻蚀、脉冲调制刻蚀、和其它等离子体刻蚀。
接着，如图8B所示，形成第二层间绝缘膜523和第三层间绝缘膜524以覆盖第一层间绝缘膜522。在本实施模式中，第二层间绝缘膜523采用诸如非光敏感丙烯酸树脂的有机树脂。对于第三层间绝缘膜524，采用了这样的薄膜，该薄膜与其它绝缘膜相比，难以透过诸如水分和氧气的会引起电致发光材料退化的物质。典型地，优选使用通过射频溅射形成的DLC薄膜、氮化碳薄膜、氮化硅薄膜等。
随后，通过刻蚀第一层间绝缘膜522、第二层间绝缘膜523和第三层间绝缘膜524，形成接触孔。然后形成布线530和535。布线530通过接触孔连接到第一接触端510。布线531和532通过接触孔连接到岛状半导体薄膜503。布线533和534分别通过接触孔连接到岛状半导体薄膜504。布线530至535可以采用例如Ti\Al\Ti、Al-C合金或Al-C-Ni合金的叠层结构。
通过形成透明导电膜以覆盖第三层间绝缘膜524和布线530至535并进行图形化，可以形成连接到布线534的第一电极(阳极)540和连接到接触孔内第一连接端510的第二连接端541(图9A)。作为导电材料，透明导电膜可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、和掺镓的氧化锌(GZO)、或者其它透光的导电氧化物材料。此外，可以使用含有ITO和氧化硅的氧化铟锡(下文中称为ITSO)、或者另外混合了2％至20％氧化锌(ZnO)的含有氧化硅的氧化铟。除了上面的透光导电氧化物材料之外，可以使用由TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等中一种或多种形成的单层结构；由氮化钛薄膜和以铝为主要成分的薄膜形成的叠层结构；或者是由氮化钛薄膜、以铝为主要成分的薄膜、以及氮化钛薄膜形成的三层结构。然而，当在由不是透光导电氧化物材料制成的阳极提取光时，其薄膜厚度设成可透过光(优选约为5nm至30nm)。
通过使用聚乙烯醇多孔体的CMP摩擦和抛光第一电极540，以使表面平坦。利用CMP摩擦之后，可对第一电极540的表面进行紫外线辐照、氧气等离子体处理等。
接着，如图9B所示，在第三层间绝缘膜524上形成堤岸542。堤岸542可以采用含有Si-O键和Si-CHx键、以有机树脂薄膜、无机绝缘膜、和硅氧烷基材料为起始材料制成的绝缘膜等。堤岸542将覆盖第一电极540的端部并包括与第一电极540交叠的区域内的开口部分。堤岸542的开口部分的端部理想地制成圆形，使得随后在该端部中形成的电致发光层543没有孔洞。特别地，开口部分内堤岸542的截面优选地具有约0.2μm至2μm的曲率半径。堤岸542也包含开口部分，以暴露第二连接端541的一部分。
在本实施模式中，示出了使用正光敏感聚丙烯酸树脂作为堤岸542的例子。作为光敏感聚丙烯酸树脂，存在正型，其中暴露于诸如光、电子、或离子的能量线的部分被清除，以及负型，其中暴露于这种能量线的部分被保留。在本发明中，可使用负有机树脂薄膜。此外，可以采用光敏感聚酰亚胺形成堤岸542。在使用负聚丙烯酸树脂形成堤岸542时，开口部分的端部具有S形截面。此时，开口部分的上端部和下端部的曲率半径理想地为0.2μm至2μm。
根据上述结构，可以改善电致发光层543和随后将形成的阴极的覆盖度，且可以防止第一电极540和阴极在电致发光层543中形成的孔中短路。此外，通过减轻电致发光层543的应力，可以抑制其中发光区域减小的称为收缩的缺陷并因此改善可靠性。
可进行在空气中的热处理或者在真空气氛中的热处理(真空烘烤)，以便除去形成电致发光层543之前堤岸542和第一电极540中吸收的水分、氧气等。特别地，在真空气氛中进行热处理，衬底温度为200℃至450℃，或者优选250℃至300℃，时间约0.5至20小时。真空气氛理想地设为4×10-5Pa(3×10-7Torr)或更小，如果可能则设为4×10-6Pa(3×10-8Torr)或更小。对于在真空气氛中进行热处理之后形成电致发光层543的情形，就在形成电致发光层543之前将衬底置于真空气氛中，可以进一步改善可靠性。同样地，可以在真空烘烤之前或之后用紫外辐射辐照第一电极540。
通过采用诸如ITSO的含有透光导电氧化物材料和氧化硅的导电薄膜形成与第三层间绝缘膜524接触的电极(本实施例中为第一电极540)且通过使用氮化硅形成第三层间绝缘膜524，与使用其它材料形成第一电极540和第三层间绝缘膜524的情形相比，发光元件的亮度得到提高。这种情况下，由于第一电极540中所含有的氧化硅，水分容易被吸附，所以上述真空烘烤是极为有效的。
接着，在第一电极540上形成电致发光层543。电致发光层543具有单层结构或叠层结构，而且每一层中不仅可包含有机材料，还可包含无机材料。当在电致发光层543中用于阴极的材料的功函数并非足够低时，理想地应设有电子注入层。
形成第二电极(阴极)544以覆盖电致发光层543。第一电极540、电致发光层543、和第二电极544在堤岸542的开口部分中相互交叠，交叠部分对应于发光元件545。
此外，具有低功函数的金属、合金、导电化合物、这些材料的混合物等可以用作第二电极544。特别地，除了诸如Li和Cs的碱金属和诸如Mg、Ca、和Sr的碱土金属之外，还可以使用含有这些金属的合金(例如Mg:Ag、Al:Li和Mg:In)、含有这些金属的化合物(CaF2、CaN等)以及诸如Yb和Er的稀土金属等。当设有电子注入层时，可以使用诸如Al层的另一个导电层。在从阴极一侧出光的情况中，可以使用其它透光导电的氧化物材料，例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、和掺镓的氧化锌(GZO)。此外，可以使用ITO、含有氧化硅的氧化铟锌(ITSO)、或者含有另外混合了2％至20％氧化锌(ZnO)的氧化硅的氧化铟。在使用透光导电氧化物材料时，理想地在电致发光层543中设有电子注入层。通过将阴极的薄膜厚度制成足以透光，优选为约5nm至30nm，不使用透光导电氧化物材料，就可以从阴极一侧提取光。此时，使用透光导电氧化物材料制造透光导电层以接触阴极的顶部或底部，从而抑制阴极和导电层的薄层电阻。
形成发光元件545之后，可以在第二电极544上形成保护膜。和第三层间绝缘膜524的情形相同，保护膜由这样的薄膜制成，该薄膜与其它绝缘膜相比，难以透过诸如水分和氧气的会引起发光元件恶化的物质。典型地，优选使用通过射频溅射形成的DLC薄膜、氮化碳薄膜、氮化硅薄膜等。此外，保护膜可采用难以透过诸如水分和氧气的物质的上述薄膜和与该薄膜相比容易透过物质的薄膜形成的叠层薄膜。
在本实施模式中，描述了使用第一电极540作为阳极，使用第二电极544作为阴极的例子；然而，本发明不限于这种结构。第一电极540可以用作阴极，第二电极544可以用作阳极。
完成到图9B为止的所有步骤后，用粘合剂547将发光元件545密封在衬底501和覆盖材料546之间，从而如图9C所示地不把发光元件545暴露于空气。此时，用惰性气体填充覆盖材料546的内侧，或者在内部安排具有吸湿性能的材料(例如氧化钡)，可以改善发光元件545的可靠性。注意，在堤岸542中形成的第二连接端541一部分的开口部分被暴露，以便不被密封在衬底501和覆盖材料546之间。
在本实施模式中，由纳米压印方法形成的抗蚀剂掩模用作掩模，以通过图形化形成TFT栅电极；然而，本发明不限于这种结构。例如，在形成岛状半导体薄膜503和504时，可以使用由纳米压印方法形成的抗蚀剂掩模。此外，在形成布线530至535和第一电极(阳极)540时，可以使用由纳米压印方法形成的抗蚀剂掩模。另外，在第一层间绝缘膜522、第二层间绝缘膜522、和第三层间绝缘膜522中形成接触孔时，可以使用由纳米压印方法形成的抗蚀剂掩模。同样地，在堤岸542中形成开口部分时，可以使用由纳米压印方法形成的抗蚀剂掩模。注意，直接采用纳米压印方法形成凹陷部分，且随后刻蚀凹陷部分，可以形成接触孔和开口部分。
注意，本发明的制造方法不一定限于上面的模式。上述实施模式特别地描述了本发明的一种模式。因此，本发明不限于上述实施模式，根据本发明的技术思想进行变化和修改是可能的。
此外，通过把根据上述步骤制造的半导体元件转移到诸如塑料的弹性衬底上，可以制造半导体器件。转移半导体元件的方法各种各样，例如：在衬底和半导体元件之间提供金属氧化物薄膜，通过由于金属氧化物薄膜结晶引起的脆变分离半导体元件；在衬底和半导体元件之间提供包含氢的非晶硅薄膜，进行激光辐照或者刻蚀以除去非晶硅薄膜，并分离衬底和半导体元件；以及从其上形成半导体元件的衬底上机械分离半导体元件或者通过使用溶液或气体刻蚀从衬底分离半导体元件。注意，可以在制造显示元件之前或者之后进行转移的步骤。
可以结合上述实施模式执行本实施例。
实施例1
在本实施例中，描述了模子的对准方法。
图10A中，示出了使用诸如CCD(电荷耦合器件)的成像装置605对准抗蚀剂601和模子602的模式。注意，抗蚀剂601用作用于图形化在岛状半导体薄膜603上形成的导电膜604的抗蚀剂掩模。
在本实施模式中，通过图形化半导体薄膜，同时形成抗蚀剂601一侧上用作对准参考标记的标记606和岛状半导体薄膜603。此外，模子602中形成的图形的一部分用作位于模子602一侧的充当对准参考标记的标记607，。
图10A中，通过从模子602和抗蚀剂601之间的间隙使用成像装置对标记606和607成像，进行模子602和抗蚀剂601的对准。根据上述结构，可以在模子602的透光差的情况下进行模子602和抗蚀剂601的对准。
图10B示出了模子602透光时，对准抗蚀剂601和模子602的模式。在图10B中，相同的符号用于标识与图10A所示的相同部分。在图10B中，使用成像装置605，从相对于模子602的抗蚀剂601的相对侧透过模子602，对标识606和607进行成像，从而对准模子602和抗蚀剂601。根据上述结构，可以使用从一个方向采集图像的成像装置605。
可以结合上述实施模式执行本实施例。
实施例2
在本实施例中，描述了在一个衬底上形成许多半导体器件的情况下使用模子形成图形的例子。
图11A示出了衬底701和模子703的模式，衬底701上形成抗蚀剂702。在模子703内形成与每个半导体器件相对应的图形。模子703压到抗蚀剂702上，从而在抗蚀剂702中形成图形。
从抗蚀剂702分离模子703。在图11B中，示出了形成了图形的抗蚀剂702的模式。随后，如图11C所示，通过灰化等除去形成了图形的抗蚀剂702的表面，从而形成抗蚀剂掩模704。
本实施例中示出了通过使用模子一次在大尺寸衬底上形成图形的例子。然而，本发明的结构不限于此。可以不止一次地将模子压到大尺寸衬底上，来形成图形。这种情况下，使用光纳米压印方法，且用于形成图形的区域依次地并选择性地被曝光。
使用光刻的情况下，由于衬底尺寸变得更大，光掩模的成本增加。此外，由于一次进行曝光的面积受限，出现用于图形化的总时间增加的问题。然而，在使用如本发明的纳米压印方法的情况下，不需要光掩模，而且即使形成图形的衬底变得更大，也可以抑制图形形成的时间。
可以结合上述实施模式和实施例执行本实施例。
实施例3
本发明的半导体器件可以应用于各种电子装置，例如摄影机、数码相机、护目镜型显示器(头戴型显示器)、导航系统、声音再现装置(汽车音响、组合音响等)、笔记本个人计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机、电子图书等)、配有记录媒质的图像再现装置(典型地，再现诸如数字化多功能盘(DVD)的记录媒质且具有用于显示再现图像的显示器的装置)。图12A至12C示出了这种电子器件的具体例子。
图12A示出了个人计算机，其包括主体2101、显示部分2102、操作键2103、扬声器部分2104等。本发明的半导体器件可以应用于显示部分2102和信号处理电路。
图12B示出了护目镜型显示装置，其包括主体2201、显示部分2202、耳机2203、支持部分2204等。本发明的发光器件可以应用于显示部分2202和信号处理电路。支持部分2204可以是将护目镜型显示装置固定在用户头上的类型，或者是将其固定在用户身体上除了头之外的其它部分的类型。
图12C示出了显示器件，其包含机壳2401、显示部分2402、扬声器部分2403等。本发明的发光器件可以应用于显示部分2402和信号处理电路。注意，该显示器件包括用于个人计算机、用于TV广播接收、用于广告显示等的所有信息显示装置。
如前所述，本发明的申请范围如此广泛以致其可以应用于各种领域的电子装置。此外，可以结合任何前述实施模式和实施例使用本实例的电子装置。