具有接地写位线和电隔离读位线的MRAM体系结构转让专利
申请号 : CN200480002158.7
文献号 : CN1735942B
文献日 : 2010-06-09
发明人 : 约瑟夫·J·纳哈斯
申请人 : 爱沃斯宾技术公司
摘要 :
磁阻随机访问存储器(MRAM)阵列(200)的每个存储器单元(260，262，266，268)具有磁隧道结(MTJ)和被连接到所述MTJ的晶体管(261)。由沿着所述阵列的行和列的写线(220，232)发生写。一组写线(232，236)被连接到所述MTJ的没有被连接到所述晶体管的端部。从而这些写线接近所述MTJ，并且因此具有到所述MTJ的良好的磁耦合，这对保持写电流为低是重要的。这些写线在一端被驱动器(240，252)驱动。另一方面感知发生在被连接到没有被连接到所述MTJ的存储器单元的晶体管的端部的读位线(222)上。通过使得读出放大器(270)在与写驱动器不同的线上，感知没有被写驱动器(240，252)的电容减慢。
权利要求 :
1.一种存储器，包括：
具有第一端子和第二端子的第一磁隧道结；
具有被连接到第一磁隧道结的第一端子的第一电流电极、第二电流电极和控制电极的第一晶体管；
在第一方向上与第一磁隧道结接近的第一写字线；
被连接到第一晶体管的控制电极的第一读字线；
读出放大器；
其特征在于，所述存储器进一步包括：
在与所述第一方向成直角的第二方向上与第一磁隧道结接近地经过，并且被连接到第一磁隧道结的第二端子的第一写位线；
第一读位线，它将第一晶体管的第二电流电极连接到所述读出放大器。
2.如权利要求1的存储器，其中第一写位线具有被连接到地的第一端部以及被连接到第一位写驱动器的第二端部。
3.如权利要求2的存储器，其中第一写字线具有被连接到正电源端子的第一端部和被连接到字写驱动器的第二端部。
4.如权利要求1的存储器，还包括：
具有第一端子和第二端子的第二磁隧道结；
具有被连接到第二磁隧道结的第一端子的第一电流电极、第二电流电极和控制电极的第二晶体管，其中第一写字线在第一方向上接近第二磁隧道结，并且第一读字线被连接到第二晶体管的控制电极；
在第二方向上与第二磁隧道结接近地经过，并且被连接到第二磁隧道结的第二端子的第二写位线；和第二读位线，它将第二晶体管的第二电流电极连接到所述读出放大器。
5.如权利要求4的存储器，其中第一写位线具有被连接到地的第一端部和被连接到第一位写驱动器的第二端部，并且第二写位线具有被连接到地的第一端部和被连接到第二位写驱动器的第二端部。
6.如权利要求4的存储器，还包括：
具有第一端子和第二端子的第三磁隧道结；
具有被连接到第三磁隧道结的第一端子的第一电流电极，第二电流电极和控制电极的第三晶体管，其中第一写位线在第二方向上接近地经过第三磁隧道结，并且被连接到第三磁隧道结的第二端子，并且第一读位线将第三晶体管的第二电流电极连接到读出放大器；
在第一方向上与第三磁隧道结接近的第二写字线；和被连接到第三晶体管的控制电极的第二读字线。
7.如权利要求6的存储器，其中第一写位线具有被连接到地的第一端部和被连接到第一位写驱动器的第二端部，并且第二写位线具有被连接到地的第一端部和被连接到第二位写驱动器的第二端部。
8.如权利要求6的存储器，还包括：
具有第一端子和第二端子的第四磁隧道结；
具有被连接到第四磁隧道结的第一端子的第一电流电极、第二电流电极和控制电极的第四晶体管；
其中：
第二写字线与第四磁隧道结接近，并且在第一方向上；
第二读字线被连接到第四晶体管的控制电极；
第二写位线在第二方向上与第四磁隧道结接近地经过，并且被连接到第四磁隧道结的第二端子；和第二读位线将第四晶体管的第二电流电极连接到读出放大器。
9.如权利要求8的存储器，其中第一写位线具有被连接到地的第一端部和被连接到第一位写驱动器的第二端部，并且第二写位线具有被连接到地的第一端部和被连接到第二位写驱动器的第二端部。
10.一种读被选择的存储器单元的状态的方法，包括：提供被布置在多个行和列中的随机访问存储器单元的阵列，每个随机访问存储器单元包括：具有第一端子和第二端子的磁隧道结；
具有被连接到所述磁隧道结的第一端子的第一电流电极、被连接到多个字线中的一个的控制电极和第二电流电极的晶体管；
提供与所述磁隧道结接近地与所述行和列对齐的多个写线，其中每个磁隧道结被连接到多个写线中的一个；
提供读出放大器；
其特征在于，所述方法还包括：
将写位线连接到所述磁隧道结的第二端子；以及经由不同于写位线的读位线，将被选择的存储器单元的所述晶体管的第二电流电极连接到读出放大器。
说明书 :
技术领域
本发明涉及磁阻随机访问存储器(MRAM)，并且更具体地涉及用于MRAM的体系结构。
背景技术
在包括MRAM在内的任意的存储器类型中，不断地希望减小存储器的大小并且提高性能。性能的一个重要方面是存储器被读和编程(写)的速度。速度的限制包括诸如位单元的性能和贯穿阵列的连线的电容等。已经开发了各种技术以便改进这些特性。例如，存储器阵列通常被分为子阵列，从而没有单个连线是过度电容性的。这还可以减小功率消耗。在MRAM中已经开发了这种技术以便通过将单元收集到单元组中减小位线的电容。全局位线仅被有选择地连接到被选择的地。这种连接具有减小被连接到全局位线的存储器单元的数目的有益效果。
MRAM存储器需要磁隧道结之上和之下的金属线中的电流以便产生将数据写入位单元中的磁场。该磁场改变磁隧道结中的磁材料的极性，从而改变位单元的状态，并且因此改变所述隧道结的电阻。传导被用于为MRAM单元产生磁场的电流的金属线相对于磁隧道结的放置影响所希望的磁场的特性。然而，用于对单元进行分组以便改进读效率的技术涉及所述隧道结和被用于写所述单元的其它金属线之间的附加的金属线。附加的金属线使得被用于写所述单元的金属线远离所述隧道结，从而减小了写效率。因此，以这种技术，读速度中的改善被写效率的下降抵消了。然而，MRAM希望的是一种通用的存储器，它可以具有高速度并且是非易失的。
MRAM存储器需要磁隧道结之上和之下的金属线中的电流以便产生将数据写入位单元中的磁场。该磁场改变磁隧道结中的磁材料的极性，从而改变位单元的状态，并且因此改变所述隧道结的电阻。传导被用于为MRAM单元产生磁场的电流的金属线相对于磁隧道结的放置影响所希望的磁场的特性。然而，用于对单元进行分组以便改进读效率的技术涉及所述隧道结和被用于写所述单元的其它金属线之间的附加的金属线。附加的金属线使得被用于写所述单元的金属线远离所述隧道结，从而减小了写效率。因此，以这种技术，读速度中的改善被写效率的下降抵消了。然而，MRAM希望的是一种通用的存储器，它可以具有高速度并且是非易失的。
发明内容
根据本发明一个方面，提供一种存储器，包括：具有第一端子和第二端子的第一磁隧道结；具有被连接到第一磁隧道结的第一端子的第一电流电极、第二电流电极和控制电极的第一晶体管；在第一方向上与第一磁隧道结接近的第一写字线；被连接到第一晶体管的控制电极的第一读字线；读出放大器；其特征在于，所述存储器进一步包括：在与所述第一方向成直角的第二方向上与第一磁隧道结接近地经过，并且被连接到第一磁隧道结的第二端子的第一写位线；第一读位线，它将第一晶体管的第二电流电极连接到所述读出放大器。
根据本发明另一方面，提供一种读被选择的存储器单元的状态的方法，包括：提供被布置在多个行和列中的随机访问存储器单元的阵列，每个随机访问存储器单元包括：具有第一端子和第二端子的磁隧道结；具有被连接到所述磁隧道结的第一端子的第一电流电极、被连接到多个字线中的一个的控制电极和第二电流电极的晶体管；提供与所述磁隧道结接近地与所述行和列对齐的多个写线，其中每个磁隧道结被连接到多个写线中的一个；提供读出放大器；其特征在于，所述方法还包括：将写位线连接到所述磁隧道结的第二端子；以及经由不同于写位线的读位线，将被选择的存储器单元的所述晶体管的第二电流电极连接到读出放大器。
根据本发明另一方面，提供一种读被选择的存储器单元的状态的方法，包括：提供被布置在多个行和列中的随机访问存储器单元的阵列，每个随机访问存储器单元包括：具有第一端子和第二端子的磁隧道结；具有被连接到所述磁隧道结的第一端子的第一电流电极、被连接到多个字线中的一个的控制电极和第二电流电极的晶体管；提供与所述磁隧道结接近地与所述行和列对齐的多个写线，其中每个磁隧道结被连接到多个写线中的一个；提供读出放大器；其特征在于，所述方法还包括：将写位线连接到所述磁隧道结的第二端子；以及经由不同于写位线的读位线，将被选择的存储器单元的所述晶体管的第二电流电极连接到读出放大器。
附图说明
参考下面的附图从本发明下面详细的描述中本领域的技术人员将会容易地了解本发明的上述的和其它的以及更详细的目标和优点：
图1是磁阻随机访问存储器器件的简化的截面图；
图2是具有字和位线的磁阻随机访问存储器器件的简化的截面图；
图3是示出了在磁阻随机访问存储器器件中产生直接或触发写模式的磁场幅值组合模拟的图；
图4是示出了当都被导通时字电流和位电流的时序图的图；
图5是示出了当将“1”写为“0”时，对于触发写模式，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图6是示出当将“0”写为“1”时，对于触发写模式，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图7是示出当将“1”写为“0”时，对于直接写模式，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图8是示出当将“0”写为已经是“0”的状态时，对于直接写模式，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图9是示出当仅有位电流被导通时，字电流和位电流的时序图的图；
图10是示出当仅有位电流被导通时，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图11是根据本发明的实施例的触发存储器的方框图；
图12是图11的存储器部分的更详细的图；
图13是有助于理解图11的存储器的操作的时序图；
图14是图11的存储器的部分的电路图，示出了该发明性体系结构的实施例；
图15是被用于图14的体系结构的实现的存储器单元的第一横截面图；和
图16是图15的存储器单元的第二横截面图。
图1是磁阻随机访问存储器器件的简化的截面图；
图2是具有字和位线的磁阻随机访问存储器器件的简化的截面图；
图3是示出了在磁阻随机访问存储器器件中产生直接或触发写模式的磁场幅值组合模拟的图；
图4是示出了当都被导通时字电流和位电流的时序图的图；
图5是示出了当将“1”写为“0”时，对于触发写模式，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图6是示出当将“0”写为“1”时，对于触发写模式，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图7是示出当将“1”写为“0”时，对于直接写模式，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图8是示出当将“0”写为已经是“0”的状态时，对于直接写模式，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图9是示出当仅有位电流被导通时，字电流和位电流的时序图的图；
图10是示出当仅有位电流被导通时，磁阻随机访问存储器器件的磁矩矢量的旋转的图；
图11是根据本发明的实施例的触发存储器的方框图；
图12是图11的存储器部分的更详细的图；
图13是有助于理解图11的存储器的操作的时序图；
图14是图11的存储器的部分的电路图，示出了该发明性体系结构的实施例；
图15是被用于图14的体系结构的实现的存储器单元的第一横截面图；和
图16是图15的存储器单元的第二横截面图。
具体实施方式
存储器体系结构使用分离的字线用于读和写操作，以及分离的位线用于读和写操作。这些特性提供了更小的写驱动器区域并且因此存储器核心的更小的平均位大小的益处。
现在转到图1，它示出了根据本发明的优选实施例的MRAM阵列3的简化的截面图。在这个图示中，仅示出了单个磁阻存储器器件10，但是应当理解，MRAM阵列3包括若干MRAM器件10，并且我们为了描述写方法的简便，仅示出了一个这种器件。
MRAM器件10包括写字线20和写位线30。写字线20和写位线30包括传导性材料，从而可以传导电流。在这个图示中，写字线20被定位于MRAM器件10的顶部，并且写位线30被定位于MRAM器件10的底部并且与字线20成90°(见图2)。可替换地，写字线20可以被定位于MRAM器件10的底部，并且写位线30可以被定位于MRAM器件10的顶部。
MRAM器件10包括由第一磁性区域15，隧道效应挡板16和第二磁性区域17组成的隧道结，其中隧道效应挡板16被夹在第一磁性区域15和第二磁性区域17之间。在优选实施例中，第一磁性区域15包括三层结构18，该三层结构18具有在两个铁磁性层45和55之间的抗铁磁性连接隔板层65。抗铁磁性连接隔板层65具有厚度86，并且铁磁性层45和55分别具有厚度41和51。此外，磁性区域17具有三层结构19，三层结构19具有两个铁磁性层46和56之间的抗铁磁性连接隔板层66。抗铁磁性连接隔板层66具有厚度87，并且铁磁性层46和56分别具有厚度42和52。
一般地，抗铁磁性连接隔板层65和66包括元素Ru，Os，Re，Cr，Rh，Cu中的至少一种或它们的组合。此外铁磁性层45，55，46和56包括元素Ni，Fe，Mn，Co中的至少一种或它们的组合。还应当理解，磁性区域15和17可以包括合成抗铁磁层(SAF)材料结构而不是三层结构，并且这个实施例中使用三层结构只是为了说明目的。例如，一种这种合成抗铁磁层材料结构可以包括铁磁层/抗铁磁连接隔板层/铁磁层/抗铁磁连接隔板层/铁磁层结构的五层堆。
铁磁性层45，55中的每个分别具有磁矩矢量57和53，通过抗铁磁连接隔板层65的连接，它们通常保持反向平行。同样，磁性区域15具有合成磁矩矢量40，并且磁性区域17具有合成磁矩矢量50。合成磁矩矢量40和50被沿着与写字线20和写位线30成一个角度(优选地为45°)的各向异性的易磁化轴被定向(见图2)。此外，磁性区域15是一个自由铁磁性区域，其含义是合成磁矩矢量40在出现被施加的磁场时可以自由旋转。磁性区域17是固定铁磁区域，其含义是在出现适度被施加的磁场时合成磁矩矢量50不能自由旋转，并且被用作参考层。
虽然在每个三层结构18中的两个铁磁层之间示出了抗铁磁连接隔板层，应当理解所述铁磁层可以通过其它方式(诸如静磁场或其它装置)被抗铁磁地连接。例如，当单元的长宽比被减小到5或更小时，由于静磁磁通闭合(magnetostatic flux closure)铁磁层被反向平行地连接。
在优选实施例中，MRAM器件10具有三层结构18，所述三层结构18具有长/宽比范围为1到5的非圆平面。然而，我们给出了一个圆形的平面(见图2)。在优选实施例中MARM器件10具有圆形形状，以便最小化由于形状各向异性对转换场的贡献，并且还因为它更容易使用光刻工艺横向地将该器件调节为更小的尺寸。然而应当理解，MRAM器件10可以具有其它形状，诸如正方形，椭圆形，矩形或菱形，但是为了简单起见被以是圆形举例说明。
此外，在MRAM阵列3的制造过程中，每个相继层(即30，55，65等)被沉积或顺序地形式，并且每个MARM器件10可以被以选择性沉积，光刻工艺，蚀刻等由半导体工业公知的任何技术定义。在至少铁磁层45和55的沉积过程中，提供一个磁场以便为这个对设置优选的易磁化轴(感生各向异性)。被提供的磁场为磁矩矢量53和57建立优选的各向异性轴。如前面说明的，该优选的轴被选择为位于写字线20和写位线30之间的45°处。
现在转到图2，它示出了根据本发明的MRAM阵列3的简化的平面图。为了简化对MRAM器件10的说明，所有方向将以示出的x和y轴系统100以及顺时针旋转的方向94和逆时针旋转的方向96为基准。为了进一步简化描述，MRAM器件10在区域15内包括一个具有磁矩矢量53和57以及合成磁矩矢量40的三层结构。再有，仅给出了区域15的磁矩矢量，因为它们将被转换。
为了说明写方法如何工作，假设磁矩矢量53和57的优选的各向异性轴相对于负x和负y方向定向于45°角，并且相对于正x和正y方向定向于45°角。作为例子，图2示出了相对于负x和负y方向定向于45°角的磁矩矢量53。因为磁矩矢量57一般朝向磁矩矢量53的逆向，它相对于正x和正y方向定向于45°角。如前所述，这种初始定向将被用于示出写方法的例子。
在优选实施例中，写字电流60被定义如果流入正x方向则为正，并且写位电流70被定义为如果流入正y方向则为正。写字线20和写位线30的用途是在MRAM10内建立磁场。正的写字电流60将感应圆周写字磁场Hw80，并且正的写位电流70将感应圆周写位磁场Hb90。因为在这个例子中写字线20在该元件的平面内位于MRAM器件10之上，对于正的写字电流60，Hw80将被在正y方向上施加于MRAM器件10。类似地，因为写位线30在该元件的平面内位于MRAM器件10之下，对于正的写位电流70，Hb90将被在正x方向上施加于MRAM器件10。应当理解正和负电流的定义是任意的，并且此处的定义仅用于说明目的。反转所述电流的影响是将改变MRAM器件10内感应磁场的方向。对于本领域的技术人员电流感应的磁场的行为是公知的，并且此处将不再进一步详细描述。
现在转到图3，它示出了SAF三层结构的模拟的转换行为。所述模拟包括两个单域磁层，它们以固有的各向异性近似地具有相同的磁矩(近似平衡的SAF)，它们被抗铁磁性地连接，并且它们的磁动力学被以Landau-Lifshitz等式描述。X轴是以奥斯特表示的写字线磁场幅值，并且y轴是以奥斯特表示的写位线磁场幅值。所述磁场被以图4中示出的脉冲序列100施加，其中脉冲序列100包括是时间的函数的写字电流60和写位电流70。
图3中示出了三个操作区域。在区域92，没有转换。对于操作于区域95中的MRAM，实行直接写方法。当使用直接写方法时，没有必要确定MRAM器件的初始状态，因为如果将被写的状态与被存储的状态不同，状态只是被转换。对写状态的选择由写字线20和写位线30两者中的电流的方向确定。例如，如果希望写“1”，则该两种线中的电流的方向将为正。如果“1”已经被存储在该元件中，则MRAM器件的最终状态将继续为“1”。此外，如果“0”被存储，并且“1”将被以正电流写入，则MRAM器件的最终状态将是“1”。当通过在写字线和写位线两者中使用负电流写“0”时，获得类似的结果。因此，不论其初始状态如何，任一状态可以被以电流脉冲的适当极性编程为所希望的“1”或“0”。在整个本公开中，区域95中的操作将被定义为“直接写模式”。
对于区域97内的MRAM操作，实行触发写方法。当使用触发写方法时，因为不论电流的方向如何，只要为写字线20和写位线30两者选择极性相同的电流脉冲，每次MRAM器件被写时状态都被转换，所以在写之前需要确定MRAM器件的初始状态。例如，如果“1”最初被存储，则在一个正电流脉冲系列被流过写字线和写位线之后，该器件的状态将被转换为“0”。在被存储的“0”状态上重复该正电流脉冲序列，将使其返回到“1”。因此，为了能够在存储器元件中写入所希望的状态，MRAM器件10的初始状态必须首先被读，并且与将被写的状态比较。所述的读和比较可能需要附加的逻辑电路，包括用于存储信息的缓冲区和用于比较存储器状态的比较器。然后仅在如果被存储的状态和将被写的状态不同时，MRAM器件10被写。这种方法的一个优点是，功率消耗被降低了，因为仅有不同的位被转换。使用触发写方法的另一优点是仅需要单一极性电压，并且因此，可以使用更小的N沟道晶体管驱动MRAM器件。在整个本公开中，区域97中的操作将被定义为“触发写模式”。
两种写方法都涉及在写字线20和写位线30中提供电流，从而磁矩矢量53和57可以朝向前面所述的两个优选方向中的一个。为了完整地阐述两种转换模式，现在给出描述磁矩矢量53，57和40的时间演化的特定例子。
现在转到图5，它示出了用于使用脉冲序列100将“1”写为“0”的触发写模式。在这个图示中，在时刻t0，磁矩矢量53和57朝向图2中示出的优选方向。这个朝向被定义为“1”。
在时刻t1，正写字电流60被导通，它感应出指向正y方向的Hw80。正Hw80的影响是使得近似平衡的反向排列的MRAM三层“反转”并且变为近似地朝向被施加的场方向的90°。铁磁层45和55之间的有限的抗铁磁互换作用将允许磁矩矢量53和57现在以一个小的角度向该磁场方向偏转，并且合成磁矩矢量40将对着磁矩矢量53和57之间的角，并且将Hw80对齐。因此，磁矩矢量53被以顺时针方向94旋转。因为合成磁矩矢量40是磁矩矢量53和57的矢量和，磁矩矢量57也以顺时针方向94旋转。
在时刻t2，正的写位电流70被导通，它感应出正Hb90。因此，合成磁矩矢量40同时被Hw80指向正y方向和由Hb90指向正x方向，这具有这样的效果，使得有效磁矩矢量40进一步在顺时针方向94上旋转直到它一般地朝向正x方向和正y方向之间的45°角时为止。因此，磁矩矢量53和57也将进一步在顺时针方向94上旋转。
在时刻t3，写字电流60被截止，从而现在只有Hb90引导合成磁矩矢量40，合成磁矩矢量40现在将朝向正x方向。磁矩矢量53和57两者现在一般地将定向在经过了它们的各向异性难磁化轴的不稳定点的角。
在时刻t4，写位电流70被截止，从而磁场力不再作用于合成磁矩矢量40。因此，磁矩矢量53和57将变为朝向它们最接近的优选方向以便最小化异向能。在该情况下，磁矩矢量53的优选方向是相对于正y方向和正x方向45°角。这个优选方向还与磁矩矢量53在时刻t0的初始方向成180°，并且被定义为“0”。应当理解，通过在写字线20和写位线30两者中使用负电流，MRAM器件10也可以被通过在逆时针方向96上旋转磁矩矢量53，57和40被转换，但是被出于示例说明的目的另外示出。
现在转到图6，它示出了使用脉冲序列100将“0”写为“1”的触发写模式。示出了如前所述的每个时刻t0，t1，t2，t3和t4时的磁矩矢量53和57以及合成磁矩矢量40，示出了以相同的电流和磁场方向将MRAM器件10的状态从“0”转换到“1”的能力。因此，MRAM器件10的状态被以触发写模式写，这相应于图3中的区域97。
对于直接写模式，假设磁矩矢量53在数量上大于磁矩矢量57，从而磁矩矢量40指向与磁矩矢量53相同的方向，但是在零场中具有较小的数量。这种不平衡矩允许偶极能量，它趋于以被施加的场对齐总的矩，以便打破近似平衡SAF的对称。因此，对于给定的电流极性，转换只能发生在一个方向上。
现在转到图7，它示出了使用脉冲序列100使用直接写模式将“1”写为“0”的例子。再次地在此处存储器状态被以相应于负x方向和负y方向指向45°的磁矩矢量53和相对于正x方向和正y方向指向45°磁矩矢量57初始地设定为“1”。以正的写字电流60和正的写位电流70，在如上所述的脉冲序列之后，写以类似于上面所述的触发写模式类似的方式发生。注意磁矩再次在时刻t1“反转”，但是由于不平衡的磁矩和各向异性，结果角被从90°倾斜了。在时刻t4之后，MRAM器件10如所希望的已经被以朝向正x和正y方向内的45°角的合成磁矩矢量40转换为“0”状态。当以负写字电流60和负写位电流70将“0”写为“1”时，获得类似的结果。
现在转到图8，它示出了当新状态与已经被存储的状态相同时使用直接写模式写的例子。在这个例子中，“0”已经被存储在MRAM器件10中，并且现在电流脉冲序列100被重复以便存储“0”。磁矩矢量53和57试图在时刻t1“反转”，但是因为不平衡的磁矩必须克服被施加的磁场，旋转被减小了。因此，存在附加的能障以便旋转出反转状态。在时刻t2，主导矩53近似地与正x轴对齐，并且与它的初始各向异性方向之间小于45°。在时刻t3，磁场被指向沿着正x轴。不是进一步顺时针旋转，系统现在通过相对于被施加的场改变SAF矩的对称来降低它的能量。被动矩57跨过x轴，并且系统以返回到接近它的初始方向的主导矩53稳定下来。因此，在时刻t4当磁场被移去时，被存储在MRAM器件10中的状态将保持为“0”。这个序列说明了图3中区域95示出的直接写模式的机制。因此，在这个约定中，为了写“0”，需要写字线60和写位线70两者中的正电流，并且相反地，为了写“1”，需要写字线60和写位线70两者中的负电流。
如果较大的场被施加，最终与反转和交叉(scissor)相关联的能量下降超过了由不平衡矩的偶极能量建立的防止触发事件的附加能障。此时，将发生触发事件，并且以区域97说明该转换。
可以对在其中采用直接写模式的区域95进行扩展，即，如果时刻t3和t4相等或被构造为尽可能地接近于相等，触发模式区域97可以被移动到更高的磁场。在这个情况下，当写字电流60导通时，磁场方向从相对于位各向异性轴45°处开始，并且然后当写位电流70导通时移动到与位各向异性轴平行。这个例子类似于典型的磁场施加顺序。然而，现在写字电流60和写位电流70大体上同时截止，从而磁场方向不再进一步旋转。因此，被施加的场必须足够大，从而合成磁矩矢量40已经被以导通的写字电流60和写位电流70移动到穿过它的难磁化轴不稳定点。现在触发写模式事件几乎不可能发生，由于磁场方向现在仅被旋转了45°而不是如以前的90°。具有大体上一致的下降时间t3和t4的优点是现在没有对场上升时刻t1和t2的顺序的附加约束。因此，磁场可以被以任意的顺序导通，或也可以大体上一致地导通。
前面所述的写方法是具有高度选择性的，因为仅有在时刻t2和t3之间写字电流60和写位电流70两者被导通的MRAM器件将转换状态。这个特征将在图9和图10中说明。图9示出了当写字电流60没有导通，并且写位电流70被导通时的脉冲序列100。图10示出了MRAM器件10的状态的相应行为。在时刻t0，磁矩矢量53和57以及合成磁矩矢量40朝向图2中所描述的朝向。在脉冲序列100中，写位电流70被在时刻t2导通。在这个时刻中，Hb90将使得合成磁矩矢量40指向正x方向。
因为写字电流60从不被接通，合成磁矩矢量53和57从不被旋转过它们的各向异性难磁化轴不稳定点。结果，当写位电流70在时刻t4被截止时，磁矩矢量53和57将再次将它们自己定向到最接近的优选方向，在这个情况下是时刻t0的初始方向。因此，MRAM器件10的状态没有被转换。应当理解，如果写字电流60在上面所述的类似时刻被导通，并且写位电流70不被截止，将产生相同的结果。这个特性确保阵列中只有一个MRAM器件被转换，而其它器件将保持它们的初始状态。作为结果，避免了无意的转换，并且最小化了位错误。
图11示出了存储器110，包括存储器阵列112，写字解码器114，写字线驱动器116，读字解码器118，读字线驱动器120，一个或多个读出放大器122，读位解码器124，写位解码器126，写位线驱动器128，比较器130，以及输出驱动器132。这些元件被多条线路连接在一起。例如，读位解码器124接收由多个地址信号构成的列地址。存储器阵列112是可以被以触发操作转换的存储器单元的阵列。用于存储器阵列112的存储器单元部分是图14中示出的存储器阵列200，它是被以针对图1的存储器阵列3所说明的方法写的MRAM单元阵列，其中写发生在第四步的45°角直到达到180°为止。在这个特定的优选单元阵列中，存在有用于写操作和读操作的分离的字线和位线。
读字解码器118接收行地址，并且被连接到读字线驱动器120。读字线驱动器120又被连接到存储器阵列112。对于读，读字解码器118基于所述行地址选择存储器阵列112中的读字线。所选择的字线被读字线驱动器120驱动。读位解码器124(它接收所述列地址，并且被连接在读出放大器122和存储器阵列112之间)从读位解码器124基于所述列地址从存储器阵列112选择读位线，并且将它连接到读出放大器122。读出放大器122检测逻辑状态并且将它连接到输出驱动器132和比较器130。对于读，输出驱动器132提供了数据输出信号DO。对于写操作，比较器130对由读出放大器122提供的被选择单元的逻辑状态与被由数据in提供的将被写的所希望的逻辑状态比较。
写字解码器114接收所述行地址，并且被连接到写字线驱动器116，写字线驱动器116又被连接到存储器阵列112。对于写，写字解码器114基于所述行地址在存储器阵列112中选择写字线，并且写字线驱动器又驱动所选择的写字线。写位解码器126接收所述列地址，并且被连接到写位线驱动器128，写位线驱动器128被连接到存储器阵列112。写位解码器126基于列地址选择写位线，并且写位线驱动器128又驱动所选择的写位线，以便触发所选择的单元的状态。
由于存储器阵列112是触发存储器，写触发操作仅在所述单元的逻辑状态必须被反转以便实现被选择单元的所希望的结果逻辑状态时才被完成。因此，比较器130从读出放大器122接收对被选择单元的读操作的输出，并且确定被选择单元是否已经具有所希望的逻辑状态。如果由所述行和列地址确定的被选择单元已经具有了所希望的逻辑状态，则写操作被中止。如果被选择单元的逻辑状态与所希望的状态不同，则比较器向写位线驱动器128指出写将被继续，并且用于被选择的写位线的写位驱动器驱动该被选择的写位线。
图12中示出了图11的存储器110的一部分，包括被连接到写字线WL的写字线驱动器116，被连接到写位线BL的写位线驱动器128，以及被连接到写位线BL和写字线WL交点处的单元134，136，138和140。对于要发生的写，电流被提供到被选择的字线WL，而没有电流在足够的时间内流过被选择的写位线，以便引起沿着所选择的写字线的存储器单元内的第一角度的改变。在电流仍然在被选择的写字线中流动的同时，电流流过被选择的写位线，以便使得所选择的存储器单元发生第二角度的改变。仅在承载电流的写位线和写字线的交点处发生这种第二角度的改变。在电流仍然通过写位线流动的同时，电流被中止流过所选择的写字线，以便引起所选择的存储器单元内的第三角度的改变。仅在被选择的写位线和被选择的写字线的交点处发生这种第三改变。当流过被选择的写位线的电流被中止时，发生被选择的存储器单元的第四角度的改变。
存储器110的写操作还被参考图13的时序图进一步解释。如图13中所示，读操作和写触发操作两者都由如图所示的通过启动读字线WLA引起的行或列地址的改变发起。虽然写不能被执行直到已经确定逻辑状态需要被反转时为止，但是如将被启动的写字线表示的，写周期可以在放大器提供它的输出并且比较器确定该逻辑状态是否需要被反转之前开始。启动(使得电流流过)写字线引起被选择的单元以及沿着被选择的写字线的所有单元中的第一角度的改变，但是如果所述电流被中止而没有启动写位线，则这种改变被翻转。
因此被选择的写字线可以在比较器做出它的确定之前被启动，这是因为第一角度的改变简单地被所述电流的去除反转。必须是这样，因为被选择写字线上的所有单元都经历了第一角度的改变，并且除了一个单元之外的所有单元没有被选择。然而仅有被选择的单元经历第二角度的改变，并且这发生在写位线被启动时。这被示出为发生在比较器已经做出它的希望进行逻辑状态改变的决定之后。第一角度改变被示出为从0°到45°，并且第二改变从45°到90°。第三角度改变被示出为发生在写字线被禁止时(电流被中止)。这被示出为从90°到135°。示出的最后的角度改变是第四角度改变，并且发生在写位线被禁止时。这个角度改变被示出为从135°到180°。
还示出了写的最后阶段可以在发起另一个周期的下一个地址改变之后继续。即使周期是写周期，该周期的开始总是以读开始。地址A被改变为地址B，并且使得读字线B将被选择。这不妨碍以前被选择的单元的写。这给出了读字线改变，但是即使如果地址仅是列改变从而被选择的读字线不改变，持续的电流流动不会不利地影响写的完成。还应注意到，不必在该周期开始时激活写启动，因为无论如何所有的周期都以读操作开始。但是对于将被激活的写字线，写启动信号必须被足够早地激活。
已经针对单个单元被选择做出了解释，但是这只是为了易于理解。实际上，通常将选择若干单元，并且这被在图11中以元件之间的信号连接指出，所述的信号连接为多信号线。因此，例如，如果存储器110是x16存储器，比较器130实际上将做出16个不同的比较，每个比较针对一个被选择的单元。在这16个比较中，只有指示不匹配的那些将以所述的不匹配引起那些被选择的单元的写操作。导致匹配的被选择的单元将被反转。
图14中示出了具有接地写位线和电隔离读位线的MRAM体系结构200。该MRAM体系结构一般地具有位线和字线形式的写线的多个交点，其中存储器单元位于位线和字线的各个交点处。对于每个存储器单元有一条写位线和读位线。类似地，对于每个存储器单元，有一条写字线和读字线。出于说明的目的，图14包括被标记为WBL0的第一写位线220，被标记为RBL0的第一读位线222，被标记为WBL1的第二写位线224，被标记为RBL1的第二读位线226。此外，图14包括被标记为RWL0的第一读字线230，被标记为WWL0的第一写字线232，被标记为RWL1的第二读字线234，被标记为WWL1的第二写字线236。为了说明方便，示出了4个存储器单元，虽然应当理解实现了许多存储器单元。存储器单元210具有磁隧道结(MTJ)单元260和选择晶体管261。存储器单元212具有磁隧道结单元262和选择晶体管263。存储器单元214具有磁隧道结单元266和选择晶体管267。存储器单元216具有磁隧道结单元268和选择晶体管269。每个MTJ单元260，262，266和268具有3个传导路径，第一或水平传导路径，第二或垂直传导路径和第三或对角线传导路径。第一和第二传导路径是写电流传导路径，并且第三传导路径是感知电流传导路径。MTJ单元260的第一传导路径的第一端子被通过写字线232连接到VDD电源电压端子。Vdd电源端子相对于地为正电压。MTJ单元260的第一传导路径的第二端子被连接到MTJ单元262的第一传导路径的第一端子。MTJ单元260的第二传导路径的第一端子通过将写位线220的第一端子连接到地通过写位线220连接到地端子。MTJ单元260的第二传导路径的第二端子被连接到MTJ单元266的第二传导路径的第一端子。MTJ单元260的第三传导路径的第一端子被连接到选择晶体管261的第一电流电极或源极。MTJ单元260的第三传导路径的第二端子被连接到它的第二传导路径的第二端子。选择晶体管261的第二电流电极或漏极被连接到读位线222。选择晶体管261的控制电极或栅极被连接到读字线230。MTJ单元262的第一传导路径的第二端子被通过写字线232连接到写行解码器/驱动器252，它起字行解码器和字写驱动器的作用。MTJ单元262的第二传导路径的第一端子被通过写位线224连接到地。MTJ单元262的第二传导路径的第二端子被通过写位线224连接到MTJ单元268的第二传导路径的第一端子。MTJ单元262的第三传导路径的第一端子被连接到选择晶体管263的第一电流电极或源极。MTJ单元262的第三传导路径的第二端子被连接到它的第二传导路径的第二端子。选择晶体管263的第二电流电极或漏极被连接到读位线226。选择晶体管263的控制电极或栅极被连接到读字线230。MTJ单元266的第一传导路径的第一端子被通过写字线236连接到Vdd电源电压端子。MTJ单元266的第一传导路径的第二端子被连接到MTJ单元268的第一传导路径的第一端子。MTJ单元266的第二传导路径的第二端子被通过写位线220连接到写列解码/驱动器240，它起位列解码器和位写驱动器的作用。MTJ单元266的第三传导路径的第一端子被连接到选择晶体管267的第一电流电极或源极。MTJ单元266的第三传导路径的第二端子被连接到它的第二传导路径的第二端子。选择晶体管267的控制电极或栅极被连接到读字线234，并且晶体管267的第二电流电极或漏极被连接到读位线222。MTJ单元268的第一传导路径的第二端子被通过写字线236连接到写行解码器/驱动器256，它起字行解码器和字写驱动器的作用。MTJ单元268的第二传导路径的第二端子被通过写位线224连接到写列解码器/驱动器244，它起位列解码器和位写驱动器的作用。MTJ单元268的第三传导路径的第一端子被连接到选择晶体管269的第一电流电极或源极。MTJ单元268的第三传导路径的第二端子被连接到它的第二传导路径的第二端子。选择晶体管269的控制电极或栅极被连接到读字线234。选择晶体管269的第二电流电极或漏极被连接到读位线226。读行解码器/驱动器250被连接到读字线230。读行解码器/驱动器254被连接到读字线234。读列解码器242的输入端被连接到读位线222。该读列解码器的输出被连接到读出放大器270的第一输入端。读列解码器246的输入被连接到读位线226。读列解码器246的输出被连接到读出放大器270的第二输入端。读出放大器270的输出端被连接到数据输出以便提供数据输出。
在操作中，假设MRAM体系结构200内的存储器单元210上的触发写操作希望触发该存储器单元的状态。首先响应解码存储器行地址，写行解码器/驱动器252通过写字线232通过存储器单元210和212以及其它单元(未示出)从Vdd端子向写行解码器/驱动器252内的地端子(未示出)施加超过写阈值的第一电流。然后，在写行解码器/驱动器252保持其电流的同时，响应解码存储器列地址，写列解码器/驱动器240通过写位线220通过存储器单元210和214以及其它单元(未示出)向地端子施加超过写阈值的第二电流。然后，在写列解码器/驱动器240保持其电流的同时，写行解码器/驱动器252停止驱动第一电流。然后，写列解码器/驱动器240停止驱动第二电流。这种电流顺序引起MTJ单元260的状态由上面所述的磁场的操作改变。
现在假设MRAM体系结构200内的存储器单元210上的读操作希望读该存储器单元的状态。首先，响应解码存储器行地址，读行解码器/驱动器250通过升高行字线230的电压电位以便提升电压来维持(assert)行字线230。然后选择晶体管261将MJT单元260的第三电流路径(通过磁隧道结的读电流路径)的一个端子连接到读位线222。选择晶体管263还将MJT单元262的第三电流路径(读电流路径)的一个端子连接到读位线226。响应解码存储器列地址，读列解码器242被要求将读位线222连接到感知存储器单元210中的MTJ的状态的读出放大器270。读列解码器246没有被要求。响应感知操作，读出放大器270提供指示存储器单元210的位状态的输出信号Data Out。
图15中示出了由MJT单元260和选择晶体管261组成的存储器的截面图表示。这示出被布置为利用图14的体系结构的MRAM器件的普通元件。在MRAM技术的典型应用中，MRAM器件将出现在具有大量逻辑的电路诸如微处理器上。在这种情况下，将有若干层金属容纳逻辑设计，并且MRAM器件的存储元件将在这些层已经被形成之后制造。这是由于典型的隧道结不能承受大于大约400摄氏度而不衰退。
存储器单元210包括隧道结300，隧道结300被连接到并且极其接近写位线220和互连306，并且极其接近写电流路径232。晶体管261包括源极322，漏极324和栅极323。晶体管261的源极322被通过互连318，互连308，互连310和互连312连接到MRAM器件260，互连318，互连308，互连310和互连312被作为由逻辑使用的金属层而形成。这些金属互连层被如所公知的由通路连接到一起。写电流路径232被形成在与互连318相同的金属层内。栅极323是读字线RWL0 230的一部分，并且被周期地连接到互连320。使用互连320将减少RWL0230的电阻。这是普通的搭接(strapping)技术以便避免多晶硅相对高的电阻。读位线222被通过互连连接到晶体管261的漏极324。
图16示出了如图15中指出的存储器单元210和晶体管261的源极322处的截面图。这个截面图被扩展以便包括存储器212和晶体管263。这示出了与互连诸如互连310同层的读位线RBL0 222，以及与互连诸如互连312同层的读位线RBL1 226。注意隧道结300和WWL0232偏离剖面线，并且因此没有出现在图16中。图16中给出的存储器单元212的部分是写位线WBL1 224。与存储器单元210类似，存储器单元212的第三电流路径被互连340，互连338，互连336，互连334和互连330连接到晶体管263。互连306和330分别提供了到存储器单元210和202的隧道结的直接连接。这些截面图示出这种体系结构可以被制作而不需要需要特殊处理的不常见的结构。
至此，应当明了已经提供了一种改进的MRAM体系结构。公开的MRAM体系结构既改进了存储器的速度也改进了存储器面积的效率。特别是，读速度被改进了而没有牺牲写效率。在这种体系结构中，位选择晶体管将磁隧道结(MTJ)的一个端部或端子直接连接到位线而不是如其它体系结构中的情况将隧道结的一个端子连接到地。所述隧道结的第二端子被连接到写位线，该写位线被连接到地或是另一个参考端子电压。通过该MTJ的选择晶体管到位线的直接连接允许读位线和写位线的电隔离，从而显著地减小了读位线上的电容，并且改进了感知操作的速度。相反，如果读位线和写位线是相同的导体，则在各个端部上需要开关以便在读操作过程中隔离位线。这些开关给位线带来了显著的寄生电容，从而明显地减慢了感知操作。此外，这些开关必然是大的以便给显著的写电流提供小的电阻。因此，消除每个写位线的一个端部上的开关导致存储器体系结构200中显著的尺寸节省。
对此处为了说明的目的而选择的实施例的各种改变和修改对于本领域的技术人员来说是容易的。例如，示出的晶体管可以以任意类型的晶体管实现，并且可以实现各种导电率。可以使用此处说明的存储器体系结构实现各种类型的磁阻存储器单元。虽然此处描述和讨论了特定类型的MRAM单元，也可以使用以不同原理操作的MRAM单元。本发明可以被调整为适合于各种半导体制造工艺。图15和16中示出的互连的数目被作为例子并且针对特定的应用可以被增加或减少。对于图中示出的读出放大器的实现，可以使用任意类型的读出放大器体系结构。此外，可以使用列和行解码器和存储器驱动器的各种实现。应当理解，示出的字和位线可以被从所示出的互换，或是字和位线可以是交替的而不是分离为行和列布置。可以实现任何位大小的存储器，并且可以实现由存储器单元部分的任意的分组。
在这个意义上，这种修改和改变没有脱离本发明的精神，它们被旨在被包括在本发明的范围内，本发明的范围仅由下面的权利要求的清楚的解释确定。
上面已经以特定的实施例说明了本发明的益处，其它优点和对问题的解决方案。然而，所述的益处，其它优点和对问题的解决方案以及可以使得任何益处，其它优点或对问题的解决方案发生或成为更显著的任何元件将不被解释为任意或全部权利要求的必不可少的，被要求的或基本特征或元素。如此处使用的，术语“包括”(“comprises”，“comprising”)或其任何变体旨在覆盖非排他的包括，诸如包括一列元件的处理，方法，制品或装置不仅仅包括这些元件，而是可以包括没有被明确地列于或这种处理，方法，制品或装置所固有的其它元件。如此处使用的，术语一个(“a或an”)被定义为一个或多于一个。如此处使用的，术语多个被定义为两个或对于两个。如此处使用的，术语另一个被定义为至少两个或多个。如此处使用的，术语包括和/或具有被定义为如同包括(即，开放语言)。如此处使用的，术语连接(coupled)被定义为连接(connected)，虽然不必是直接地也不必是机械地连接。
现在转到图1，它示出了根据本发明的优选实施例的MRAM阵列3的简化的截面图。在这个图示中，仅示出了单个磁阻存储器器件10，但是应当理解，MRAM阵列3包括若干MRAM器件10，并且我们为了描述写方法的简便，仅示出了一个这种器件。
MRAM器件10包括写字线20和写位线30。写字线20和写位线30包括传导性材料，从而可以传导电流。在这个图示中，写字线20被定位于MRAM器件10的顶部，并且写位线30被定位于MRAM器件10的底部并且与字线20成90°(见图2)。可替换地，写字线20可以被定位于MRAM器件10的底部，并且写位线30可以被定位于MRAM器件10的顶部。
MRAM器件10包括由第一磁性区域15，隧道效应挡板16和第二磁性区域17组成的隧道结，其中隧道效应挡板16被夹在第一磁性区域15和第二磁性区域17之间。在优选实施例中，第一磁性区域15包括三层结构18，该三层结构18具有在两个铁磁性层45和55之间的抗铁磁性连接隔板层65。抗铁磁性连接隔板层65具有厚度86，并且铁磁性层45和55分别具有厚度41和51。此外，磁性区域17具有三层结构19，三层结构19具有两个铁磁性层46和56之间的抗铁磁性连接隔板层66。抗铁磁性连接隔板层66具有厚度87，并且铁磁性层46和56分别具有厚度42和52。
一般地，抗铁磁性连接隔板层65和66包括元素Ru，Os，Re，Cr，Rh，Cu中的至少一种或它们的组合。此外铁磁性层45，55，46和56包括元素Ni，Fe，Mn，Co中的至少一种或它们的组合。还应当理解，磁性区域15和17可以包括合成抗铁磁层(SAF)材料结构而不是三层结构，并且这个实施例中使用三层结构只是为了说明目的。例如，一种这种合成抗铁磁层材料结构可以包括铁磁层/抗铁磁连接隔板层/铁磁层/抗铁磁连接隔板层/铁磁层结构的五层堆。
铁磁性层45，55中的每个分别具有磁矩矢量57和53，通过抗铁磁连接隔板层65的连接，它们通常保持反向平行。同样，磁性区域15具有合成磁矩矢量40，并且磁性区域17具有合成磁矩矢量50。合成磁矩矢量40和50被沿着与写字线20和写位线30成一个角度(优选地为45°)的各向异性的易磁化轴被定向(见图2)。此外，磁性区域15是一个自由铁磁性区域，其含义是合成磁矩矢量40在出现被施加的磁场时可以自由旋转。磁性区域17是固定铁磁区域，其含义是在出现适度被施加的磁场时合成磁矩矢量50不能自由旋转，并且被用作参考层。
虽然在每个三层结构18中的两个铁磁层之间示出了抗铁磁连接隔板层，应当理解所述铁磁层可以通过其它方式(诸如静磁场或其它装置)被抗铁磁地连接。例如，当单元的长宽比被减小到5或更小时，由于静磁磁通闭合(magnetostatic flux closure)铁磁层被反向平行地连接。
在优选实施例中，MRAM器件10具有三层结构18，所述三层结构18具有长/宽比范围为1到5的非圆平面。然而，我们给出了一个圆形的平面(见图2)。在优选实施例中MARM器件10具有圆形形状，以便最小化由于形状各向异性对转换场的贡献，并且还因为它更容易使用光刻工艺横向地将该器件调节为更小的尺寸。然而应当理解，MRAM器件10可以具有其它形状，诸如正方形，椭圆形，矩形或菱形，但是为了简单起见被以是圆形举例说明。
此外，在MRAM阵列3的制造过程中，每个相继层(即30，55，65等)被沉积或顺序地形式，并且每个MARM器件10可以被以选择性沉积，光刻工艺，蚀刻等由半导体工业公知的任何技术定义。在至少铁磁层45和55的沉积过程中，提供一个磁场以便为这个对设置优选的易磁化轴(感生各向异性)。被提供的磁场为磁矩矢量53和57建立优选的各向异性轴。如前面说明的，该优选的轴被选择为位于写字线20和写位线30之间的45°处。
现在转到图2，它示出了根据本发明的MRAM阵列3的简化的平面图。为了简化对MRAM器件10的说明，所有方向将以示出的x和y轴系统100以及顺时针旋转的方向94和逆时针旋转的方向96为基准。为了进一步简化描述，MRAM器件10在区域15内包括一个具有磁矩矢量53和57以及合成磁矩矢量40的三层结构。再有，仅给出了区域15的磁矩矢量，因为它们将被转换。
为了说明写方法如何工作，假设磁矩矢量53和57的优选的各向异性轴相对于负x和负y方向定向于45°角，并且相对于正x和正y方向定向于45°角。作为例子，图2示出了相对于负x和负y方向定向于45°角的磁矩矢量53。因为磁矩矢量57一般朝向磁矩矢量53的逆向，它相对于正x和正y方向定向于45°角。如前所述，这种初始定向将被用于示出写方法的例子。
在优选实施例中，写字电流60被定义如果流入正x方向则为正，并且写位电流70被定义为如果流入正y方向则为正。写字线20和写位线30的用途是在MRAM10内建立磁场。正的写字电流60将感应圆周写字磁场Hw80，并且正的写位电流70将感应圆周写位磁场Hb90。因为在这个例子中写字线20在该元件的平面内位于MRAM器件10之上，对于正的写字电流60，Hw80将被在正y方向上施加于MRAM器件10。类似地，因为写位线30在该元件的平面内位于MRAM器件10之下，对于正的写位电流70，Hb90将被在正x方向上施加于MRAM器件10。应当理解正和负电流的定义是任意的，并且此处的定义仅用于说明目的。反转所述电流的影响是将改变MRAM器件10内感应磁场的方向。对于本领域的技术人员电流感应的磁场的行为是公知的，并且此处将不再进一步详细描述。
现在转到图3，它示出了SAF三层结构的模拟的转换行为。所述模拟包括两个单域磁层，它们以固有的各向异性近似地具有相同的磁矩(近似平衡的SAF)，它们被抗铁磁性地连接，并且它们的磁动力学被以Landau-Lifshitz等式描述。X轴是以奥斯特表示的写字线磁场幅值，并且y轴是以奥斯特表示的写位线磁场幅值。所述磁场被以图4中示出的脉冲序列100施加，其中脉冲序列100包括是时间的函数的写字电流60和写位电流70。
图3中示出了三个操作区域。在区域92，没有转换。对于操作于区域95中的MRAM，实行直接写方法。当使用直接写方法时，没有必要确定MRAM器件的初始状态，因为如果将被写的状态与被存储的状态不同，状态只是被转换。对写状态的选择由写字线20和写位线30两者中的电流的方向确定。例如，如果希望写“1”，则该两种线中的电流的方向将为正。如果“1”已经被存储在该元件中，则MRAM器件的最终状态将继续为“1”。此外，如果“0”被存储，并且“1”将被以正电流写入，则MRAM器件的最终状态将是“1”。当通过在写字线和写位线两者中使用负电流写“0”时，获得类似的结果。因此，不论其初始状态如何，任一状态可以被以电流脉冲的适当极性编程为所希望的“1”或“0”。在整个本公开中，区域95中的操作将被定义为“直接写模式”。
对于区域97内的MRAM操作，实行触发写方法。当使用触发写方法时，因为不论电流的方向如何，只要为写字线20和写位线30两者选择极性相同的电流脉冲，每次MRAM器件被写时状态都被转换，所以在写之前需要确定MRAM器件的初始状态。例如，如果“1”最初被存储，则在一个正电流脉冲系列被流过写字线和写位线之后，该器件的状态将被转换为“0”。在被存储的“0”状态上重复该正电流脉冲序列，将使其返回到“1”。因此，为了能够在存储器元件中写入所希望的状态，MRAM器件10的初始状态必须首先被读，并且与将被写的状态比较。所述的读和比较可能需要附加的逻辑电路，包括用于存储信息的缓冲区和用于比较存储器状态的比较器。然后仅在如果被存储的状态和将被写的状态不同时，MRAM器件10被写。这种方法的一个优点是，功率消耗被降低了，因为仅有不同的位被转换。使用触发写方法的另一优点是仅需要单一极性电压，并且因此，可以使用更小的N沟道晶体管驱动MRAM器件。在整个本公开中，区域97中的操作将被定义为“触发写模式”。
两种写方法都涉及在写字线20和写位线30中提供电流，从而磁矩矢量53和57可以朝向前面所述的两个优选方向中的一个。为了完整地阐述两种转换模式，现在给出描述磁矩矢量53，57和40的时间演化的特定例子。
现在转到图5，它示出了用于使用脉冲序列100将“1”写为“0”的触发写模式。在这个图示中，在时刻t0，磁矩矢量53和57朝向图2中示出的优选方向。这个朝向被定义为“1”。
在时刻t1，正写字电流60被导通，它感应出指向正y方向的Hw80。正Hw80的影响是使得近似平衡的反向排列的MRAM三层“反转”并且变为近似地朝向被施加的场方向的90°。铁磁层45和55之间的有限的抗铁磁互换作用将允许磁矩矢量53和57现在以一个小的角度向该磁场方向偏转，并且合成磁矩矢量40将对着磁矩矢量53和57之间的角，并且将Hw80对齐。因此，磁矩矢量53被以顺时针方向94旋转。因为合成磁矩矢量40是磁矩矢量53和57的矢量和，磁矩矢量57也以顺时针方向94旋转。
在时刻t2，正的写位电流70被导通，它感应出正Hb90。因此，合成磁矩矢量40同时被Hw80指向正y方向和由Hb90指向正x方向，这具有这样的效果，使得有效磁矩矢量40进一步在顺时针方向94上旋转直到它一般地朝向正x方向和正y方向之间的45°角时为止。因此，磁矩矢量53和57也将进一步在顺时针方向94上旋转。
在时刻t3，写字电流60被截止，从而现在只有Hb90引导合成磁矩矢量40，合成磁矩矢量40现在将朝向正x方向。磁矩矢量53和57两者现在一般地将定向在经过了它们的各向异性难磁化轴的不稳定点的角。
在时刻t4，写位电流70被截止，从而磁场力不再作用于合成磁矩矢量40。因此，磁矩矢量53和57将变为朝向它们最接近的优选方向以便最小化异向能。在该情况下，磁矩矢量53的优选方向是相对于正y方向和正x方向45°角。这个优选方向还与磁矩矢量53在时刻t0的初始方向成180°，并且被定义为“0”。应当理解，通过在写字线20和写位线30两者中使用负电流，MRAM器件10也可以被通过在逆时针方向96上旋转磁矩矢量53，57和40被转换，但是被出于示例说明的目的另外示出。
现在转到图6，它示出了使用脉冲序列100将“0”写为“1”的触发写模式。示出了如前所述的每个时刻t0，t1，t2，t3和t4时的磁矩矢量53和57以及合成磁矩矢量40，示出了以相同的电流和磁场方向将MRAM器件10的状态从“0”转换到“1”的能力。因此，MRAM器件10的状态被以触发写模式写，这相应于图3中的区域97。
对于直接写模式，假设磁矩矢量53在数量上大于磁矩矢量57，从而磁矩矢量40指向与磁矩矢量53相同的方向，但是在零场中具有较小的数量。这种不平衡矩允许偶极能量，它趋于以被施加的场对齐总的矩，以便打破近似平衡SAF的对称。因此，对于给定的电流极性，转换只能发生在一个方向上。
现在转到图7，它示出了使用脉冲序列100使用直接写模式将“1”写为“0”的例子。再次地在此处存储器状态被以相应于负x方向和负y方向指向45°的磁矩矢量53和相对于正x方向和正y方向指向45°磁矩矢量57初始地设定为“1”。以正的写字电流60和正的写位电流70，在如上所述的脉冲序列之后，写以类似于上面所述的触发写模式类似的方式发生。注意磁矩再次在时刻t1“反转”，但是由于不平衡的磁矩和各向异性，结果角被从90°倾斜了。在时刻t4之后，MRAM器件10如所希望的已经被以朝向正x和正y方向内的45°角的合成磁矩矢量40转换为“0”状态。当以负写字电流60和负写位电流70将“0”写为“1”时，获得类似的结果。
现在转到图8，它示出了当新状态与已经被存储的状态相同时使用直接写模式写的例子。在这个例子中，“0”已经被存储在MRAM器件10中，并且现在电流脉冲序列100被重复以便存储“0”。磁矩矢量53和57试图在时刻t1“反转”，但是因为不平衡的磁矩必须克服被施加的磁场，旋转被减小了。因此，存在附加的能障以便旋转出反转状态。在时刻t2，主导矩53近似地与正x轴对齐，并且与它的初始各向异性方向之间小于45°。在时刻t3，磁场被指向沿着正x轴。不是进一步顺时针旋转，系统现在通过相对于被施加的场改变SAF矩的对称来降低它的能量。被动矩57跨过x轴，并且系统以返回到接近它的初始方向的主导矩53稳定下来。因此，在时刻t4当磁场被移去时，被存储在MRAM器件10中的状态将保持为“0”。这个序列说明了图3中区域95示出的直接写模式的机制。因此，在这个约定中，为了写“0”，需要写字线60和写位线70两者中的正电流，并且相反地，为了写“1”，需要写字线60和写位线70两者中的负电流。
如果较大的场被施加，最终与反转和交叉(scissor)相关联的能量下降超过了由不平衡矩的偶极能量建立的防止触发事件的附加能障。此时，将发生触发事件，并且以区域97说明该转换。
可以对在其中采用直接写模式的区域95进行扩展，即，如果时刻t3和t4相等或被构造为尽可能地接近于相等，触发模式区域97可以被移动到更高的磁场。在这个情况下，当写字电流60导通时，磁场方向从相对于位各向异性轴45°处开始，并且然后当写位电流70导通时移动到与位各向异性轴平行。这个例子类似于典型的磁场施加顺序。然而，现在写字电流60和写位电流70大体上同时截止，从而磁场方向不再进一步旋转。因此，被施加的场必须足够大，从而合成磁矩矢量40已经被以导通的写字电流60和写位电流70移动到穿过它的难磁化轴不稳定点。现在触发写模式事件几乎不可能发生，由于磁场方向现在仅被旋转了45°而不是如以前的90°。具有大体上一致的下降时间t3和t4的优点是现在没有对场上升时刻t1和t2的顺序的附加约束。因此，磁场可以被以任意的顺序导通，或也可以大体上一致地导通。
前面所述的写方法是具有高度选择性的，因为仅有在时刻t2和t3之间写字电流60和写位电流70两者被导通的MRAM器件将转换状态。这个特征将在图9和图10中说明。图9示出了当写字电流60没有导通，并且写位电流70被导通时的脉冲序列100。图10示出了MRAM器件10的状态的相应行为。在时刻t0，磁矩矢量53和57以及合成磁矩矢量40朝向图2中所描述的朝向。在脉冲序列100中，写位电流70被在时刻t2导通。在这个时刻中，Hb90将使得合成磁矩矢量40指向正x方向。
因为写字电流60从不被接通，合成磁矩矢量53和57从不被旋转过它们的各向异性难磁化轴不稳定点。结果，当写位电流70在时刻t4被截止时，磁矩矢量53和57将再次将它们自己定向到最接近的优选方向，在这个情况下是时刻t0的初始方向。因此，MRAM器件10的状态没有被转换。应当理解，如果写字电流60在上面所述的类似时刻被导通，并且写位电流70不被截止，将产生相同的结果。这个特性确保阵列中只有一个MRAM器件被转换，而其它器件将保持它们的初始状态。作为结果，避免了无意的转换，并且最小化了位错误。
图11示出了存储器110，包括存储器阵列112，写字解码器114，写字线驱动器116，读字解码器118，读字线驱动器120，一个或多个读出放大器122，读位解码器124，写位解码器126，写位线驱动器128，比较器130，以及输出驱动器132。这些元件被多条线路连接在一起。例如，读位解码器124接收由多个地址信号构成的列地址。存储器阵列112是可以被以触发操作转换的存储器单元的阵列。用于存储器阵列112的存储器单元部分是图14中示出的存储器阵列200，它是被以针对图1的存储器阵列3所说明的方法写的MRAM单元阵列，其中写发生在第四步的45°角直到达到180°为止。在这个特定的优选单元阵列中，存在有用于写操作和读操作的分离的字线和位线。
读字解码器118接收行地址，并且被连接到读字线驱动器120。读字线驱动器120又被连接到存储器阵列112。对于读，读字解码器118基于所述行地址选择存储器阵列112中的读字线。所选择的字线被读字线驱动器120驱动。读位解码器124(它接收所述列地址，并且被连接在读出放大器122和存储器阵列112之间)从读位解码器124基于所述列地址从存储器阵列112选择读位线，并且将它连接到读出放大器122。读出放大器122检测逻辑状态并且将它连接到输出驱动器132和比较器130。对于读，输出驱动器132提供了数据输出信号DO。对于写操作，比较器130对由读出放大器122提供的被选择单元的逻辑状态与被由数据in提供的将被写的所希望的逻辑状态比较。
写字解码器114接收所述行地址，并且被连接到写字线驱动器116，写字线驱动器116又被连接到存储器阵列112。对于写，写字解码器114基于所述行地址在存储器阵列112中选择写字线，并且写字线驱动器又驱动所选择的写字线。写位解码器126接收所述列地址，并且被连接到写位线驱动器128，写位线驱动器128被连接到存储器阵列112。写位解码器126基于列地址选择写位线，并且写位线驱动器128又驱动所选择的写位线，以便触发所选择的单元的状态。
由于存储器阵列112是触发存储器，写触发操作仅在所述单元的逻辑状态必须被反转以便实现被选择单元的所希望的结果逻辑状态时才被完成。因此，比较器130从读出放大器122接收对被选择单元的读操作的输出，并且确定被选择单元是否已经具有所希望的逻辑状态。如果由所述行和列地址确定的被选择单元已经具有了所希望的逻辑状态，则写操作被中止。如果被选择单元的逻辑状态与所希望的状态不同，则比较器向写位线驱动器128指出写将被继续，并且用于被选择的写位线的写位驱动器驱动该被选择的写位线。
图12中示出了图11的存储器110的一部分，包括被连接到写字线WL的写字线驱动器116，被连接到写位线BL的写位线驱动器128，以及被连接到写位线BL和写字线WL交点处的单元134，136，138和140。对于要发生的写，电流被提供到被选择的字线WL，而没有电流在足够的时间内流过被选择的写位线，以便引起沿着所选择的写字线的存储器单元内的第一角度的改变。在电流仍然在被选择的写字线中流动的同时，电流流过被选择的写位线，以便使得所选择的存储器单元发生第二角度的改变。仅在承载电流的写位线和写字线的交点处发生这种第二角度的改变。在电流仍然通过写位线流动的同时，电流被中止流过所选择的写字线，以便引起所选择的存储器单元内的第三角度的改变。仅在被选择的写位线和被选择的写字线的交点处发生这种第三改变。当流过被选择的写位线的电流被中止时，发生被选择的存储器单元的第四角度的改变。
存储器110的写操作还被参考图13的时序图进一步解释。如图13中所示，读操作和写触发操作两者都由如图所示的通过启动读字线WLA引起的行或列地址的改变发起。虽然写不能被执行直到已经确定逻辑状态需要被反转时为止，但是如将被启动的写字线表示的，写周期可以在放大器提供它的输出并且比较器确定该逻辑状态是否需要被反转之前开始。启动(使得电流流过)写字线引起被选择的单元以及沿着被选择的写字线的所有单元中的第一角度的改变，但是如果所述电流被中止而没有启动写位线，则这种改变被翻转。
因此被选择的写字线可以在比较器做出它的确定之前被启动，这是因为第一角度的改变简单地被所述电流的去除反转。必须是这样，因为被选择写字线上的所有单元都经历了第一角度的改变，并且除了一个单元之外的所有单元没有被选择。然而仅有被选择的单元经历第二角度的改变，并且这发生在写位线被启动时。这被示出为发生在比较器已经做出它的希望进行逻辑状态改变的决定之后。第一角度改变被示出为从0°到45°，并且第二改变从45°到90°。第三角度改变被示出为发生在写字线被禁止时(电流被中止)。这被示出为从90°到135°。示出的最后的角度改变是第四角度改变，并且发生在写位线被禁止时。这个角度改变被示出为从135°到180°。
还示出了写的最后阶段可以在发起另一个周期的下一个地址改变之后继续。即使周期是写周期，该周期的开始总是以读开始。地址A被改变为地址B，并且使得读字线B将被选择。这不妨碍以前被选择的单元的写。这给出了读字线改变，但是即使如果地址仅是列改变从而被选择的读字线不改变，持续的电流流动不会不利地影响写的完成。还应注意到，不必在该周期开始时激活写启动，因为无论如何所有的周期都以读操作开始。但是对于将被激活的写字线，写启动信号必须被足够早地激活。
已经针对单个单元被选择做出了解释，但是这只是为了易于理解。实际上，通常将选择若干单元，并且这被在图11中以元件之间的信号连接指出，所述的信号连接为多信号线。因此，例如，如果存储器110是x16存储器，比较器130实际上将做出16个不同的比较，每个比较针对一个被选择的单元。在这16个比较中，只有指示不匹配的那些将以所述的不匹配引起那些被选择的单元的写操作。导致匹配的被选择的单元将被反转。
图14中示出了具有接地写位线和电隔离读位线的MRAM体系结构200。该MRAM体系结构一般地具有位线和字线形式的写线的多个交点，其中存储器单元位于位线和字线的各个交点处。对于每个存储器单元有一条写位线和读位线。类似地，对于每个存储器单元，有一条写字线和读字线。出于说明的目的，图14包括被标记为WBL0的第一写位线220，被标记为RBL0的第一读位线222，被标记为WBL1的第二写位线224，被标记为RBL1的第二读位线226。此外，图14包括被标记为RWL0的第一读字线230，被标记为WWL0的第一写字线232，被标记为RWL1的第二读字线234，被标记为WWL1的第二写字线236。为了说明方便，示出了4个存储器单元，虽然应当理解实现了许多存储器单元。存储器单元210具有磁隧道结(MTJ)单元260和选择晶体管261。存储器单元212具有磁隧道结单元262和选择晶体管263。存储器单元214具有磁隧道结单元266和选择晶体管267。存储器单元216具有磁隧道结单元268和选择晶体管269。每个MTJ单元260，262，266和268具有3个传导路径，第一或水平传导路径，第二或垂直传导路径和第三或对角线传导路径。第一和第二传导路径是写电流传导路径，并且第三传导路径是感知电流传导路径。MTJ单元260的第一传导路径的第一端子被通过写字线232连接到VDD电源电压端子。Vdd电源端子相对于地为正电压。MTJ单元260的第一传导路径的第二端子被连接到MTJ单元262的第一传导路径的第一端子。MTJ单元260的第二传导路径的第一端子通过将写位线220的第一端子连接到地通过写位线220连接到地端子。MTJ单元260的第二传导路径的第二端子被连接到MTJ单元266的第二传导路径的第一端子。MTJ单元260的第三传导路径的第一端子被连接到选择晶体管261的第一电流电极或源极。MTJ单元260的第三传导路径的第二端子被连接到它的第二传导路径的第二端子。选择晶体管261的第二电流电极或漏极被连接到读位线222。选择晶体管261的控制电极或栅极被连接到读字线230。MTJ单元262的第一传导路径的第二端子被通过写字线232连接到写行解码器/驱动器252，它起字行解码器和字写驱动器的作用。MTJ单元262的第二传导路径的第一端子被通过写位线224连接到地。MTJ单元262的第二传导路径的第二端子被通过写位线224连接到MTJ单元268的第二传导路径的第一端子。MTJ单元262的第三传导路径的第一端子被连接到选择晶体管263的第一电流电极或源极。MTJ单元262的第三传导路径的第二端子被连接到它的第二传导路径的第二端子。选择晶体管263的第二电流电极或漏极被连接到读位线226。选择晶体管263的控制电极或栅极被连接到读字线230。MTJ单元266的第一传导路径的第一端子被通过写字线236连接到Vdd电源电压端子。MTJ单元266的第一传导路径的第二端子被连接到MTJ单元268的第一传导路径的第一端子。MTJ单元266的第二传导路径的第二端子被通过写位线220连接到写列解码/驱动器240，它起位列解码器和位写驱动器的作用。MTJ单元266的第三传导路径的第一端子被连接到选择晶体管267的第一电流电极或源极。MTJ单元266的第三传导路径的第二端子被连接到它的第二传导路径的第二端子。选择晶体管267的控制电极或栅极被连接到读字线234，并且晶体管267的第二电流电极或漏极被连接到读位线222。MTJ单元268的第一传导路径的第二端子被通过写字线236连接到写行解码器/驱动器256，它起字行解码器和字写驱动器的作用。MTJ单元268的第二传导路径的第二端子被通过写位线224连接到写列解码器/驱动器244，它起位列解码器和位写驱动器的作用。MTJ单元268的第三传导路径的第一端子被连接到选择晶体管269的第一电流电极或源极。MTJ单元268的第三传导路径的第二端子被连接到它的第二传导路径的第二端子。选择晶体管269的控制电极或栅极被连接到读字线234。选择晶体管269的第二电流电极或漏极被连接到读位线226。读行解码器/驱动器250被连接到读字线230。读行解码器/驱动器254被连接到读字线234。读列解码器242的输入端被连接到读位线222。该读列解码器的输出被连接到读出放大器270的第一输入端。读列解码器246的输入被连接到读位线226。读列解码器246的输出被连接到读出放大器270的第二输入端。读出放大器270的输出端被连接到数据输出以便提供数据输出。
在操作中，假设MRAM体系结构200内的存储器单元210上的触发写操作希望触发该存储器单元的状态。首先响应解码存储器行地址，写行解码器/驱动器252通过写字线232通过存储器单元210和212以及其它单元(未示出)从Vdd端子向写行解码器/驱动器252内的地端子(未示出)施加超过写阈值的第一电流。然后，在写行解码器/驱动器252保持其电流的同时，响应解码存储器列地址，写列解码器/驱动器240通过写位线220通过存储器单元210和214以及其它单元(未示出)向地端子施加超过写阈值的第二电流。然后，在写列解码器/驱动器240保持其电流的同时，写行解码器/驱动器252停止驱动第一电流。然后，写列解码器/驱动器240停止驱动第二电流。这种电流顺序引起MTJ单元260的状态由上面所述的磁场的操作改变。
现在假设MRAM体系结构200内的存储器单元210上的读操作希望读该存储器单元的状态。首先，响应解码存储器行地址，读行解码器/驱动器250通过升高行字线230的电压电位以便提升电压来维持(assert)行字线230。然后选择晶体管261将MJT单元260的第三电流路径(通过磁隧道结的读电流路径)的一个端子连接到读位线222。选择晶体管263还将MJT单元262的第三电流路径(读电流路径)的一个端子连接到读位线226。响应解码存储器列地址，读列解码器242被要求将读位线222连接到感知存储器单元210中的MTJ的状态的读出放大器270。读列解码器246没有被要求。响应感知操作，读出放大器270提供指示存储器单元210的位状态的输出信号Data Out。
图15中示出了由MJT单元260和选择晶体管261组成的存储器的截面图表示。这示出被布置为利用图14的体系结构的MRAM器件的普通元件。在MRAM技术的典型应用中，MRAM器件将出现在具有大量逻辑的电路诸如微处理器上。在这种情况下，将有若干层金属容纳逻辑设计，并且MRAM器件的存储元件将在这些层已经被形成之后制造。这是由于典型的隧道结不能承受大于大约400摄氏度而不衰退。
存储器单元210包括隧道结300，隧道结300被连接到并且极其接近写位线220和互连306，并且极其接近写电流路径232。晶体管261包括源极322，漏极324和栅极323。晶体管261的源极322被通过互连318，互连308，互连310和互连312连接到MRAM器件260，互连318，互连308，互连310和互连312被作为由逻辑使用的金属层而形成。这些金属互连层被如所公知的由通路连接到一起。写电流路径232被形成在与互连318相同的金属层内。栅极323是读字线RWL0 230的一部分，并且被周期地连接到互连320。使用互连320将减少RWL0230的电阻。这是普通的搭接(strapping)技术以便避免多晶硅相对高的电阻。读位线222被通过互连连接到晶体管261的漏极324。
图16示出了如图15中指出的存储器单元210和晶体管261的源极322处的截面图。这个截面图被扩展以便包括存储器212和晶体管263。这示出了与互连诸如互连310同层的读位线RBL0 222，以及与互连诸如互连312同层的读位线RBL1 226。注意隧道结300和WWL0232偏离剖面线，并且因此没有出现在图16中。图16中给出的存储器单元212的部分是写位线WBL1 224。与存储器单元210类似，存储器单元212的第三电流路径被互连340，互连338，互连336，互连334和互连330连接到晶体管263。互连306和330分别提供了到存储器单元210和202的隧道结的直接连接。这些截面图示出这种体系结构可以被制作而不需要需要特殊处理的不常见的结构。
至此，应当明了已经提供了一种改进的MRAM体系结构。公开的MRAM体系结构既改进了存储器的速度也改进了存储器面积的效率。特别是，读速度被改进了而没有牺牲写效率。在这种体系结构中，位选择晶体管将磁隧道结(MTJ)的一个端部或端子直接连接到位线而不是如其它体系结构中的情况将隧道结的一个端子连接到地。所述隧道结的第二端子被连接到写位线，该写位线被连接到地或是另一个参考端子电压。通过该MTJ的选择晶体管到位线的直接连接允许读位线和写位线的电隔离，从而显著地减小了读位线上的电容，并且改进了感知操作的速度。相反，如果读位线和写位线是相同的导体，则在各个端部上需要开关以便在读操作过程中隔离位线。这些开关给位线带来了显著的寄生电容，从而明显地减慢了感知操作。此外，这些开关必然是大的以便给显著的写电流提供小的电阻。因此，消除每个写位线的一个端部上的开关导致存储器体系结构200中显著的尺寸节省。
对此处为了说明的目的而选择的实施例的各种改变和修改对于本领域的技术人员来说是容易的。例如，示出的晶体管可以以任意类型的晶体管实现，并且可以实现各种导电率。可以使用此处说明的存储器体系结构实现各种类型的磁阻存储器单元。虽然此处描述和讨论了特定类型的MRAM单元，也可以使用以不同原理操作的MRAM单元。本发明可以被调整为适合于各种半导体制造工艺。图15和16中示出的互连的数目被作为例子并且针对特定的应用可以被增加或减少。对于图中示出的读出放大器的实现，可以使用任意类型的读出放大器体系结构。此外，可以使用列和行解码器和存储器驱动器的各种实现。应当理解，示出的字和位线可以被从所示出的互换，或是字和位线可以是交替的而不是分离为行和列布置。可以实现任何位大小的存储器，并且可以实现由存储器单元部分的任意的分组。
在这个意义上，这种修改和改变没有脱离本发明的精神，它们被旨在被包括在本发明的范围内，本发明的范围仅由下面的权利要求的清楚的解释确定。
上面已经以特定的实施例说明了本发明的益处，其它优点和对问题的解决方案。然而，所述的益处，其它优点和对问题的解决方案以及可以使得任何益处，其它优点或对问题的解决方案发生或成为更显著的任何元件将不被解释为任意或全部权利要求的必不可少的，被要求的或基本特征或元素。如此处使用的，术语“包括”(“comprises”，“comprising”)或其任何变体旨在覆盖非排他的包括，诸如包括一列元件的处理，方法，制品或装置不仅仅包括这些元件，而是可以包括没有被明确地列于或这种处理，方法，制品或装置所固有的其它元件。如此处使用的，术语一个(“a或an”)被定义为一个或多于一个。如此处使用的，术语多个被定义为两个或对于两个。如此处使用的，术语另一个被定义为至少两个或多个。如此处使用的，术语包括和/或具有被定义为如同包括(即，开放语言)。如此处使用的，术语连接(coupled)被定义为连接(connected)，虽然不必是直接地也不必是机械地连接。