扫描电路及图像显示装置转让专利
申请号 : CN200510103797.9
文献号 : CN1744166B
文献日 : 2010-05-05
发明人 : 篠健治 , 青木正 , 矶野青儿 , 村山和彦
申请人 : 佳能株式会社
摘要 :
可提供一种实现可以抑制一直到扫描布线的信号经路及扫描信号的输出电路的损失造成的影响的扫描电路及图像显示装置。矩阵驱动每次驱动1行，不同时驱动2行，480行分配给6个模块，对各个模块各设置1个反馈电路，可对80行的输出缓冲器P3002进行反馈控制。开关P3003的输出，由OPAMP(运算放大器)P3005放大，由输出电压补偿电路P3008作为补偿信号输入到全部输出缓冲器，利用补偿信号对电压降进行补偿使电压上升，由输出电流引起的电压降表观上抑制为很低。
权利要求 :
1.一种扫描电路，是对具有多条扫描布线和多条调制布线的显示装置的扫描布线顺序地施加扫描信号的扫描电路，其中每次对上述扫描布线的一部分施加扫描信号，上述扫描电路包括：多个输出电路，其中输出电路的每一个向该多条扫描布线的相应的一条输出扫描信号；
多个导体，在上述输出电路的每一个与上述扫描布线的相应的一条之间形成上述扫描信号路径；
选择电路，输出用于选择应该被施加扫描信号的扫描布线的选择信号；
补偿信号输出电路，按照其上被输出扫描信号的上述导体处的信号电平，将用于对上述输出电路的至少一部分、上述导体的至少一部分、或
上述输出电路的至少一部分以及上述导体的至少一部分中的扫描信号的损失进行补偿的补偿信号输出到输出电路；以及开关，用于将在该多个导体中其上被输出扫描信号的导体处的信号电平输出到上述补偿信号输出电路，其中输出电路输出基于补偿信号补偿后的扫描信号。
2.如权利要求1所述扫描电路，其中构成上述扫描电路的电路的至少一部分被集成而构成半导体集成电路。
3.如权利要求2所述扫描电路，其中构成上述扫描电路并包含上述输出电路的电路之中的至少一部分被集成而构成半导体集成电路，上述扫描信号中的损失包含由于上述输出电路中的驱动电路的通态电阻造成的电压降。
4.一种图像显示装置，包括，
多条扫描布线；
多条调制布线，
如上述权利要求1至3任一项所述的扫描电路；以及将多个调制信号施加到多条调制布线上的调制电路，上述多个调制信号对应于被施加了扫描信号的多条扫描布线，在扫描信号被施加期间这些调制信号信号被施加。
5.如权利要求4所述图像显示装置，还包括由经过上述扫描布线施加的上述扫描信号和经过上述调制布线施加的上述调制信号驱动的显示元件。
说明书 :
技术领域
本发明涉及图像显示装置，并且涉及在图像显示装置中使用的扫描电路。
背景技术
历来在利用半导体驱动低阻负载之际，经常出现半导体的输出单元(输出缓冲器)的通态电阻(Ron)造成的电压下降的问题。
作为降低半导体输出单元电阻的方法，有一种增加半导体的芯片面积的方法。在增加芯片面积的场合，比如，在高压MOS的场合，由于必须采用双扩散结构，芯片占有面积变大，假设要得到100mΩ的输出通态电阻(Ron)，要占有大约1mm2。
所以，假设是具有80道的输出半导体集成电路的场合，仅仅输出缓冲器就要占据80mm2。另外，因为为了驱动输出缓冲器需要前置缓冲器，实际上仅仅输出缓冲器就需要近100mm2的芯片面积。
另外，作为本发明的背景技术，公知内容如下。
·日本公开专利特开平6-230338其中公开了作为将稳定的偏置电压施加于液晶显示装置的驱动用半导体元件上的构成的反馈控制。
·日本公开专利特开平10-153759其中公开了在液晶板中与扫描线并联配设仿真线，将流过该仿真线的信号线驱动电流变换为畸变电压，将畸变电压和基准电压的差分反馈到扫描线驱动电路，校正信号线驱动电压的畸变的校正电路。
·日本公开专利特开平5-212905其中公开了利用LED阵列的打印头形成图像的装置。特别是，公开了与LED阵列大驱动用晶体管并联配置电压检出电阻检出打印头异常的构成。
如上所述，为了减小半导体大输出单元大电阻，必须加大芯片面积，其结果，就有如增加芯片面积，从一个晶片得到的芯片数目将减少，每片芯片单价上升的问题。特别是在多输出的IC中其影响增大。
另外，可以忽略键合线的电阻。比如，在直径30μm的金线的场合，每1mm长度的电阻约为45mΩ。如假设键合焊盘和IC引线之间的键合线长度为2mm，则引起的电压降在输出1A时，为90mΩ×1A＝0.09V，5A时，为90mΩ×5A＝0.45V。
另外，为了避开键合线引起的电阻的影响，采用一种双键合线的方法，但还是留下一定程度的影响。
这样，就出现了在输出电流大的场合，键合线电阻的影响会在输出上表现出来的问题。
本发明的课题是实现可以抑制一直到扫描布线的信号经路及扫描信号的输出电路的损失造成的影响的扫描电路及图像显示装置。
作为降低半导体输出单元电阻的方法，有一种增加半导体的芯片面积的方法。在增加芯片面积的场合，比如，在高压MOS的场合，由于必须采用双扩散结构，芯片占有面积变大，假设要得到100mΩ的输出通态电阻(Ron)，要占有大约1mm2。
所以，假设是具有80道的输出半导体集成电路的场合，仅仅输出缓冲器就要占据80mm2。另外，因为为了驱动输出缓冲器需要前置缓冲器，实际上仅仅输出缓冲器就需要近100mm2的芯片面积。
另外，作为本发明的背景技术，公知内容如下。
·日本公开专利特开平6-230338其中公开了作为将稳定的偏置电压施加于液晶显示装置的驱动用半导体元件上的构成的反馈控制。
·日本公开专利特开平10-153759其中公开了在液晶板中与扫描线并联配设仿真线，将流过该仿真线的信号线驱动电流变换为畸变电压，将畸变电压和基准电压的差分反馈到扫描线驱动电路，校正信号线驱动电压的畸变的校正电路。
·日本公开专利特开平5-212905其中公开了利用LED阵列的打印头形成图像的装置。特别是，公开了与LED阵列大驱动用晶体管并联配置电压检出电阻检出打印头异常的构成。
如上所述，为了减小半导体大输出单元大电阻，必须加大芯片面积，其结果，就有如增加芯片面积，从一个晶片得到的芯片数目将减少，每片芯片单价上升的问题。特别是在多输出的IC中其影响增大。
另外，可以忽略键合线的电阻。比如，在直径30μm的金线的场合，每1mm长度的电阻约为45mΩ。如假设键合焊盘和IC引线之间的键合线长度为2mm，则引起的电压降在输出1A时，为90mΩ×1A＝0.09V，5A时，为90mΩ×5A＝0.45V。
另外，为了避开键合线引起的电阻的影响，采用一种双键合线的方法，但还是留下一定程度的影响。
这样，就出现了在输出电流大的场合，键合线电阻的影响会在输出上表现出来的问题。
本发明的课题是实现可以抑制一直到扫描布线的信号经路及扫描信号的输出电路的损失造成的影响的扫描电路及图像显示装置。
发明内容
为达到上述目的，本发明的扫描电路的特征在于，是对具有多个扫描布线和多个调制布线的显示装置的上述扫描布线，对一部分上述扫描布线每一个施加顺序扫描信号的扫描电路，其构成包括输出上述扫描信号的输出电路以及作为从该输出电路到上述扫描布线的上述扫描信号的经路的导体，上述输出电路，是根据对上述输出电路的至少一部分，或上述导体的至少一部分，或上述输出电路的至少一部分及上述导体的至少一部分的上述扫描信号的损失进行补偿的补偿信号输出上述扫描信号的电路。
此处，作为补偿损失的补偿信号，可以使用用来预测损失、对预测的损失进行补偿的补偿信号。具体地说，可以采用对检出损失、根据该检出结果补偿以后的输出进行反馈控制的反馈控制构成。
另外，导体至少一部分也可以是半导体。
设置有根据输出上述扫描信号的导体的信号电平输出上述补偿信号的补偿信号输出电路。
此处，作为导体的信号电平，比如，有导体的电位及流过导体的电流。
补偿信号输出电路也可以包括利用模拟运算放大器的反馈电路。
另外，补偿信号输出电路，也可以包括将输入到补偿信号输出电路内的模拟信号变换为数字信号的第1变换装置，从该第1变换装置变换的数字信号开始进行运算处理，算出补偿信号并输出的数字运算装置，以及将该数字运算装置输出的数字补偿信号变换为模拟信号的并输出模拟补偿信号的第2变换装置。
此处，作为第1变换装置，可采用A/D变换器，作为第2变换装置，可采用D/A变换器。并且，作为数字运算装置，优选采用利用由硬件构成的逻辑电路或微型计算机的软件运算处理。
对于上述多个扫描布线分别设置上述导体，上述补偿信号输出电路，针对上述多个导体中输出上述扫描信号的导体的信号电平输出上述补偿信号。
对于上述多个扫描布线分别设置上述输出电路，并且还具有输出选择应该施加上述扫描信号的扫描布线的选择信号的选择电路，上述输出电路，根据上述补偿信号和上述选择信号输出上述扫描信号。
此处，作为选择电路，优选使用移位寄存器。
对于未接受由选择电路选择的指定的扫描布线，希望能施加非选择电位。优选采用上述输出电路兼作对未被选择的扫描布线施加该非选择电位的电路的构成。
特征在于构成此扫描电路的电路的至少一部分集成而构成半导体集成电路。
这样的半导体电路，比如，可利用CMOS工艺或双极型工艺构成。
特征在于构成此扫描电路的电路之中的包含上述输出电路的至少一部分集成而构成半导体集成电路，在上述损失中，包含由于上述输出电路的驱动电路的通态电阻造成的电压降。
在上述损失中，另外还包含用来将输出电路发出的扫描信号送到键合焊盘的布线电阻造成的电压降及电连接到键合焊盘的键合线的电阻造成的电压降，以及电连接到半导体集成电路本体的外部的布线电阻造成的电压降。
另外，本发明的图像显示装置的特征在于，是具有多个扫描布线和多个调制布线的显示装置，其构成包括上述任何一个扫描电路，以及将与上述扫描信号施加的扫描布线相对应的多个调制信号在上述扫描信号施加中间施加到上述多个调制布线的调制电路.
具有由经过上述扫描布线施加的上述扫描信号和经过上述调制布线施加的上述调制信号驱动的显示元件。
此处，作为显示元件，构成单元优选采用电子照射发光的发光体组合的电子发射元件，电致发光元件及等离子体显示。
此处，作为补偿损失的补偿信号，可以使用用来预测损失、对预测的损失进行补偿的补偿信号。具体地说，可以采用对检出损失、根据该检出结果补偿以后的输出进行反馈控制的反馈控制构成。
另外，导体至少一部分也可以是半导体。
设置有根据输出上述扫描信号的导体的信号电平输出上述补偿信号的补偿信号输出电路。
此处，作为导体的信号电平，比如，有导体的电位及流过导体的电流。
补偿信号输出电路也可以包括利用模拟运算放大器的反馈电路。
另外，补偿信号输出电路，也可以包括将输入到补偿信号输出电路内的模拟信号变换为数字信号的第1变换装置，从该第1变换装置变换的数字信号开始进行运算处理，算出补偿信号并输出的数字运算装置，以及将该数字运算装置输出的数字补偿信号变换为模拟信号的并输出模拟补偿信号的第2变换装置。
此处，作为第1变换装置，可采用A/D变换器，作为第2变换装置，可采用D/A变换器。并且，作为数字运算装置，优选采用利用由硬件构成的逻辑电路或微型计算机的软件运算处理。
对于上述多个扫描布线分别设置上述导体，上述补偿信号输出电路，针对上述多个导体中输出上述扫描信号的导体的信号电平输出上述补偿信号。
对于上述多个扫描布线分别设置上述输出电路，并且还具有输出选择应该施加上述扫描信号的扫描布线的选择信号的选择电路，上述输出电路，根据上述补偿信号和上述选择信号输出上述扫描信号。
此处，作为选择电路，优选使用移位寄存器。
对于未接受由选择电路选择的指定的扫描布线，希望能施加非选择电位。优选采用上述输出电路兼作对未被选择的扫描布线施加该非选择电位的电路的构成。
特征在于构成此扫描电路的电路的至少一部分集成而构成半导体集成电路。
这样的半导体电路，比如，可利用CMOS工艺或双极型工艺构成。
特征在于构成此扫描电路的电路之中的包含上述输出电路的至少一部分集成而构成半导体集成电路，在上述损失中，包含由于上述输出电路的驱动电路的通态电阻造成的电压降。
在上述损失中，另外还包含用来将输出电路发出的扫描信号送到键合焊盘的布线电阻造成的电压降及电连接到键合焊盘的键合线的电阻造成的电压降，以及电连接到半导体集成电路本体的外部的布线电阻造成的电压降。
另外，本发明的图像显示装置的特征在于，是具有多个扫描布线和多个调制布线的显示装置，其构成包括上述任何一个扫描电路，以及将与上述扫描信号施加的扫描布线相对应的多个调制信号在上述扫描信号施加中间施加到上述多个调制布线的调制电路.
具有由经过上述扫描布线施加的上述扫描信号和经过上述调制布线施加的上述调制信号驱动的显示元件。
此处，作为显示元件，构成单元优选采用电子照射发光的发光体组合的电子发射元件，电致发光元件及等离子体显示。
附图说明
图1为本发明实施方式的图像显示装置的驱动电路的框图。
图2为本发明实施方式的图像显示装置的驱动波形。
图3为本发明的第1实施方式的电路构成图。
图4为CMOS工艺生产的开关的电路构成图。
图5为输出单元的电路构成图(A是CMOS工艺生产的电路构成图，B是双极型工艺生产的电路构成图)。
图6为本发明的第1实施方式的半导体集成电路的反馈开关的动作说明图。
图7为本发明的第2实施方式的电路构成图。
图8为本发明的第3实施方式的电路构成图。
图9为本发明的第3实施方式的补偿柔性布线的电阻时的构成的说明图。
图10为本发明的第4实施方式的电路构成图。
图11为本发明的第4实施方式的取样时钟的波形说明图。
图12为本发明的第5实施方式的电路构成图。
实施方式
下面参照附图对本发明的优选实施方式予以举例详细说明。不过，此实施方式中记载的构成部件的尺寸，材质，形状，其相对配置等，只要不是特别说明，都不限定于本发明的范围。
(第1实施方式)
参照图1～图6对本发明的第1实施方式的半导体集成电路及具有半导体集成电路的图像显示装置予以说明。
本实施方式中示出的是在作为冷阴极显示器的驱动电路内部，使用具有补偿信号输出电路的半导体集成电路的示例。
首先，参照图1及图2对应用本发明的实施方式的半导体集成电路的图像显示装置予以说明。图1为本发明实施方式的图像显示装置(冷阴极显示屏)的驱动电路的框图。图2为本发明实施方式的图像显示装置的驱动波形。
P2000是冷阴极显示器的显示屏，在本实施方式中是由480x2160个冷阴极元件P2001和垂直480行的行布线P2002和水平2160列的列布线P2003以矩阵形式布线而成。
冷阴极元件P2001，在施加有十数V的电压时发射电子。因此，将施加于要选择的行布线(扫描布线)的扫描信号的电位和施加于列布线(调制布线)的调制信号的电位差控制为十数V(超过电子发射的阈值电压值)，而将非选择的扫描布线的电位和调制信号的电位差控制为不超过阈值，就可以选择任意行的冷阴极元件P2001发射电子。
从各冷阴极元件P2001发出的发射电子，由利用高压电源单元P11施加有高压的阳电极加速，照射到图中未示出的荧光体上，就可得到发光。
在本实施方式中，示出的是在具有水平P2160(RGB三色组)×垂直480行的像素数的显示屏上显示的与NTSC相当的电视图像的应用例，但不限于NTSC，HDTV，XGA那样的高精细的图像及计算机的输出图像等析像度及帧速率不同的图像信号，利用同一构成可以很容易处理。
P1是定时发生单元，输入外部同步信号或来自同步信号分离电路的同步信号，输出在模拟处理单元P6所必需的箝位脉冲(CLP)及消隐脉冲(BLK)。
另外，定时发生单元P1，利用内置的PLL(Phase Locked Loop：锁相环，以下简称PLL)，输出A/D单元P8，反γ表P9，行存储器P10必需的与水平同步信号同步的时钟信号。另外，定时发生单元P1，输出作为显示屏控制基准信号发生单元P2的基准的示于图2的水平同步信号T3及垂直同步信号T1。
显示屏控制基准信号发生单元P2是用来控制显示屏外围电路的基准信号发生单元，向X控制P3，存储器控制P4，Y控制P5输出水平及垂直同步控制信号。此外，显示屏控制基准信号发生单元P2内置PLL，输出与水平同步信号同步的时钟信号。
X控制P3，感觉来自显示屏控制基准信号发生单元P2的信号，输出作为调制电路的X驱动模块P1100所必需的示于图2的移位时钟脉冲T6，LD(加载)信号T7，PWM(脉冲宽度调制)时钟信号T8。
存储器控制P4，是控制输出用来控制读出行存储器P10的定时的控制信号的控制单元，根据来自显示屏控制基准信号发生单元P2的信号输出图中未示出的读出时钟和图中未示出的读出地址控制信号。
Y控制P5，输出作为扫描电路的Y驱动模块P1001所必需的图中未示出的移位时钟。
模拟处理单元P6，利用来自定时发生单元P1的箝位脉冲(CLP)，消隐脉冲(BLK)，将RGB的各模拟视频信号输入放大到A/D变换单元P8的输入电平。于是，模拟处理单元P6，将放大的RGB的各模拟视频信号电平移动到A/D变换器所必需的电压电平的同时，进行消隐处理以便降低回线期间的噪声。
低通滤波器P7是用来从来自模拟处理单元P6的模拟视频信号中除去A/D变换器P8的A/D变换处理不需要的会引起混叠(aliasing)的高频信号分量。
A/D变换器P8，以来自定时发生单元P1的时钟周期将模拟视频信号(图2示出的T2)变换为时钟信号。
反γ表P9，是将广播台发送来的经过γ校正的图像信号返回到没有γ校正的线性信号的表。这一点，与采用CRT的图像显示装置不同，对于输入的图像信号保持线性亮度输出的PWM驱动方式的冷阴极显示器的场合是必需的。
行存储器P10，将利用A/D变换器P8从模拟变换为数字，经反γ变换的RGB的取样信号(图2中未示出)临时存储于存储器中。于是，在从行存储器P10读出时，通过从RGB的各存储器顺序读出，可以得到与显示屏的荧光体的配列相同的顺序排列的RGB串行信号(图2中表示为T2)。
RGB串行信号，在输入到X驱动模块P1100之后，利用X控制P3输出的移位时钟将移位寄存器P1103内容从左向右移.在2160点全部数据移动后，利用如图2所示的LD信号T7，将全部移位寄存器的数据由锁存器P1102锁存.
由锁存器P1102锁存的数据，与内部的计数进行比较，根据数据的大小输出PWM脉冲宽度不同的PWM信号(图2中的T8A)。
另一方面，Y驱动模块P1001，由移位寄存器P1002和输出缓冲器P1003构成。Y驱动模块P1001由移位寄存器P1002和输出缓冲器P1003构成。Y驱动模块P1001，将图2所示的第1行行选择信号T9利用移位寄存器P1002，像图2所示的第2行行选择信号T10那样在1个水平期间一个接一个地移动。
此时，电流从X驱动模块P1100的全部输出缓冲器P1101经列布线P2003，冷阴极元件P2001，行布线P2002流入各输出缓冲器P1003。
因此，比如，即使假设每1道(点)有1mA的电流，如是2160道，流入输出缓冲器P1003的为1mA×2160＝2.2A的电流。
因此，历来，作为输出缓冲器P1003，采用利用分立元件的MOSFET及在集成电路的场合具有输出通态电阻(Ron)低的大输出缓冲器的集成电路。因此，采取混合IC及芯片面积大的IC的形式的结果，存在价格等问题。
与此相对，在本发明的实施方式中，通过采用如下所示的电路构成，无需使用利用分立元件的功率MOSFET及具有输出通态电阻(Ron)低的大输出缓冲器，可以以低价供给Y驱动模块P1001。
下面利用图3对本发明的实施方式的特征的电路构成予以说明。
图3为将图1所示的Y驱动模块P1001IC化时的电路构成图。在图3所示的电路构成中，利用作为选择电路的移位寄存器P3000，对选择信号(480行的Y布线中选择1行)从上开始顺序地移位就可以一次一行驱动各行。
移位寄存器P3000的输出了解到作为输出电路的输出缓冲器P3002，通过IC的输出端P3004驱动IC外部的矩阵布线。
P3007表示输出缓冲器P3002的驱动电路的通态电阻(Ron)。实际上，此通态电阻存在于作为输出电路的输出缓冲器P3002内，但此处为了易于理解起见图中将其示于输出缓冲器P3002外面。此处，如上所述，由于输出电流大，必须避开电压降的影响。另外，如上所述，历来，是将此通态电阻设定为数百mΩ以下的低值。
在本实施方式中，矩阵驱动是每次1行，没有同时驱动2行的情况，所以480行分配给6个模块，对各个模块各设置1个反馈电路，可对80行的输出缓冲器P3002进行反馈控制。
如考虑输出第1行的场合，输出缓冲器P3002由于通态电阻P3007产生电压降。
另外，比如，在高压MOS工艺的场合，由于需要双扩散结构，需要一定程度的芯片尺寸，如要将芯片尺寸抑制为很小，通态电阻变为大约0.5Ω～数Ω的值。所以，比如，在X驱动模块每1道流过1mA的电流的场合，因为全体为2160个道，所以会流过相当2A的电流，电压降最低也有1V。
开关P3003，根据从移位寄存器P3000得到的行信息(行选择信息)经平行信号线P3001输出第1行的电压信息。开关P3003，为了取得检出电位，无须降低电阻值，从数十KΩ的电阻值就可以了这一点来看，占开关电路的IC全体的比例很小。
开关P3003，在是CMOS工艺的场合，如图4所示，采用P沟道和N沟道的对结构的FET。图4为CMOS工艺生产的开关的电路构成图。
对各输入P3100，P3101，P3102连接有P沟道和N沟道的FET对P3103，P3106，P3104，P3107，P3105，P3108，根据哪一个FET对的栅极导通选择输入，并将电位信息输出到输出P3109。
开关P3003的输出，由OPAMP(运算放大器)P3005放大，由输出电压补偿电路P3008作为补偿信号输入到全部输出缓冲器。OPAMP(运算放大器)P3005和输出电压补偿电路P3008的功能是补偿信号输出装置。
但是，因为矩阵的驱动仅仅是第1行，对第1行以外的输出驱动器没有影响。这样，反馈发送给所选择的第1行，上述的电压降利用补偿信号进行校正使电压上升，由于输出电流引起的表观电压降可以抑制为很小。
其次，利用图5对输出缓冲器P3002和输出电压补偿电路P3008予以说明。图5A是CMOS工艺生产的电路构成图，B是双极型工艺生产的电路构成图。
在图5A所示的CMOS工艺的场合，输入到输入端P3205的驱动信号波形，由于输出缓冲器的栅极电容大，利用由P沟道FET P3200和N沟道FET P3201构成的前置缓冲器进行电流放大。
经过电流放大的驱动信号波形施加到由P沟道FET P3202和N沟道FET P3203构成的输出缓冲器，驱动输出端P3206。此时的选择电位由FET P3204的栅极电位决定。
可是，由于FET的Vgs(栅源间电压)不太稳定，由OPAMP P3214进行电压反馈。因此，通过将校正信号施加于OPAMP P3214的输入P3212可以校正输出电压。
在图5B的双极型工艺的场合，输入到输入端P3207的驱动波形，输入到由PNP晶体管P3208和NPN晶体管P3209构成的输出缓冲器的基极。因为输出端P3211的选择电位由NPN晶体管P3209的发射极，即PNP晶体管P3210的基极电位次定，通过将校正信号施加于PNP晶体管P3210的基极(输入端P3213)可以校正输出电压。
在驱动第2行以后到第80行之际，同样也可以由开关P3003切换，通过由OPAMP P3005进行反馈来校正输出的通态电阻。
P3006是使反馈通/断的开关装置，“通”时停止反馈动作，输出基准电压。对开关装置P3006进行详细说明。驱动矩阵的波形变为如图6中所示的T100(第1行选择信号)，T101(第2行选择信号)那样保持VS(选择电位)和VNS(非选择电位)2个电位的信号。
与此相对，在以VS作为基准的进行反馈的场合，VS期间进行正常的反馈，VNS期间控制大而脱离，之后在转移到VS电压之际，引起响应延迟。于是，由于图6所示的反馈停止信号T102而加速反馈电路停止响应速度。
这样，历来的使用大输出缓冲器实现的多输出的低电阻驱动电路可以由IC内部的开关装置和电阻值大(即芯片尺寸小)的输出缓冲器和反馈电路构成，其结果，可实现低成本的矩阵驱动电路。
上面叙述了利用开关和1个补偿信号输出装置构成多输出的矩阵驱动电路示例，不使用开关P3003，而对输出缓冲器分别一个一个设置补偿信号输出装置也可以对输出电位进行补偿。其结果，同样地，可实现低成本的矩阵驱动电路。此时，最好是对各行设置如图3所示的开关P3006进行OPAMPP3005的反馈切换。
(第2实施方式)
在图7中，示出本发明的第2实施方式。在上述第1实施方式中，示出的是补偿信号输出电路也是设置于半导体集成电路中的构成，而在本实施方式中示出的是补偿信号输出电路是设置于半导体集成电路之外的构成。
因为其他的构成及作用与第1实施方式相同，对于相同的部分，其说明省略。
更具体地说，在本实施方式中，示出的是使用设置于半导体集成电路外部的补偿信号输出电路的电路作为冷阴极显示器的驱动电路的示例。
关于冷阴极显示器的驱动电路整体，与上述的第1实施方式相同，此处省略其说明，只利用图7对Y矩阵驱动模决予以说明。
图7为图1所示的Y驱动模块P1001进行IC化时的电路构成图。在图7所示的电路构成中，利用移位寄存器P5000通过将行选择信号从上开始顺序移位而每次1行对各行进行驱动。
移位寄存器P5000的输出，连接到输出缓冲器P5002，通过IC的输出端P5004驱动IC外部的矩阵布线。
P5007表示输出缓冲器P5002的驱动电路的通态电阻(Ron)。这是避免如上所述的由于输出电流大而导致的电压降的影响所必需的。另外，如上所述，历来此通态电阻为数百mΩ以下的低值。
在本实施方式中，其构成是矩阵驱动每次进行1行，不同时驱动2行，利用1个外部反馈电路对IC内部的80行的输出缓冲器进行反馈控制，利用通态电阻(Ron)的高输出缓冲器P5002驱动矩阵布线。
在输出第1行的场合，输出缓冲器P5002由于通态电阻P5007产生电压降。
开关P5003，经平行信号线P5001根据从移位寄存器P5000得到的行信息，输出第1行的电压信息。开关P5003，为了取得检出电位，无须降低电阻值，从数十KΩ的电阻值就可以了这一点来看，占开关电路的IC全体的比例很小。
由于开关电路的输出是输出到IC外部，其构成为经输出端子P5006将输出送出。同样地，输出电压补偿电路P5009的补偿信号输入端子也连接到输入端子P5005以使可从IC外部进行控制。
通过设置这2个端子，可以将使用OPAMP P5008等的反馈电路与IC外部相连接，利用此外部反馈电路经输出电压补偿电路P5009可输出缓冲器P5002的通态电阻(Ron)的电阻P5007上的电压降进行校正。
由于第2行以后一直到80行也同样可由利用OPAMP等的外部反馈电路补偿由于输出缓冲器P5002的通态电阻(Ron)的P5007的电阻部分引起的电压降，输出缓冲器P5002可将芯片面积抑制为很小。
还有，在IC的外部设置利用OPAMP等的反馈电路的场合，由于IC侧不需要高速模拟电路，可以使用在逻辑电路等所使用的比较简单的工艺，预期可进一步降低成本。
另外，在外部的反馈电路侧，由于OPAMP的性能及反馈电路的构成等，参数也可以选择，在IC制作后也可以对反馈电路进行调整。
(第3实施方式)
在图8中示出本发明的第3实施方式.在上述第1实施方式中，主要示出对由于通态电阻引起的电压降部分进行补偿的构成，而在本实施方式中示出对由于通态电阻以外的原因引起的电压降进行补偿的构成.
因为其他的构成及作用与第1实施方式相同，关于相同构成部分，其说明省略。
更具体地说，在本实施方式中，是实现对输出电压，包含连接键合焊盘和IC引线的键合线的电阻引起的电压降部分，进行补偿的冷阴极显示器的驱动电路。
关于冷阴极显示屏的驱动电路整体，与上述第1实施方式相同，此处其说明省略，只利用图8对Y矩阵驱动模块予以说明。
图8为图1所示的Y驱动模块P1001进行IC化时的电路构成图。在图8所示的电路构成中，利用移位寄存器P5000通过将行选择信号从上开始顺序移位而每次1行对各行进行驱动。
移位寄存器P6000的输出，连接到输出缓冲器P6004，通过作为IC的输出端的IC引线P6009驱动IC外部的矩阵布线。
P6002表示输出缓冲器P6004的驱动电路的通态电阻(Ron)。这是避免如上所述的由于输出电流大而导致的电压降的影响所必需的。另外，如上所述，历来此通态电阻为数百mΩ以下的低值。
在本实施方式中，其构成是矩阵驱动每次进行1行，不同时驱动2行，利用1个外部反馈电路对IC内部的80行的输出缓冲器进行反馈控制。
比如，在输出第1行的场合，输出缓冲器P6004由于通态电阻(Ron)P6002产生电压降。
另外，输出缓冲器P6004的输出有图中未示出的铝布线连接到键合焊盘P6003，从键合焊盘P6003经键合线P6008与IC引线P6009相连接。
键合线P6008一般使用粗细为大约30μm的金线。
在本实施方式中，为了检出IC引线P6009上的电压降，即输出缓冲器，图中未示出的铝布线和键合线引起的电压降的总和，利用检出用的键合焊盘P6005从IC引线P6009经键合线P6008将检出的电位送到开关P6006。
由于在从IC引线P6009经键合线P6008和检出用的键合焊盘P6005到进入开关的布线中几乎没有电流，键合线和铝布线不需要是低电阻，所以芯片上的尺寸可以小。
输入到芯片P6006的信号，根据经平行信号线P6001得到的来自移位寄存器P6000的行信息，可对开关P6006进行切换来从检出电位中选择现在驱动的行的检出电位。
利用开关P6006选择的检出信号有OPAMP P6007放大，输入到输出电压校正电路P6010，输出电压校正电路P6010对输出缓冲器P6004输出补偿信号。
这样，通过设置自IC引线的电位反馈用的键合焊盘P6005及键合线P6008，开关装置P6006，反馈电路P6007以及输出校正电路P6010，可以检出输出缓冲器P6004的通态电阻(Ron)，铝布线电阻，键合线电阻等全部电阻所引起的电压降。于是，由于通过对此电压降进行校正可以使表观电阻值接近0Ω，可使芯片面积变小，构成低成本的半导体集成电路。
还有，在矩阵显示屏的场合，IC和列布线的连接经常采用柔性布线。此处的电阻引起的电压降的影响不能忽视。
于是，通过将图8所示的键合焊盘外侧像图9那样进行连接，也可以对柔性布线的电阻进行补偿。下面对此予以说明。
在图9中，P6100是与电压输出装置相连接的键合焊盘，由键合线P6101连接输出用的IC引线P6102。
P6106是电位检出用的键合焊盘，同样由键合线P6101连接用来输入IC外部的电位信息的IC引线P6105。键合焊盘P6106，与图8一样，在IC芯片内连接到开关装置。
输出用IC引线P6102的电压输出，经柔性布线P6103连接到行布线P6104。柔性布线的电阻历来抑制为尽可能地低，随着显示屏的高析像度化，布线线距变窄，无法避免某种程度的电阻影响。
对此，在行布线时(特别是柔性布线的行布线侧的端部和行布线的端部之间)检出电位，通过设置柔性布线中的反馈用的布线，将检出行布线时的电位经检出电位输入用IC引线P6105，键合线6101，电位检出用键合焊盘P6106送到IC芯片内，可与上述图8同样地补偿输出电位，可以回避由高析像度化引起的电阻的影响。
(第4实施方式)
图10中示出本发明的第4实施方式。在上述第1实施方式中，示出的是补偿电路只是以模拟电路构成的场合，在本实施方式中，示出补偿电路由包含数字电路的电路构成的场合。
其他的构成及作用与第1实施方式相同，高于同一构成部分，其说明省略。
更具体地说，在本实施方式中，是利用在IC内部具有由数字电路构成的输出电位补偿装置的半导体集成电路实现冷阴极显示器的驱动电路的构成。
关于冷阴极显示屏的驱动电路整体，与上述第1实施方式相同，此处其说明省略，只利用图10对Y矩阵驱动模块予以说明。
图10为图1所示的Y驱动模块P1001进行IC化时的电路构成图。在图10所示的电路构成中，利用移位寄存器P5000通过将行选择信号从上开始顺序移位而每次1行对各行进行驱动。
移位寄存器P7000的输出，连接到输出缓冲器P7002，通过作为IC的输出端的IC引线P7004驱动IC外部的矩阵布线。
P7007表示输出缓冲器P7002的驱动电路的通态电阻(Ron)。这是避免如上所述的由于输出电流大而导致的电压降的影响所必需的。另外，如上所述，历来此通态电阻为数百mΩ以下的低值。
在本实施方式中，其构成是矩阵驱动每次进行1行，不同时驱动2行，利用1个外部反馈电路对IC内部的80行的输出缓冲器进行反馈控制。
在输出第1行的场合，输出缓冲器P7002由于通态电阻(Ron)P7007产生电压降。
开关P7003，经平行信号线P7001根据从移位寄存器P7000得到的行信息，输出第1行的电压信息。开关P7003，为了取得检出电位，无须降低电阻值，从数十KΩ的电阻值就可以了这一点来看，占开关电路的IC全体的比例很小。
开关电路的输出由A/D变换器P7009从模拟信号变换为数字信号。A/D变换器P7009的取样时钟由时钟发生器P7010中的图中未示出的振荡器生成。
取样时钟最好是利用PLL与图像输入信号的水平或垂直同步信号同步，另外不同步也可以。还有，也可以如图11中的T8003，之只输出与T8001，T8002的行选择时间同步的期间的取样时钟。
A/D变换器P7009的输出由数字比较器P7006与作为Y输出电压的基准的基准数据P7008进行比较，Y输出电压和基准数据P7008的差分输出到D/A变换器P7005。在本实施方式中，也可以由微处理器进行比较处理。
因为D/A变换器P7005将比较器P7006的输出从数字信号变换为模拟信号，以时钟发生器P7010发生的时钟的定时输出。
在D/A变换器P7005的输出由双极晶体管等构成的电流放大电路组成的输出电压校正电路P7011进行电流放大之后，控制输出缓冲器P7002的电源电压。所以，利用由A/D变换器P7009，比较器P7006，D/A变换器P7005构成的反馈环路，进行控制使输出缓冲器P7002的通态电阻(Ron)表观最小。
这样，通过设置利用开关装置和数字电路的反馈电路，可以检出输出缓冲器P6004的通态电阻(Ron)所引起的电压降。于是，由于通过对此电压降进行校正可以使表观电阻值接近0Ω，可使芯片面积变小，构成低成本的半导体集成电路。
以上是以用作冷阴极显示器的驱动电路的例子进行说明的，但不限于冷阴极显示器的驱动电路，只要是具有矩阵构成的显示器，就同样可以利用本构成实现低成本的驱动IC。
另外，不限于显示器，只要是驱动低电阻负载的半导体集成电路，就同样可以利用本构成实现低成本的驱动IC。
(第5实施方式)
在图12中示出本发明的第5实施方式。在此实施方式中示出利用作为开关的二极管构成利用双极型工艺的半导体集成电路。
其他的构成及作用与第1实施方式相同，高于同一构成部分，其说明省略。
更具体地说，在本实施方式中，是利用作为开关的二极管构成利用双极型工艺的半导体集成电路实现冷阴极显示器的驱动电路的构成。
关于冷阴极显示屏的驱动电路整体，与上述第1实施方式相同，此处其说明省略，只利用图12对Y矩阵驱动模块予以说明。
图12为图1所示的Y驱动模块P1001进行IC化时的电路构成图。在图12所示的电路构成中，利用移位寄存器P9000通过将行选择信号从上开始顺序移位而每次1行对各行进行驱动。
移位寄存器P9000的输出，连接到输出缓冲器P9001。
输出缓冲器P9001由由NPN晶体管P9013和PNP晶体管P9014构成，分别构成倒相器。因此，输出缓冲器P9001的非选择电压(图11中的VNS)由PNP晶体管P9014的发射极电位决定，而选择电位(图11中的VS)由NPN晶体管P9013的发射极电位决定。
输出缓冲器P9001的输出通过IC的输出端P9003驱动IC外部的矩阵布线。
P9002表示输出缓冲器P9001的驱动电路的通态电阻(Ron)。这是避免如上所述的由于输出电流大而导致的电压降的影响所必需的。另外，如上所述，历来此通态电阻为数百mΩ以下的低值。
在本实施方式中，其构成是矩阵驱动每次进行1行，不同时驱动2行，利用1个外部反馈电路对IC内部的80行的输出缓冲器进行反馈控制。
在输出第1行的场合，输出缓冲器P9001由于通态电阻(Ron)P9002产生电压降。
在二极管P9004中，藉助由PNP晶体管P9007，电阻P9008，P9009和恒压二极管P9010构成的恒流源电路，流过，比如，1mA的恒流。
来自恒流源的电流，由二极管P9004与各行并联，如前所述，由于矩阵驱动是每次驱动1行，不同时驱动2行，移位寄存器只选择1行，因此正如上述参照图8所说明的，只有选择行变为VS电位，其他非选择行是VNS电位。所以，选择行以外的行，二极管P9004上为反相偏置而截止。
所以，由于来自恒流源的电流全部流入选择行，二极管阳极侧的电位，即输出端P9003的电位+二极管的正方向电压的电位输入OPAMP的负输入端子。
输出缓冲器P9001的输出电流，如在上述第1实施方式中已经说明过的，由于是近2A的电流，来自恒流源的1mA的电流对输出缓冲器P9001及矩阵屏不会有大的影响。
另一方面，OPAMP的正输入端子侧，来自晶体管P9006和电阻P9008，P9009，P9010构成的恒流源的电流经二极管P9005与连接到基准电位的二极管的阳极相连接。
这样，输入到OPAMP P9011的负端子侧的信号的二极管P9004的正方向的电压降的影响就可以消除。
如由于输出缓冲器P9001的输出的通态电阻P9002引起电压降，输出端P9003的电位上升，OPAMP P9011的一侧的电位也上升。
OPAMP的输出的作用是，通过将PNP晶体管P9012的基极电位引向负侧，控制输出缓冲器P9001的NPN晶体管P9013，补偿输出缓冲器P9001的通态电阻P9002产生的电压降的影响。
同样地，第2行以后也可同样地对输出电压进行补偿使输出缓冲器P9001的通态电阻P9002的影响变为最小。
这样，通过设置开关装置和反馈电路，可以检出输出缓冲器P6004的通态电阻(Ron)所引起的电压降。于是，由于通过对此电压降进行校正可以使表观电阻值接近0Ω，可使芯片面积变小，构成低成本的半导体集成电路。
另外，在上述各实施方式中，是采用不使用由分立元件组成的功率MOSFET及芯片面积大的IC的构成，使用通态电阻超过数百mΩ的，如采用由分立元件组成的功率MOSFET及芯片面积大的IC，通态电阻小于数百mΩ的构成，作为可输出精度更高的扫描信号的构成，本发明也适用。
以上，在各实施方式中，叙述的是矩阵驱动是每次驱动1行的场合，但在同时驱动2行以上的场合，本发明也适用。在同时驱动多个行的场合流入各个行的电流可做到使其为大致相同的数值。同时驱动的多个行中的一部分行，比如，在同时驱动2行的场合，也可根据其中1行的检出电压(检出1行的信号电平)，对同时驱动的2行以上的行同时进行补偿(同时进行反馈)。在此场合，假设键合线等的长度与同时驱动的行的邻接行间大致长度相同，如双行驱动那样，各行的电流如果相同，驱动的各行的校正误差，在2A驱动电流的场合，在数十mV以内。
如上所述，本发明可补偿电压降的影响。
本申请是申请号为02127409.6，申请日为2002年7月31日的发明的分案申请。
图2为本发明实施方式的图像显示装置的驱动波形。
图3为本发明的第1实施方式的电路构成图。
图4为CMOS工艺生产的开关的电路构成图。
图5为输出单元的电路构成图(A是CMOS工艺生产的电路构成图，B是双极型工艺生产的电路构成图)。
图6为本发明的第1实施方式的半导体集成电路的反馈开关的动作说明图。
图7为本发明的第2实施方式的电路构成图。
图8为本发明的第3实施方式的电路构成图。
图9为本发明的第3实施方式的补偿柔性布线的电阻时的构成的说明图。
图10为本发明的第4实施方式的电路构成图。
图11为本发明的第4实施方式的取样时钟的波形说明图。
图12为本发明的第5实施方式的电路构成图。
实施方式
下面参照附图对本发明的优选实施方式予以举例详细说明。不过，此实施方式中记载的构成部件的尺寸，材质，形状，其相对配置等，只要不是特别说明，都不限定于本发明的范围。
(第1实施方式)
参照图1～图6对本发明的第1实施方式的半导体集成电路及具有半导体集成电路的图像显示装置予以说明。
本实施方式中示出的是在作为冷阴极显示器的驱动电路内部，使用具有补偿信号输出电路的半导体集成电路的示例。
首先，参照图1及图2对应用本发明的实施方式的半导体集成电路的图像显示装置予以说明。图1为本发明实施方式的图像显示装置(冷阴极显示屏)的驱动电路的框图。图2为本发明实施方式的图像显示装置的驱动波形。
P2000是冷阴极显示器的显示屏，在本实施方式中是由480x2160个冷阴极元件P2001和垂直480行的行布线P2002和水平2160列的列布线P2003以矩阵形式布线而成。
冷阴极元件P2001，在施加有十数V的电压时发射电子。因此，将施加于要选择的行布线(扫描布线)的扫描信号的电位和施加于列布线(调制布线)的调制信号的电位差控制为十数V(超过电子发射的阈值电压值)，而将非选择的扫描布线的电位和调制信号的电位差控制为不超过阈值，就可以选择任意行的冷阴极元件P2001发射电子。
从各冷阴极元件P2001发出的发射电子，由利用高压电源单元P11施加有高压的阳电极加速，照射到图中未示出的荧光体上，就可得到发光。
在本实施方式中，示出的是在具有水平P2160(RGB三色组)×垂直480行的像素数的显示屏上显示的与NTSC相当的电视图像的应用例，但不限于NTSC，HDTV，XGA那样的高精细的图像及计算机的输出图像等析像度及帧速率不同的图像信号，利用同一构成可以很容易处理。
P1是定时发生单元，输入外部同步信号或来自同步信号分离电路的同步信号，输出在模拟处理单元P6所必需的箝位脉冲(CLP)及消隐脉冲(BLK)。
另外，定时发生单元P1，利用内置的PLL(Phase Locked Loop：锁相环，以下简称PLL)，输出A/D单元P8，反γ表P9，行存储器P10必需的与水平同步信号同步的时钟信号。另外，定时发生单元P1，输出作为显示屏控制基准信号发生单元P2的基准的示于图2的水平同步信号T3及垂直同步信号T1。
显示屏控制基准信号发生单元P2是用来控制显示屏外围电路的基准信号发生单元，向X控制P3，存储器控制P4，Y控制P5输出水平及垂直同步控制信号。此外，显示屏控制基准信号发生单元P2内置PLL，输出与水平同步信号同步的时钟信号。
X控制P3，感觉来自显示屏控制基准信号发生单元P2的信号，输出作为调制电路的X驱动模块P1100所必需的示于图2的移位时钟脉冲T6，LD(加载)信号T7，PWM(脉冲宽度调制)时钟信号T8。
存储器控制P4，是控制输出用来控制读出行存储器P10的定时的控制信号的控制单元，根据来自显示屏控制基准信号发生单元P2的信号输出图中未示出的读出时钟和图中未示出的读出地址控制信号。
Y控制P5，输出作为扫描电路的Y驱动模块P1001所必需的图中未示出的移位时钟。
模拟处理单元P6，利用来自定时发生单元P1的箝位脉冲(CLP)，消隐脉冲(BLK)，将RGB的各模拟视频信号输入放大到A/D变换单元P8的输入电平。于是，模拟处理单元P6，将放大的RGB的各模拟视频信号电平移动到A/D变换器所必需的电压电平的同时，进行消隐处理以便降低回线期间的噪声。
低通滤波器P7是用来从来自模拟处理单元P6的模拟视频信号中除去A/D变换器P8的A/D变换处理不需要的会引起混叠(aliasing)的高频信号分量。
A/D变换器P8，以来自定时发生单元P1的时钟周期将模拟视频信号(图2示出的T2)变换为时钟信号。
反γ表P9，是将广播台发送来的经过γ校正的图像信号返回到没有γ校正的线性信号的表。这一点，与采用CRT的图像显示装置不同，对于输入的图像信号保持线性亮度输出的PWM驱动方式的冷阴极显示器的场合是必需的。
行存储器P10，将利用A/D变换器P8从模拟变换为数字，经反γ变换的RGB的取样信号(图2中未示出)临时存储于存储器中。于是，在从行存储器P10读出时，通过从RGB的各存储器顺序读出，可以得到与显示屏的荧光体的配列相同的顺序排列的RGB串行信号(图2中表示为T2)。
RGB串行信号，在输入到X驱动模块P1100之后，利用X控制P3输出的移位时钟将移位寄存器P1103内容从左向右移.在2160点全部数据移动后，利用如图2所示的LD信号T7，将全部移位寄存器的数据由锁存器P1102锁存.
由锁存器P1102锁存的数据，与内部的计数进行比较，根据数据的大小输出PWM脉冲宽度不同的PWM信号(图2中的T8A)。
另一方面，Y驱动模块P1001，由移位寄存器P1002和输出缓冲器P1003构成。Y驱动模块P1001由移位寄存器P1002和输出缓冲器P1003构成。Y驱动模块P1001，将图2所示的第1行行选择信号T9利用移位寄存器P1002，像图2所示的第2行行选择信号T10那样在1个水平期间一个接一个地移动。
此时，电流从X驱动模块P1100的全部输出缓冲器P1101经列布线P2003，冷阴极元件P2001，行布线P2002流入各输出缓冲器P1003。
因此，比如，即使假设每1道(点)有1mA的电流，如是2160道，流入输出缓冲器P1003的为1mA×2160＝2.2A的电流。
因此，历来，作为输出缓冲器P1003，采用利用分立元件的MOSFET及在集成电路的场合具有输出通态电阻(Ron)低的大输出缓冲器的集成电路。因此，采取混合IC及芯片面积大的IC的形式的结果，存在价格等问题。
与此相对，在本发明的实施方式中，通过采用如下所示的电路构成，无需使用利用分立元件的功率MOSFET及具有输出通态电阻(Ron)低的大输出缓冲器，可以以低价供给Y驱动模块P1001。
下面利用图3对本发明的实施方式的特征的电路构成予以说明。
图3为将图1所示的Y驱动模块P1001IC化时的电路构成图。在图3所示的电路构成中，利用作为选择电路的移位寄存器P3000，对选择信号(480行的Y布线中选择1行)从上开始顺序地移位就可以一次一行驱动各行。
移位寄存器P3000的输出了解到作为输出电路的输出缓冲器P3002，通过IC的输出端P3004驱动IC外部的矩阵布线。
P3007表示输出缓冲器P3002的驱动电路的通态电阻(Ron)。实际上，此通态电阻存在于作为输出电路的输出缓冲器P3002内，但此处为了易于理解起见图中将其示于输出缓冲器P3002外面。此处，如上所述，由于输出电流大，必须避开电压降的影响。另外，如上所述，历来，是将此通态电阻设定为数百mΩ以下的低值。
在本实施方式中，矩阵驱动是每次1行，没有同时驱动2行的情况，所以480行分配给6个模块，对各个模块各设置1个反馈电路，可对80行的输出缓冲器P3002进行反馈控制。
如考虑输出第1行的场合，输出缓冲器P3002由于通态电阻P3007产生电压降。
另外，比如，在高压MOS工艺的场合，由于需要双扩散结构，需要一定程度的芯片尺寸，如要将芯片尺寸抑制为很小，通态电阻变为大约0.5Ω～数Ω的值。所以，比如，在X驱动模块每1道流过1mA的电流的场合，因为全体为2160个道，所以会流过相当2A的电流，电压降最低也有1V。
开关P3003，根据从移位寄存器P3000得到的行信息(行选择信息)经平行信号线P3001输出第1行的电压信息。开关P3003，为了取得检出电位，无须降低电阻值，从数十KΩ的电阻值就可以了这一点来看，占开关电路的IC全体的比例很小。
开关P3003，在是CMOS工艺的场合，如图4所示，采用P沟道和N沟道的对结构的FET。图4为CMOS工艺生产的开关的电路构成图。
对各输入P3100，P3101，P3102连接有P沟道和N沟道的FET对P3103，P3106，P3104，P3107，P3105，P3108，根据哪一个FET对的栅极导通选择输入，并将电位信息输出到输出P3109。
开关P3003的输出，由OPAMP(运算放大器)P3005放大，由输出电压补偿电路P3008作为补偿信号输入到全部输出缓冲器。OPAMP(运算放大器)P3005和输出电压补偿电路P3008的功能是补偿信号输出装置。
但是，因为矩阵的驱动仅仅是第1行，对第1行以外的输出驱动器没有影响。这样，反馈发送给所选择的第1行，上述的电压降利用补偿信号进行校正使电压上升，由于输出电流引起的表观电压降可以抑制为很小。
其次，利用图5对输出缓冲器P3002和输出电压补偿电路P3008予以说明。图5A是CMOS工艺生产的电路构成图，B是双极型工艺生产的电路构成图。
在图5A所示的CMOS工艺的场合，输入到输入端P3205的驱动信号波形，由于输出缓冲器的栅极电容大，利用由P沟道FET P3200和N沟道FET P3201构成的前置缓冲器进行电流放大。
经过电流放大的驱动信号波形施加到由P沟道FET P3202和N沟道FET P3203构成的输出缓冲器，驱动输出端P3206。此时的选择电位由FET P3204的栅极电位决定。
可是，由于FET的Vgs(栅源间电压)不太稳定，由OPAMP P3214进行电压反馈。因此，通过将校正信号施加于OPAMP P3214的输入P3212可以校正输出电压。
在图5B的双极型工艺的场合，输入到输入端P3207的驱动波形，输入到由PNP晶体管P3208和NPN晶体管P3209构成的输出缓冲器的基极。因为输出端P3211的选择电位由NPN晶体管P3209的发射极，即PNP晶体管P3210的基极电位次定，通过将校正信号施加于PNP晶体管P3210的基极(输入端P3213)可以校正输出电压。
在驱动第2行以后到第80行之际，同样也可以由开关P3003切换，通过由OPAMP P3005进行反馈来校正输出的通态电阻。
P3006是使反馈通/断的开关装置，“通”时停止反馈动作，输出基准电压。对开关装置P3006进行详细说明。驱动矩阵的波形变为如图6中所示的T100(第1行选择信号)，T101(第2行选择信号)那样保持VS(选择电位)和VNS(非选择电位)2个电位的信号。
与此相对，在以VS作为基准的进行反馈的场合，VS期间进行正常的反馈，VNS期间控制大而脱离，之后在转移到VS电压之际，引起响应延迟。于是，由于图6所示的反馈停止信号T102而加速反馈电路停止响应速度。
这样，历来的使用大输出缓冲器实现的多输出的低电阻驱动电路可以由IC内部的开关装置和电阻值大(即芯片尺寸小)的输出缓冲器和反馈电路构成，其结果，可实现低成本的矩阵驱动电路。
上面叙述了利用开关和1个补偿信号输出装置构成多输出的矩阵驱动电路示例，不使用开关P3003，而对输出缓冲器分别一个一个设置补偿信号输出装置也可以对输出电位进行补偿。其结果，同样地，可实现低成本的矩阵驱动电路。此时，最好是对各行设置如图3所示的开关P3006进行OPAMPP3005的反馈切换。
(第2实施方式)
在图7中，示出本发明的第2实施方式。在上述第1实施方式中，示出的是补偿信号输出电路也是设置于半导体集成电路中的构成，而在本实施方式中示出的是补偿信号输出电路是设置于半导体集成电路之外的构成。
因为其他的构成及作用与第1实施方式相同，对于相同的部分，其说明省略。
更具体地说，在本实施方式中，示出的是使用设置于半导体集成电路外部的补偿信号输出电路的电路作为冷阴极显示器的驱动电路的示例。
关于冷阴极显示器的驱动电路整体，与上述的第1实施方式相同，此处省略其说明，只利用图7对Y矩阵驱动模决予以说明。
图7为图1所示的Y驱动模块P1001进行IC化时的电路构成图。在图7所示的电路构成中，利用移位寄存器P5000通过将行选择信号从上开始顺序移位而每次1行对各行进行驱动。
移位寄存器P5000的输出，连接到输出缓冲器P5002，通过IC的输出端P5004驱动IC外部的矩阵布线。
P5007表示输出缓冲器P5002的驱动电路的通态电阻(Ron)。这是避免如上所述的由于输出电流大而导致的电压降的影响所必需的。另外，如上所述，历来此通态电阻为数百mΩ以下的低值。
在本实施方式中，其构成是矩阵驱动每次进行1行，不同时驱动2行，利用1个外部反馈电路对IC内部的80行的输出缓冲器进行反馈控制，利用通态电阻(Ron)的高输出缓冲器P5002驱动矩阵布线。
在输出第1行的场合，输出缓冲器P5002由于通态电阻P5007产生电压降。
开关P5003，经平行信号线P5001根据从移位寄存器P5000得到的行信息，输出第1行的电压信息。开关P5003，为了取得检出电位，无须降低电阻值，从数十KΩ的电阻值就可以了这一点来看，占开关电路的IC全体的比例很小。
由于开关电路的输出是输出到IC外部，其构成为经输出端子P5006将输出送出。同样地，输出电压补偿电路P5009的补偿信号输入端子也连接到输入端子P5005以使可从IC外部进行控制。
通过设置这2个端子，可以将使用OPAMP P5008等的反馈电路与IC外部相连接，利用此外部反馈电路经输出电压补偿电路P5009可输出缓冲器P5002的通态电阻(Ron)的电阻P5007上的电压降进行校正。
由于第2行以后一直到80行也同样可由利用OPAMP等的外部反馈电路补偿由于输出缓冲器P5002的通态电阻(Ron)的P5007的电阻部分引起的电压降，输出缓冲器P5002可将芯片面积抑制为很小。
还有，在IC的外部设置利用OPAMP等的反馈电路的场合，由于IC侧不需要高速模拟电路，可以使用在逻辑电路等所使用的比较简单的工艺，预期可进一步降低成本。
另外，在外部的反馈电路侧，由于OPAMP的性能及反馈电路的构成等，参数也可以选择，在IC制作后也可以对反馈电路进行调整。
(第3实施方式)
在图8中示出本发明的第3实施方式.在上述第1实施方式中，主要示出对由于通态电阻引起的电压降部分进行补偿的构成，而在本实施方式中示出对由于通态电阻以外的原因引起的电压降进行补偿的构成.
因为其他的构成及作用与第1实施方式相同，关于相同构成部分，其说明省略。
更具体地说，在本实施方式中，是实现对输出电压，包含连接键合焊盘和IC引线的键合线的电阻引起的电压降部分，进行补偿的冷阴极显示器的驱动电路。
关于冷阴极显示屏的驱动电路整体，与上述第1实施方式相同，此处其说明省略，只利用图8对Y矩阵驱动模块予以说明。
图8为图1所示的Y驱动模块P1001进行IC化时的电路构成图。在图8所示的电路构成中，利用移位寄存器P5000通过将行选择信号从上开始顺序移位而每次1行对各行进行驱动。
移位寄存器P6000的输出，连接到输出缓冲器P6004，通过作为IC的输出端的IC引线P6009驱动IC外部的矩阵布线。
P6002表示输出缓冲器P6004的驱动电路的通态电阻(Ron)。这是避免如上所述的由于输出电流大而导致的电压降的影响所必需的。另外，如上所述，历来此通态电阻为数百mΩ以下的低值。
在本实施方式中，其构成是矩阵驱动每次进行1行，不同时驱动2行，利用1个外部反馈电路对IC内部的80行的输出缓冲器进行反馈控制。
比如，在输出第1行的场合，输出缓冲器P6004由于通态电阻(Ron)P6002产生电压降。
另外，输出缓冲器P6004的输出有图中未示出的铝布线连接到键合焊盘P6003，从键合焊盘P6003经键合线P6008与IC引线P6009相连接。
键合线P6008一般使用粗细为大约30μm的金线。
在本实施方式中，为了检出IC引线P6009上的电压降，即输出缓冲器，图中未示出的铝布线和键合线引起的电压降的总和，利用检出用的键合焊盘P6005从IC引线P6009经键合线P6008将检出的电位送到开关P6006。
由于在从IC引线P6009经键合线P6008和检出用的键合焊盘P6005到进入开关的布线中几乎没有电流，键合线和铝布线不需要是低电阻，所以芯片上的尺寸可以小。
输入到芯片P6006的信号，根据经平行信号线P6001得到的来自移位寄存器P6000的行信息，可对开关P6006进行切换来从检出电位中选择现在驱动的行的检出电位。
利用开关P6006选择的检出信号有OPAMP P6007放大，输入到输出电压校正电路P6010，输出电压校正电路P6010对输出缓冲器P6004输出补偿信号。
这样，通过设置自IC引线的电位反馈用的键合焊盘P6005及键合线P6008，开关装置P6006，反馈电路P6007以及输出校正电路P6010，可以检出输出缓冲器P6004的通态电阻(Ron)，铝布线电阻，键合线电阻等全部电阻所引起的电压降。于是，由于通过对此电压降进行校正可以使表观电阻值接近0Ω，可使芯片面积变小，构成低成本的半导体集成电路。
还有，在矩阵显示屏的场合，IC和列布线的连接经常采用柔性布线。此处的电阻引起的电压降的影响不能忽视。
于是，通过将图8所示的键合焊盘外侧像图9那样进行连接，也可以对柔性布线的电阻进行补偿。下面对此予以说明。
在图9中，P6100是与电压输出装置相连接的键合焊盘，由键合线P6101连接输出用的IC引线P6102。
P6106是电位检出用的键合焊盘，同样由键合线P6101连接用来输入IC外部的电位信息的IC引线P6105。键合焊盘P6106，与图8一样，在IC芯片内连接到开关装置。
输出用IC引线P6102的电压输出，经柔性布线P6103连接到行布线P6104。柔性布线的电阻历来抑制为尽可能地低，随着显示屏的高析像度化，布线线距变窄，无法避免某种程度的电阻影响。
对此，在行布线时(特别是柔性布线的行布线侧的端部和行布线的端部之间)检出电位，通过设置柔性布线中的反馈用的布线，将检出行布线时的电位经检出电位输入用IC引线P6105，键合线6101，电位检出用键合焊盘P6106送到IC芯片内，可与上述图8同样地补偿输出电位，可以回避由高析像度化引起的电阻的影响。
(第4实施方式)
图10中示出本发明的第4实施方式。在上述第1实施方式中，示出的是补偿电路只是以模拟电路构成的场合，在本实施方式中，示出补偿电路由包含数字电路的电路构成的场合。
其他的构成及作用与第1实施方式相同，高于同一构成部分，其说明省略。
更具体地说，在本实施方式中，是利用在IC内部具有由数字电路构成的输出电位补偿装置的半导体集成电路实现冷阴极显示器的驱动电路的构成。
关于冷阴极显示屏的驱动电路整体，与上述第1实施方式相同，此处其说明省略，只利用图10对Y矩阵驱动模块予以说明。
图10为图1所示的Y驱动模块P1001进行IC化时的电路构成图。在图10所示的电路构成中，利用移位寄存器P5000通过将行选择信号从上开始顺序移位而每次1行对各行进行驱动。
移位寄存器P7000的输出，连接到输出缓冲器P7002，通过作为IC的输出端的IC引线P7004驱动IC外部的矩阵布线。
P7007表示输出缓冲器P7002的驱动电路的通态电阻(Ron)。这是避免如上所述的由于输出电流大而导致的电压降的影响所必需的。另外，如上所述，历来此通态电阻为数百mΩ以下的低值。
在本实施方式中，其构成是矩阵驱动每次进行1行，不同时驱动2行，利用1个外部反馈电路对IC内部的80行的输出缓冲器进行反馈控制。
在输出第1行的场合，输出缓冲器P7002由于通态电阻(Ron)P7007产生电压降。
开关P7003，经平行信号线P7001根据从移位寄存器P7000得到的行信息，输出第1行的电压信息。开关P7003，为了取得检出电位，无须降低电阻值，从数十KΩ的电阻值就可以了这一点来看，占开关电路的IC全体的比例很小。
开关电路的输出由A/D变换器P7009从模拟信号变换为数字信号。A/D变换器P7009的取样时钟由时钟发生器P7010中的图中未示出的振荡器生成。
取样时钟最好是利用PLL与图像输入信号的水平或垂直同步信号同步，另外不同步也可以。还有，也可以如图11中的T8003，之只输出与T8001，T8002的行选择时间同步的期间的取样时钟。
A/D变换器P7009的输出由数字比较器P7006与作为Y输出电压的基准的基准数据P7008进行比较，Y输出电压和基准数据P7008的差分输出到D/A变换器P7005。在本实施方式中，也可以由微处理器进行比较处理。
因为D/A变换器P7005将比较器P7006的输出从数字信号变换为模拟信号，以时钟发生器P7010发生的时钟的定时输出。
在D/A变换器P7005的输出由双极晶体管等构成的电流放大电路组成的输出电压校正电路P7011进行电流放大之后，控制输出缓冲器P7002的电源电压。所以，利用由A/D变换器P7009，比较器P7006，D/A变换器P7005构成的反馈环路，进行控制使输出缓冲器P7002的通态电阻(Ron)表观最小。
这样，通过设置利用开关装置和数字电路的反馈电路，可以检出输出缓冲器P6004的通态电阻(Ron)所引起的电压降。于是，由于通过对此电压降进行校正可以使表观电阻值接近0Ω，可使芯片面积变小，构成低成本的半导体集成电路。
以上是以用作冷阴极显示器的驱动电路的例子进行说明的，但不限于冷阴极显示器的驱动电路，只要是具有矩阵构成的显示器，就同样可以利用本构成实现低成本的驱动IC。
另外，不限于显示器，只要是驱动低电阻负载的半导体集成电路，就同样可以利用本构成实现低成本的驱动IC。
(第5实施方式)
在图12中示出本发明的第5实施方式。在此实施方式中示出利用作为开关的二极管构成利用双极型工艺的半导体集成电路。
其他的构成及作用与第1实施方式相同，高于同一构成部分，其说明省略。
更具体地说，在本实施方式中，是利用作为开关的二极管构成利用双极型工艺的半导体集成电路实现冷阴极显示器的驱动电路的构成。
关于冷阴极显示屏的驱动电路整体，与上述第1实施方式相同，此处其说明省略，只利用图12对Y矩阵驱动模块予以说明。
图12为图1所示的Y驱动模块P1001进行IC化时的电路构成图。在图12所示的电路构成中，利用移位寄存器P9000通过将行选择信号从上开始顺序移位而每次1行对各行进行驱动。
移位寄存器P9000的输出，连接到输出缓冲器P9001。
输出缓冲器P9001由由NPN晶体管P9013和PNP晶体管P9014构成，分别构成倒相器。因此，输出缓冲器P9001的非选择电压(图11中的VNS)由PNP晶体管P9014的发射极电位决定，而选择电位(图11中的VS)由NPN晶体管P9013的发射极电位决定。
输出缓冲器P9001的输出通过IC的输出端P9003驱动IC外部的矩阵布线。
P9002表示输出缓冲器P9001的驱动电路的通态电阻(Ron)。这是避免如上所述的由于输出电流大而导致的电压降的影响所必需的。另外，如上所述，历来此通态电阻为数百mΩ以下的低值。
在本实施方式中，其构成是矩阵驱动每次进行1行，不同时驱动2行，利用1个外部反馈电路对IC内部的80行的输出缓冲器进行反馈控制。
在输出第1行的场合，输出缓冲器P9001由于通态电阻(Ron)P9002产生电压降。
在二极管P9004中，藉助由PNP晶体管P9007，电阻P9008，P9009和恒压二极管P9010构成的恒流源电路，流过，比如，1mA的恒流。
来自恒流源的电流，由二极管P9004与各行并联，如前所述，由于矩阵驱动是每次驱动1行，不同时驱动2行，移位寄存器只选择1行，因此正如上述参照图8所说明的，只有选择行变为VS电位，其他非选择行是VNS电位。所以，选择行以外的行，二极管P9004上为反相偏置而截止。
所以，由于来自恒流源的电流全部流入选择行，二极管阳极侧的电位，即输出端P9003的电位+二极管的正方向电压的电位输入OPAMP的负输入端子。
输出缓冲器P9001的输出电流，如在上述第1实施方式中已经说明过的，由于是近2A的电流，来自恒流源的1mA的电流对输出缓冲器P9001及矩阵屏不会有大的影响。
另一方面，OPAMP的正输入端子侧，来自晶体管P9006和电阻P9008，P9009，P9010构成的恒流源的电流经二极管P9005与连接到基准电位的二极管的阳极相连接。
这样，输入到OPAMP P9011的负端子侧的信号的二极管P9004的正方向的电压降的影响就可以消除。
如由于输出缓冲器P9001的输出的通态电阻P9002引起电压降，输出端P9003的电位上升，OPAMP P9011的一侧的电位也上升。
OPAMP的输出的作用是，通过将PNP晶体管P9012的基极电位引向负侧，控制输出缓冲器P9001的NPN晶体管P9013，补偿输出缓冲器P9001的通态电阻P9002产生的电压降的影响。
同样地，第2行以后也可同样地对输出电压进行补偿使输出缓冲器P9001的通态电阻P9002的影响变为最小。
这样，通过设置开关装置和反馈电路，可以检出输出缓冲器P6004的通态电阻(Ron)所引起的电压降。于是，由于通过对此电压降进行校正可以使表观电阻值接近0Ω，可使芯片面积变小，构成低成本的半导体集成电路。
另外，在上述各实施方式中，是采用不使用由分立元件组成的功率MOSFET及芯片面积大的IC的构成，使用通态电阻超过数百mΩ的，如采用由分立元件组成的功率MOSFET及芯片面积大的IC，通态电阻小于数百mΩ的构成，作为可输出精度更高的扫描信号的构成，本发明也适用。
以上，在各实施方式中，叙述的是矩阵驱动是每次驱动1行的场合，但在同时驱动2行以上的场合，本发明也适用。在同时驱动多个行的场合流入各个行的电流可做到使其为大致相同的数值。同时驱动的多个行中的一部分行，比如，在同时驱动2行的场合，也可根据其中1行的检出电压(检出1行的信号电平)，对同时驱动的2行以上的行同时进行补偿(同时进行反馈)。在此场合，假设键合线等的长度与同时驱动的行的邻接行间大致长度相同，如双行驱动那样，各行的电流如果相同，驱动的各行的校正误差，在2A驱动电流的场合，在数十mV以内。
如上所述，本发明可补偿电压降的影响。
本申请是申请号为02127409.6，申请日为2002年7月31日的发明的分案申请。