重复图案的图案识别及比特电平测量

摘要

一种利用示波器将输入波形转换为比特流序列的用于高速数字信号的图案识别和比特电平测量方法。从比特流序列识别预定图案，并将其彼此重叠，以形成一个重叠的图案。识别重叠图案中各个比特的中央区，并在各个中央区内进行适当的电压测量，以得到比特电平。

权利要求

1.一种图案识别方法，包括如下步骤：将获取的波形信号转换为比特流序列；

识别所述比特流序列内的比特的预定图案的每次出现；

重叠每个识别的预定图案以形成重叠图案；以及识别所述重叠图案的各个比特的中央区，以用于执行测量。

2.如权利要求1所述的方法，还包括如下步骤：在各个比特的所述中央区内执行电压测量。

3.如权利要求1所述的方法，其中所述转换步骤包括如下步骤：从所述输入波形信号查找零点；

利用恒定时钟恢复机制恢复时钟；

从所述时钟识别单位间隔值；

利用所述单位间隔值计算连续的过零点之间比特的数量；

确定所述输入波形在过零点之间的中点的状态；以及根据所述输入波形的连续状态，提供所述比特流序列。

4.如权利要求1所述的方法，其中所述预定图案识别步骤包括如下步骤：将所述比特流序列转换为字符串；

将所述预定图案转换为图案串；

在所述字符串内查找多个图案串，相对位置表示各个查找的图案串的时间标记；以及存储从所述比特流序列查找的图案串。

5.如权利要求1所述的方法，其中重叠的步骤包括如下步骤：识别各个存储的所查找的图案串的起始时间恢复点；以及将各个图案串的所述预定图案映射到一个命中矩阵中，以便产生所述重叠图案。

6.如权利要求1所述的方法，其中识别中央区的步骤包括如下步骤：识别所述重叠图案中各个比特的开始和结束；

对各个比特识别属于所述中央区的命中矩阵中的数据的列；以及根据各个中央区内的数据建立各个比特的直方图。

说明书

重复图案的图案识别及比特电平测量

技术领域

[0001] 本发明涉及测试信号的完整性，更具体地说，涉及重复图案的图案识别以及比特电平测量。

背景技术

[0002] 对于测试某些高速串行数字信号的信号完整性，比如电气规范(版本1.0，日期2004年5月19日)定义的串行ATA-II信号的信号完整性，差分电压测量是规定的。测量需要对具有预定的重复图案的信号进行。规范一般地指定了一种方法，该方法暗示利用波形数据库(wfmDB)模式下的高带宽示波器来执行该测量。wfmDB模式是这样一种采集过程：在触发事件之后对模拟输入信号采样、对模拟输入信号的各个样本进行数字化处理，以将其转换为数字数据、将数字数据组合到一个波形存储器中、以及显示累积几次采集的一个波形。波形不仅显示时间以及振幅，而且显示在多次采集时获取的一个特定样本的次数的计数。波形上各个点的值(触发事件之后的时间以及振幅)是反映这种命中密度的计数器。但是，此规定方法具有一些局限性，如下所示。

[0003] ·需要图案触发器来在wfmDB模式下累积样本，以便获得的信号具有相同的图案。但是，利用图案触发器解码时，输入数据的开始和停止是不可能的，因此存在错误触发的可能性，这将引起如图1所示的不正确的“眼睛”图案。

[0004] ·此外，示波器的触发带宽是有限的，例如到1.25Gbps，因此无法用于高带宽信号，比如带宽为1.5Gbps和3Gbps的串行ATA信号。

[0005] ·最后，wfmDB模式限于规定的数据矩阵分辨率，比如500×200。对于3Gbps的信号，单位间隔(一个时钟周期)是333.333ps，因此采集20比特图案大约为7ns。数据矩阵的水平分辨率大约为3ps。诸如串行ATA规范的规范规定测量应该在其中进行的各个比特的一个区，即各个比特的45％和55％之间-比特的中央。因此，在周期33.3ps(一个比特的45％和55％)中可用的像素数量为2，这个数量对于确定正确的电压电平不够好。

[0006] 期望一个更好的技术，用于对包含在分散的时段发生的重复图案的信号执行图案识别和比特电平测量。

发明内容

[0007] 因此，本发明提供一种技术，用于对包含在分散的时段发生的重复图案的信号执行图案识别和比特电平测量。获得的波形信号被转换为一串表示获得波形的比特流的字符。将字符串与一个预定图案串比较，以识别字符串中的对应图案，并识别各个识别的图案的时间标记。各个识别的图案叠加在一个命中矩阵中，以产生所有识别图案的叠加。对应于识别图案的各个比特的中央区的命中矩阵的列用来生成进行了适当测量的各个比特的直方图。

[0008] 在连同所附的权利要求书和附图一起阅读了以下的详细说明之后，本发明的目的、优点以及其它新颖特性都将显而易见。

附图说明

[0009] 图1是根据先有技术的非法“眼睛”图的示意图。

[0010] 图2是根据本发明用于将波形信号转换为字符串的典型视图。

[0011] 图3是根据本发明的图案匹配的典型视图。

[0012] 图4是说明根据本发明在一个矩阵中重叠多个识别的图案的典型视图。

[0013] 图5是根据本发明叠加或重叠的图案矩阵的示意图。

[0014] 图6是说明根据本发明生成用于测量的直方图的典型视图。

[0015] 图7是根据本发明的图案识别和比特电平测量过程的流程图视图。

具体实施方式

[0016] 本文描述的技术使用户能够识别获得的数据流中数据的预定图案。利用时钟恢复和分割机制，识别的数据图案部分被一个叠一个地重叠，从而防止错误的“眼睛”图案的形成，并消除了在高带宽进行图案触发的需要，也就是说，消除了错误触发。重叠图案的全体基本足够，并且测量基于采样点分辨率，比如最大4ps。这种测量的核心机制是识别获得的数据流中的预定图案。

[0017] 技术被分成以下步骤：

[0018] 1.将获得的波形转换为1和0，即比特流。

[0019] 2.从比特流识别预定图案和时间标记。

[0020] 3.覆盖或重叠所识别的来自比特流的图案。

[0021] 4.识别重叠图案上各个比特的中央区(45％-55％)。

[0022] 5.对比特流中的比特执行电压电平测量。

[0023] 现在参考图2，图2说明如何将获得波形的转换为1和0。从获得的信号找到过零点，并且还从获得的信号利用恒速时钟恢复机制恢复时钟。过零点表示利用波形分析模块对百分之五十(50％)电平处电压差波形识别的上升斜率和下降斜率的信号边缘。边缘信息保存在两个阵列中：一个表示边缘指针，另一个表示相对于触发事件的对应时间值。恒定时钟恢复利用预定数据率的应用于过渡时间间隔的最小二乘方拟合算法进行。从恢复的时钟数据识别单位间隔(一比特时间)值。对于不归零数据(NRZ)，利用单位间隔值和过零点计算两个过零之间的比特数量。

[0024] 比特数量＝过零时间差/单位间隔

[0025] 信号应该具有一个最小的振幅以便检测1和0。可以定义两个阈值电压，使得在信号超出最大阈值的情况下，它是“1”状态，并且在信号低于最小阈值的情况下，它是“0”状态。两个阈值一般用于防止由于信号中的噪声或其它错误的低电平变化导致的错误状态判断。

[0026] 回到各对连续的过零点之间的中间位置，并且检查电压电平是否超出最大阈值或者低于最小阈值。如果它超过最大阈值，则识别它为“1”状态，并利用以上等式在这个区中找到比特的数量。现在在字符阵列中装入1的数量，否则如果电压电平低于最小阈值，则装入0的数量。对输入波形的所有过零点对执行上述过程。结果是“0”和“1”字符的阵列，即数据的比特流。

[0027] 为了从比特流识别图案和时间标记，图案验证算法根据比特流的通信标准找到预定图案的位置。比特流转换为流串，即将比特流转换为字符串。预定图案转换为图案串。查找流串中对应于图案串的所有图案，并且识别的流串中的图案位置表示所识别图案的时间标记。现在参考图3，显示的预定图案是在1和0之间交替的20比特构成的一个串。获得的比特流显示为具有对应于时间阵列复制的相同图案。图案验证算法识别字符串中对应于预定图案的图案及其在比特流中的位置。

[0028] 覆盖或重叠矩阵中每个具有固定长度的识别图案，如图4所示。矩阵的尺寸可以由用户配置，并且可以根据信号速度增大或缩小，以便在各个比特中计数充分的命中数量。对于比特流中识别的各个预定图案，取从起始恢复点(起始指针)到结束时钟恢复点(停止指针)的所有波形数据点。将图案(根据需要按比例增大或缩小)映射到一个指定的矩阵中。矩阵中的每个单元是反映那个单元的命中数量的计数器。累积的全体提供获得的波形信号中图案的各次出现的叠加，即识别矩阵上各个数据点的位置，并在矩阵的对应单元在命中计数中加1。这可以通过内插获得的样本来加强，也就是说，对获得的样本应用Sinc内插函数。完整的叠加或重叠图案矩阵显示在图5中。在矩阵中，图案的每一样本值表示为三维向量：X-在规定范围内按时间定标，比如0-400；Y-在规定范围内定标，比如0-600；
以及Z-矩阵中给定X，Y单元或点的全体。

[0029] 在矩阵生成过程中，恢复时钟的开始是矩阵的第一列。各个图案的结束是矩阵的最后一列。矩阵中所有比特的开始和结束通过利用恢复的时钟校正计算的边缘时间而识别。然后，识别属于各个比特的中央(45％-55％)区的列。建立这个区的直方图，如图6所示。直方图表示幅值，其中幅值的范围依赖于进行的测量。从建立的直方图按有关规范、比如串行ATA-II文件核对条件，并且计算预定图案的所有要求的参数，比如HFTP、MFTP、LFTP和LBP图案。幅值取决于图案和期望的测量。

[0030] 图7是如上所述过程的数据流程图。输入波形数据并在步骤1获得该波形数据。对于获得的波形数据，计算过零点，并利用恒定时钟恢复法恢复时钟(步骤2)。计算输入信号的比特率(步骤3)。识别各个连续过零点对之间比特的数量，并生成1和0的比特流序列(步骤4)。识别比特流序列中预定图案的各个实例的起始位置，以便在连续的图案之间没有重叠(步骤5)。利用所有的识别图案建立命中矩阵(步骤6)。识别命中矩阵中各个比特的中央区(步骤7)。建立各个中央区的水平直方图(步骤8)。按有关信号规范的规定计算所需的电压电平(步骤9)。

[0031] 以上所述技术自动执行测试过程，并且可扩展到演化的信号规范未来版本的新图案。

[0032] 因此，上述技术通过将高速串行数字信号转为比特流、识别比特流中的预定图案和时间标记、在矩阵中重叠或叠加比特流中识别的连续图案、识别矩阵中各个比特的中央区、以及执行各个比特的中央区中有关的电压测量以获得比特电平，从而识别高速串行数字信号中的比特图案。