一种基于双端RAM的时分复用的AU指针解释器转让专利
申请号 : CN200410052578.8
文献号 : CN1787412B
文献日 : 2010-05-05
发明人 : 杜凡平
申请人 : 中兴通讯股份有限公司
摘要 :
本发明的一种基于双端RAM的时分复用的AU指针解释器，所述AU指针解释器至少包括：输入的行、列、时隙计数器和包含指针值的数据流分别进入所述超前计数器和关键坐标指示译码器、指针提取与分析器译码出各关键坐标指示信号和提取分析出各种指针事件，再经由所述连续事件计数器累计出各种指针事件的计数值，输入到所述指针状态机使状态机发生相应的跳转，输入到所述有效指针值生成器产生当前有效指针值，所述有效净荷指示生成器和所述J1指示生成器根据当前有效的指针值产生出J1指示及净荷指示信号。本发明的AU指针解释器大大的降低了电路规模；同时完全兼容了SONET，增强了指针解释器的功能范围，大大的简化了实现复杂度，减少了硬件资源。
权利要求 :
1.一种基于双端RAM的时分复用的AU指针解释器，其分时隙处理每个通道的指针解释状态，多时隙构成一个处理周期，所述AU指针解释器至少包括：
一超前计数和关键坐标指示译码器、一指针提取与分析器、一连续事件计数器、一指针状态机和一有效指针值生成器，以及一净荷指示及经过级联处理后的有效净荷指示生成器，一J1指示生成器，和一双端RAM，其中，所述超前计数和关键坐标指示译码器根据输入的行地址、列地址、时隙地址和包含指针值的数据流产生的各关键坐标指示信号和超前时隙坐标分别输出到所述指针提取和分析器和所述双端RAM，所述指针提取与分析器译码出各关键坐标指示信号和提取分析出各种指针事件，各种指针事件再经由所述连续事件计数器累计出各种指针事件的计数值，指针事件及其计数值输入到所述指针状态机使状态机发生相应的跳转，将当前状态、当前指针值输入到所述有效指针值生成器产生当前有效指针值，所述有效净荷指示生成器和所述J1指示生成器根据当前有效的指针值产生出J1指示及净荷指示信号，所述双端RAM分别与所述超前计数和关键坐标指示译码器、所述指针提取与分析器、所述连续事件计数器、所述指针状态机和有效指针值生成器、所述净荷指示及经过级联处理后的有效净荷指示生成器和所述J1指示生成器相连，完成存储状态机状态、存储计数器计数值以及一些需要保存的中间状态及指示信号。
2.根据权利要求1所述的AU指针解释器，其特征在于，所述双端RAM由循环移位寄存器组替换，所述循环移位寄存器组由选择器和带反馈的移位寄存器组构成。
说明书 :
技术领域
本发明属于光同步数字传输系统(以下简称SDH/SONET)领域的技术，具体地说，涉及其中的AU指针的解释器技术。
背景技术
SDH是采用净负荷指针技术将异步的低速的支路信号复用成高速的同步信号的，经过速率调整，开销字节插入，指针插入，就构成了管理单元(AU，Administrative Unit)或支路单元(TU，Tributary Unit)。AU是一种为高阶通道层和复用段层提供适配功能的信息结构，它由高阶VC(Virtual Capsule，虚容器)和AU-PTR组成。其中AU-PTR用来指明高阶VC在STM-N帧内的位置，因而允许高阶VC在STM-N帧内的位置浮动，但AU-PTR本身在STM-N帧内位置是固定的。一个或多个在STM帧中占有固定位置的AU组成管理单元组AUG(Administrative Unit Group)，它由若干AU-3或单个AU-4按字节间插方式均匀组成。同理，TU是一种为低阶通道层与高阶通道层提供适配功能的信息结构，它由低阶VC和TU-PTR组成。本发明仅涉及到AU-3的指针的解释及由AU-3指针级联到更高级指针的解释。
AU-3指针位于SOH第4行H1、H2、H3字节，指针编码如图1所示，其中H1和H2字节是结合使用的，可以看作一个码字，主要用来指示VC-n开始的那个字节的位置。其中码字的最后10个比特(即第7至16比特)携带具体的指针值，AU-3指针值是2进制数，用10进制数表示的范围为0-782，这个数值显示了指针与VC-3第一个字节间的偏移，前4个比特是新数据标志(NDF)，表示由于净负荷变化所引起的指针值的改变，第5、6比特(SS比特)未特别定义，一般为10。当若干AU-3需要级联起来以便传送大于单个C-3容量的净负荷时，则除了第一个AU-3以外的其余AU-3指针都设置为级联指示(CI)，其内容为1001SS1111111111。10比特的指针值还用来指示指针值的调整，其中第7、9、11、13、15比特用于正调整指示(I比特)，第8、10、12、14、16比特用于负调整指示(D比特)。H3字节用于VC帧速率调整，负调整时可携带额外的VC字节。
G.783的附录A中给出了AU-3指针解释的状态机及级联指针解释的状态机，这里就不详细解释了。
中国专利公开号CN-1385360A给出了一种时分复用的指针处理方法，该方法只适用于AU-4或者更高级联(AU-4-4C、AU-4-16C等)的指针处理，由于不能处理AU-3的指针，当应用系统遇到SONET的STS-1数据流时将会无能为力，因此不能很好的兼容SONET；同时该方法是一个包含指针解释、弹性存储、指针生成在内的全面的指针处理电路，只强调了时分复用的思路，没有具体到指针解释内部指针解释状态机的实现方法，也没有阐述时分复用的具体实现方法，另外其指针解释器占用的硬件电路的资源较大。实际上，国外很多生产SDH芯片的厂商在有关指针处理部分的电路也采用的是时分复用方式，例如PMC的PM5315，参见PM5315的文档PMC-1990821的77页关于指针解释器的描述。
因此，现有技术还有待于改进和发展。
AU-3指针位于SOH第4行H1、H2、H3字节，指针编码如图1所示，其中H1和H2字节是结合使用的，可以看作一个码字，主要用来指示VC-n开始的那个字节的位置。其中码字的最后10个比特(即第7至16比特)携带具体的指针值，AU-3指针值是2进制数，用10进制数表示的范围为0-782，这个数值显示了指针与VC-3第一个字节间的偏移，前4个比特是新数据标志(NDF)，表示由于净负荷变化所引起的指针值的改变，第5、6比特(SS比特)未特别定义，一般为10。当若干AU-3需要级联起来以便传送大于单个C-3容量的净负荷时，则除了第一个AU-3以外的其余AU-3指针都设置为级联指示(CI)，其内容为1001SS1111111111。10比特的指针值还用来指示指针值的调整，其中第7、9、11、13、15比特用于正调整指示(I比特)，第8、10、12、14、16比特用于负调整指示(D比特)。H3字节用于VC帧速率调整，负调整时可携带额外的VC字节。
G.783的附录A中给出了AU-3指针解释的状态机及级联指针解释的状态机，这里就不详细解释了。
中国专利公开号CN-1385360A给出了一种时分复用的指针处理方法，该方法只适用于AU-4或者更高级联(AU-4-4C、AU-4-16C等)的指针处理，由于不能处理AU-3的指针，当应用系统遇到SONET的STS-1数据流时将会无能为力，因此不能很好的兼容SONET；同时该方法是一个包含指针解释、弹性存储、指针生成在内的全面的指针处理电路，只强调了时分复用的思路，没有具体到指针解释内部指针解释状态机的实现方法，也没有阐述时分复用的具体实现方法，另外其指针解释器占用的硬件电路的资源较大。实际上，国外很多生产SDH芯片的厂商在有关指针处理部分的电路也采用的是时分复用方式，例如PMC的PM5315，参见PM5315的文档PMC-1990821的77页关于指针解释器的描述。
因此，现有技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种基于双端RAM的时分复用的AU指针解释器，单路可适用于STM-4帧结构中的AU指针解释，工作时钟频率77.78MHz，可以解释任意AU-3、AU-4、AU-4-4C组合的指针，也可以级联起来解释更高级复用的帧结构STM-4-4N中的指针；其次本发明采用了一个合并的指针解释状态机，兼容了G.783中的指针解释状态机及指针级联解释状态机；另外本发明采用时钟同步的双端RAM代替寄存器完成状态存储及时序控制，通过时分复用组合逻辑、用RAM替换寄存器及缩减状态机的个数，大大的减少指针解释器占用的硬件电路的资源。
本发明的技术方案如下：
一种基于双端RAM的时分复用的AU指针解释器，其分时隙处理每个通道的指针解释状态，多时隙构成一个处理周期，所述AU指针解释器至少包括：
一超前计数和关键坐标指示译码器、一指针提取与分析器、一连续事件计数器、一指针状态机和一有效指针值生成器，以及一净荷指示及经过级联处理后的有效净荷指示生成器，一J1指示生成器，和一双端RAM，其中，所述超前计数和关键坐标指示译码器根据输入的行地址、列地址、时隙地址和包含指针值的数据流产生的各关键坐标指示信号和超前时隙坐标分别输出到所述指针提取和分析器和所述双端RAM，所述指针提取与分析器译码出各关键坐标指示信号和提取分析出各种指针事件，各种指针事件再经由所述连续事件计数器累计出各种指针事件的计数值，指针事件及其计数值输入到所述指针状态机使状态机发生相应的跳转，将当前状态、当前指针值输入到所述有效指针值生成器产生当前有效指针值，所述有效净荷指示生成器和所述J1指示生成器根据当前有效的指针值产生出J1指示及净荷指示信号。所述双端RAM分别与所述超前计数和关键坐标指示译码器、所述指针提取与分析器、所述连续事件计数器、所述指针状态机和有效指针值生成器、所述净荷指示及经过级联处理后的有效净荷指示生成器和所述J1指示生成器相连，完成存储状态机状态、存储计数器计数值以及一些需要保存的中间状态及指示信号。
所述的AU指针解释器，其中，所述双端RAM由循环移位寄存器组替换，所述循环移位寄存器组由选择器和带反馈的移位寄存器组构成。
本发明所提供的一种基于双端RAM的时分复用的AU指针解释器，由于采用时分复用技术按时隙顺序轮流使用组合逻辑资源，大大的降低了电路规模；同时由于本发明是基于时隙处理指针的，所以处理的指针的最小颗粒度可以是AU-3指针，完全兼容了SONET，增强了指针解释器的功能范围，而没有因此带来任何冗余逻辑；除此之外使用RAM代替寄存器、使用超前计数器实现流水线技术、使用合并的状态机等方法也大大的简化了实现复杂度，减少了硬件资源。
本发明的技术方案如下：
一种基于双端RAM的时分复用的AU指针解释器，其分时隙处理每个通道的指针解释状态，多时隙构成一个处理周期，所述AU指针解释器至少包括：
一超前计数和关键坐标指示译码器、一指针提取与分析器、一连续事件计数器、一指针状态机和一有效指针值生成器，以及一净荷指示及经过级联处理后的有效净荷指示生成器，一J1指示生成器，和一双端RAM，其中，所述超前计数和关键坐标指示译码器根据输入的行地址、列地址、时隙地址和包含指针值的数据流产生的各关键坐标指示信号和超前时隙坐标分别输出到所述指针提取和分析器和所述双端RAM，所述指针提取与分析器译码出各关键坐标指示信号和提取分析出各种指针事件，各种指针事件再经由所述连续事件计数器累计出各种指针事件的计数值，指针事件及其计数值输入到所述指针状态机使状态机发生相应的跳转，将当前状态、当前指针值输入到所述有效指针值生成器产生当前有效指针值，所述有效净荷指示生成器和所述J1指示生成器根据当前有效的指针值产生出J1指示及净荷指示信号。所述双端RAM分别与所述超前计数和关键坐标指示译码器、所述指针提取与分析器、所述连续事件计数器、所述指针状态机和有效指针值生成器、所述净荷指示及经过级联处理后的有效净荷指示生成器和所述J1指示生成器相连，完成存储状态机状态、存储计数器计数值以及一些需要保存的中间状态及指示信号。
所述的AU指针解释器，其中，所述双端RAM由循环移位寄存器组替换，所述循环移位寄存器组由选择器和带反馈的移位寄存器组构成。
本发明所提供的一种基于双端RAM的时分复用的AU指针解释器，由于采用时分复用技术按时隙顺序轮流使用组合逻辑资源，大大的降低了电路规模；同时由于本发明是基于时隙处理指针的，所以处理的指针的最小颗粒度可以是AU-3指针，完全兼容了SONET，增强了指针解释器的功能范围，而没有因此带来任何冗余逻辑；除此之外使用RAM代替寄存器、使用超前计数器实现流水线技术、使用合并的状态机等方法也大大的简化了实现复杂度，减少了硬件资源。
附图说明
图1是现有技术的AU-3指针的编码示意图；
图2是本发明采用的一种合并的指针解释状态机的状态流程图；
图3是本发明的该指针解释器的总体结构框图；
图4指示的是本发明的指针解释器的超前地址计数器及关键坐标译码电路的逻辑电路示意框图；
图5指示的是本发明的指针解释器的指针捕捉及指针事件发生器的逻辑电路示意图；
图6指示的是本发明的基于双端RAM的时分复用的AU指针解释器一个连续事件计数器的逻辑电路示意图；
图7是本发明的指针解释状态机的逻辑电路示意图；
图8是本发明的基于双端RAM的时分复用的AU指针解释器产生有效指针值的逻辑电路示意图；
图9是本发明的基于双端RAM的时分复用的AU指针解释器产生j1指示的逻辑电路示意图；
图10是本发明的基于双端RAM的时分复用的AU指针解释器产生净荷指示的逻辑电路示意图；
图11是本发明的基于双端RAM的时分复用的AU指针解释器根据级联状态产生的有效净荷指示的逻辑电路示意图。
图2是本发明采用的一种合并的指针解释状态机的状态流程图；
图3是本发明的该指针解释器的总体结构框图；
图4指示的是本发明的指针解释器的超前地址计数器及关键坐标译码电路的逻辑电路示意框图；
图5指示的是本发明的指针解释器的指针捕捉及指针事件发生器的逻辑电路示意图；
图6指示的是本发明的基于双端RAM的时分复用的AU指针解释器一个连续事件计数器的逻辑电路示意图；
图7是本发明的指针解释状态机的逻辑电路示意图；
图8是本发明的基于双端RAM的时分复用的AU指针解释器产生有效指针值的逻辑电路示意图；
图9是本发明的基于双端RAM的时分复用的AU指针解释器产生j1指示的逻辑电路示意图；
图10是本发明的基于双端RAM的时分复用的AU指针解释器产生净荷指示的逻辑电路示意图；
图11是本发明的基于双端RAM的时分复用的AU指针解释器根据级联状态产生的有效净荷指示的逻辑电路示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的描述。
本发明的所述基于双端RAM的时分复用的AU指针解释器，主要采用时分复用方式共用组合逻辑，通过提高时钟频率，分时隙处理每个通道的指针解释状态，12个时隙构成一个处理周期，既每个处理周期可以处理12个通道，这也是该电路的最大处理能力。在每个时隙的处理过程中，将当前时隙的数据，及从寄存器中读出的上一周期该时隙的处理状态，输入到组合逻辑部分，生成新的处理状态，并保存当前的处理状态，以便在下个周期该时隙时读出该通道的处理状态，继续处理。
本发明的时分复用的AU指针解释器采用了时钟同步的双端RAM代替寄存器，利用双端RAM不但可以代替寄存器完成存储状态机状态、存储计数器计数值以及一些需要保存的中间状态及指示信号的功能，还可以利用它的时钟同步输出特性代替寄存器完成时序控制。
本发明的所述基于双端RAM的时分复用的AU指针解释器还采用超前计数器实现流水线技术，本发明单路可适用于STM-4帧结构中的AU指针解释，STM-4帧的字节速率是77.78MHz，本发明的工作时钟也采用77.78MHz，即要求每个时钟周期处理一个字节.根据STM-4帧结构的特点，STM-4帧是由12个STS-1帧按字节间插复用组成，每一个STS-1帧对应STM-4帧中的一个时隙(所谓时隙就是SDH帧中的间插层数，即STS-1的复用序号)，每一个STS-1帧内包含一个AU-3指针，每一个指针在STM-4帧中的位置可以由行、列、时隙数唯一确定.由于12个STS-1指针的行、列坐标相同，要在相邻的12个时隙中解释12路指针，就要求在指定的时隙内必须完成相应路的指针处理，这就需要一种流水线技术；同时由于指针解释需要将当前指针值与前一帧指针值进行比较，这就需要将保存的前一帧指针值反馈，由于RAM的输出是时钟同步输出，输出数据比读地址延时一个时钟周期，就需要将读地址提前一个时钟周期设置好；本发明采用超前计数器技术实现了读地址提前的功能，从而使从RAM读出的反馈数据与当前数据处于同一个时隙，使在一个时隙内完成指针处理成为可能，也就是使流水线方法处理12路STS-1指针成为可能.
以下的附图说明中，除非特殊说明，所有逻辑功能框图中模块的左边信号表示输入，右边信号表示输出。
本发明技术相关的是朗讯等公司的芯片使用的一种合并的指针解释状态机，如图2所示，该状态机定义了四个状态：
NORM_state(NORM)
AIS_state(AIS)
LOP_state(LOP)
CONC_state(CONC)
定义了八种事件：
NORM_POINT：无效的NDF+ss+偏移量与当前偏移量相等；
NDF_ENABLE：使能的NDF+ss+0到782之间的偏移量；
AIS_IND：H1＝FFh+H2＝FFh；
INC_IND：无效的NDF+ss+I比特多比特翻转+D比特非多比特翻转+上一个NDF_ENABLE，INC_IND或DEC_IND发生在3帧之前；
DEC_IND：无效的NDF+ss+D比特多比特翻转+I比特非多比特翻转+上一个NDF_ENABLE，INC_IND或DEC_IND发生在3帧之前；
CONC_IND：使能的NDF+dd+“1111111111”；
INV_POINT：以上都不是(也就是：not NORM_POINT，notNDF_ENABLE，not AIS_IND，not INC_IND，not DEC_IND，not CONC_IND andnot AIS_IND)；
NEW_POINT：无效的NDF+ss+偏移量与当前偏移量不等；
该状态机完全兼容G.783定义的两个状态机，能够解释所有可能出现的指针情况，通过合并到一个状态机，有效的节约了指针解释所占用的逻辑量。
如图3所示是本发明的总体框图，其中的1、2、3、4、5分别对应的是不包含双端RAM的超前计数和关键坐标指示译码器、指针提取与分析器、连续事件计数器、指针状态机和有效指针值生成器，6对应的是净荷指示及经过级联处理后的有效净荷指示生成器，7对应的是J1指示生成器，8对应的是双端RAM。由此图可以看出整个指针解释的处理流程以及其中的关键信号的流向，输入的行、列、时隙计数器和包含指针值的数据流分别进入超前计数和关键坐标指示译码器1、指针提取与分析器2译码出各关键坐标指示信号和提取分析出各种指针事件，各种指针事件再经由连续事件计数器3累计出各种指针事件的计数值，指针事件及其计数值输入到指针状态机4使状态机发生相应的跳转，当前状态、当前指针值等输入到有效指针值生成器5产生当前有效指针值，有效净荷指示生成器6和J1指示生成器7根据当前有效的指针值产生出J1指示及净荷指示信号。另外在这图中所示的所有的双端RAM已经合并到一块RAM中了。
如图4所示是用来产生超前计数和关键坐标指示的译码电路示意图。根据输入的行列坐标值给出指针字节(H2_POS)、负调整字节(NEG_POS)、正调整字节(POS_POS)、同步净荷封装(SPE)等指示信号；同时根据时隙坐标产生超前时隙坐标，做为双端RAM的读地址计数器。
如图5所示是用来提取和分析指针的逻辑电路示意图.其中12字节深的移位寄存器组用来缓存H1字节，12个字节分别对应12个时隙，当H2字节来临时，对应时隙的H1字节从寄存器组中输出，与H2字节共同合成指针字；其中的RAM用来保存当前指针值，在H2_POS时刻写入，该时刻RAM输出的是前一帧的指针值；“组合逻辑(1)”通过分析当前指针值与前一帧指针值的关系产生8种事件，具体的产生机理参见8种事件的定义.
如图6所示的是一种用RAM实现连续事件计数器的方法。在指针解释状态机中要用到5种事件计数值，它们的逻辑框图基本都与图6相同，一旦没有指针事件，计数器将同步复位；这里的RAM完全实现与寄存器一样的功能。
如图7所示的是指针解释状态机的实现方法，“指针解释状态机(2)”根据前一帧状态、当前5种事件计数值及新指针事件指示信号决定指针状态机的跳转状态，具体的跳转机理可以参见4种状态的定义及图2中状态跳转条件；其中的RAM用来保存当前状态机状态，在H2_POS时刻写入，该时刻RAM输出的是前一帧的状态。
如图8是用来产生有效指针值的逻辑电路示意图。“组合逻辑(3)”判断当前指针解释器状态，当状态为非正常态时，有效指针值复位为3FF，当状态为正常态时，则根据正常态时发生的指针事件--正调整、负调整、新数据指针或者连续的新指针等，将前一帧有效指针值进行调整或者用当前提取的指针值进行替换的方式来产生当前的有效指针值；其中的RAM用来保存当前有效指针值，在H2_POS时刻写入，该时刻RAM输出的是前一帧有效指针值。
需注意的是：所有的RAM输出的所谓的“前一帧”数据都是相对的，在H2_POS时刻时，新的数据正要写入，这时输出的是前一帧的数据，当H2_POS时刻过后，RAM输出的就是当前帧的数据了，所以当前帧的输出数据从该帧H2_POS的后一时刻一直生存到下一帧H2_POS的后一时刻。
如图9所示是产生J1指示的逻辑电路示意图。其中SPE计数器用来产生SPE计数值，SPE计数值分别对应SPE封装中的每一个字节的一维坐标值，从正调整字节开始为0，依次加1，在AU-3帧结构中，SPE计数值最大为782；根据当前SPE计数值、当前帧有效指针值(这里的当前值采用的就是RAM的输出值，因为J1肯定产生于H2_POS后的时刻)和有效净荷指示信号(VC_IND)就可以正确的产生J1的指示信号了。
如图10所示是产生净荷指示的逻辑电路示意图。正、负调整事件指示信号在H2_POS时刻写入循环移位寄存器组，所述循环移位寄存器组由选择器和带反馈的移位寄存器组构成，实现的功能与双端RAM相同，缓存后在NEG_POS时刻或POS_POS时刻分别与它们的指示信号相与，再与SPE相异或，由此构成该时隙的净荷指示信号。
如图11是根据级联状态调整后的有效净荷指示的逻辑电路示意图。因为净荷指示信号是弹性存储的写使能信号，当指针解释器为级联时，在发生正负调整时从时隙的写使能信号必须与主时隙保持一致，所以有效净荷指示信号与级联状态相关。“级联指针译码器(4)”在H2_POS时刻捕捉当前12路的指针状态，经过译码，翻译出级联状态——包括12级联从、12级联和3级联；寄存器R0～R3分别用来保存前4个时隙的净荷指示，“选择器1”时分选择输出有效净荷指示，当指针解释器为12级联时，除第一时隙外选择输出的全部是R0的内容，当指针解释器中含有3级联时，则级联的从时隙选择输出的分别是相应的主时隙的保存值；当指针解释器为12级联从时，选择输出的是级联净荷指示输入信号。
由此可以看出本发明用到的逻辑量非常的少，逻辑的利用率非常的高，整个指针解释器占用的逻辑量也就几百门，但功能却非常强大，能够解释任意AU-3、AU-4、AU-4-4C组合的指针，还可以级联起来解释更高级复用的帧结构(STM-4-4N)中的指针.
当然实际的应用电路可能会与本发明略有不同。首先，由于本发明要求在指定的时隙内必须完成相应路的指针处理以便12路指针按照流水线方式处理，这样在一个时隙内的组合逻辑量就会很大，延时也会很大，在高速时钟(77.78MHz)情况下，时序可能不易满足，这时可能要将逻辑分开到多个时隙中处理，当然不是连续的多个时隙，而是多个间隔12个时隙的时隙，因为它们属于同一路AU3即需要分解成多级流水线处理，这时需要增加一定的时序控制寄存器；其次，在一些不方便使用双端RAM的情况下，如集中RAM不方便布线或者厂家的RAM模型不合适时，可以考虑采用循环移位寄存器组替换RAM，其方法同图10所示。
应当理解的是，本发明的上述描述是针对具体实施例的，并非权利要求的全部和对权利要求的限制，本发明的专利保护范围应以所附权利要求为准。
本发明的所述基于双端RAM的时分复用的AU指针解释器，主要采用时分复用方式共用组合逻辑，通过提高时钟频率，分时隙处理每个通道的指针解释状态，12个时隙构成一个处理周期，既每个处理周期可以处理12个通道，这也是该电路的最大处理能力。在每个时隙的处理过程中，将当前时隙的数据，及从寄存器中读出的上一周期该时隙的处理状态，输入到组合逻辑部分，生成新的处理状态，并保存当前的处理状态，以便在下个周期该时隙时读出该通道的处理状态，继续处理。
本发明的时分复用的AU指针解释器采用了时钟同步的双端RAM代替寄存器，利用双端RAM不但可以代替寄存器完成存储状态机状态、存储计数器计数值以及一些需要保存的中间状态及指示信号的功能，还可以利用它的时钟同步输出特性代替寄存器完成时序控制。
本发明的所述基于双端RAM的时分复用的AU指针解释器还采用超前计数器实现流水线技术，本发明单路可适用于STM-4帧结构中的AU指针解释，STM-4帧的字节速率是77.78MHz，本发明的工作时钟也采用77.78MHz，即要求每个时钟周期处理一个字节.根据STM-4帧结构的特点，STM-4帧是由12个STS-1帧按字节间插复用组成，每一个STS-1帧对应STM-4帧中的一个时隙(所谓时隙就是SDH帧中的间插层数，即STS-1的复用序号)，每一个STS-1帧内包含一个AU-3指针，每一个指针在STM-4帧中的位置可以由行、列、时隙数唯一确定.由于12个STS-1指针的行、列坐标相同，要在相邻的12个时隙中解释12路指针，就要求在指定的时隙内必须完成相应路的指针处理，这就需要一种流水线技术；同时由于指针解释需要将当前指针值与前一帧指针值进行比较，这就需要将保存的前一帧指针值反馈，由于RAM的输出是时钟同步输出，输出数据比读地址延时一个时钟周期，就需要将读地址提前一个时钟周期设置好；本发明采用超前计数器技术实现了读地址提前的功能，从而使从RAM读出的反馈数据与当前数据处于同一个时隙，使在一个时隙内完成指针处理成为可能，也就是使流水线方法处理12路STS-1指针成为可能.
以下的附图说明中，除非特殊说明，所有逻辑功能框图中模块的左边信号表示输入，右边信号表示输出。
本发明技术相关的是朗讯等公司的芯片使用的一种合并的指针解释状态机，如图2所示，该状态机定义了四个状态：
NORM_state(NORM)
AIS_state(AIS)
LOP_state(LOP)
CONC_state(CONC)
定义了八种事件：
NORM_POINT：无效的NDF+ss+偏移量与当前偏移量相等；
NDF_ENABLE：使能的NDF+ss+0到782之间的偏移量；
AIS_IND：H1＝FFh+H2＝FFh；
INC_IND：无效的NDF+ss+I比特多比特翻转+D比特非多比特翻转+上一个NDF_ENABLE，INC_IND或DEC_IND发生在3帧之前；
DEC_IND：无效的NDF+ss+D比特多比特翻转+I比特非多比特翻转+上一个NDF_ENABLE，INC_IND或DEC_IND发生在3帧之前；
CONC_IND：使能的NDF+dd+“1111111111”；
INV_POINT：以上都不是(也就是：not NORM_POINT，notNDF_ENABLE，not AIS_IND，not INC_IND，not DEC_IND，not CONC_IND andnot AIS_IND)；
NEW_POINT：无效的NDF+ss+偏移量与当前偏移量不等；
该状态机完全兼容G.783定义的两个状态机，能够解释所有可能出现的指针情况，通过合并到一个状态机，有效的节约了指针解释所占用的逻辑量。
如图3所示是本发明的总体框图，其中的1、2、3、4、5分别对应的是不包含双端RAM的超前计数和关键坐标指示译码器、指针提取与分析器、连续事件计数器、指针状态机和有效指针值生成器，6对应的是净荷指示及经过级联处理后的有效净荷指示生成器，7对应的是J1指示生成器，8对应的是双端RAM。由此图可以看出整个指针解释的处理流程以及其中的关键信号的流向，输入的行、列、时隙计数器和包含指针值的数据流分别进入超前计数和关键坐标指示译码器1、指针提取与分析器2译码出各关键坐标指示信号和提取分析出各种指针事件，各种指针事件再经由连续事件计数器3累计出各种指针事件的计数值，指针事件及其计数值输入到指针状态机4使状态机发生相应的跳转，当前状态、当前指针值等输入到有效指针值生成器5产生当前有效指针值，有效净荷指示生成器6和J1指示生成器7根据当前有效的指针值产生出J1指示及净荷指示信号。另外在这图中所示的所有的双端RAM已经合并到一块RAM中了。
如图4所示是用来产生超前计数和关键坐标指示的译码电路示意图。根据输入的行列坐标值给出指针字节(H2_POS)、负调整字节(NEG_POS)、正调整字节(POS_POS)、同步净荷封装(SPE)等指示信号；同时根据时隙坐标产生超前时隙坐标，做为双端RAM的读地址计数器。
如图5所示是用来提取和分析指针的逻辑电路示意图.其中12字节深的移位寄存器组用来缓存H1字节，12个字节分别对应12个时隙，当H2字节来临时，对应时隙的H1字节从寄存器组中输出，与H2字节共同合成指针字；其中的RAM用来保存当前指针值，在H2_POS时刻写入，该时刻RAM输出的是前一帧的指针值；“组合逻辑(1)”通过分析当前指针值与前一帧指针值的关系产生8种事件，具体的产生机理参见8种事件的定义.
如图6所示的是一种用RAM实现连续事件计数器的方法。在指针解释状态机中要用到5种事件计数值，它们的逻辑框图基本都与图6相同，一旦没有指针事件，计数器将同步复位；这里的RAM完全实现与寄存器一样的功能。
如图7所示的是指针解释状态机的实现方法，“指针解释状态机(2)”根据前一帧状态、当前5种事件计数值及新指针事件指示信号决定指针状态机的跳转状态，具体的跳转机理可以参见4种状态的定义及图2中状态跳转条件；其中的RAM用来保存当前状态机状态，在H2_POS时刻写入，该时刻RAM输出的是前一帧的状态。
如图8是用来产生有效指针值的逻辑电路示意图。“组合逻辑(3)”判断当前指针解释器状态，当状态为非正常态时，有效指针值复位为3FF，当状态为正常态时，则根据正常态时发生的指针事件--正调整、负调整、新数据指针或者连续的新指针等，将前一帧有效指针值进行调整或者用当前提取的指针值进行替换的方式来产生当前的有效指针值；其中的RAM用来保存当前有效指针值，在H2_POS时刻写入，该时刻RAM输出的是前一帧有效指针值。
需注意的是：所有的RAM输出的所谓的“前一帧”数据都是相对的，在H2_POS时刻时，新的数据正要写入，这时输出的是前一帧的数据，当H2_POS时刻过后，RAM输出的就是当前帧的数据了，所以当前帧的输出数据从该帧H2_POS的后一时刻一直生存到下一帧H2_POS的后一时刻。
如图9所示是产生J1指示的逻辑电路示意图。其中SPE计数器用来产生SPE计数值，SPE计数值分别对应SPE封装中的每一个字节的一维坐标值，从正调整字节开始为0，依次加1，在AU-3帧结构中，SPE计数值最大为782；根据当前SPE计数值、当前帧有效指针值(这里的当前值采用的就是RAM的输出值，因为J1肯定产生于H2_POS后的时刻)和有效净荷指示信号(VC_IND)就可以正确的产生J1的指示信号了。
如图10所示是产生净荷指示的逻辑电路示意图。正、负调整事件指示信号在H2_POS时刻写入循环移位寄存器组，所述循环移位寄存器组由选择器和带反馈的移位寄存器组构成，实现的功能与双端RAM相同，缓存后在NEG_POS时刻或POS_POS时刻分别与它们的指示信号相与，再与SPE相异或，由此构成该时隙的净荷指示信号。
如图11是根据级联状态调整后的有效净荷指示的逻辑电路示意图。因为净荷指示信号是弹性存储的写使能信号，当指针解释器为级联时，在发生正负调整时从时隙的写使能信号必须与主时隙保持一致，所以有效净荷指示信号与级联状态相关。“级联指针译码器(4)”在H2_POS时刻捕捉当前12路的指针状态，经过译码，翻译出级联状态——包括12级联从、12级联和3级联；寄存器R0～R3分别用来保存前4个时隙的净荷指示，“选择器1”时分选择输出有效净荷指示，当指针解释器为12级联时，除第一时隙外选择输出的全部是R0的内容，当指针解释器中含有3级联时，则级联的从时隙选择输出的分别是相应的主时隙的保存值；当指针解释器为12级联从时，选择输出的是级联净荷指示输入信号。
由此可以看出本发明用到的逻辑量非常的少，逻辑的利用率非常的高，整个指针解释器占用的逻辑量也就几百门，但功能却非常强大，能够解释任意AU-3、AU-4、AU-4-4C组合的指针，还可以级联起来解释更高级复用的帧结构(STM-4-4N)中的指针.
当然实际的应用电路可能会与本发明略有不同。首先，由于本发明要求在指定的时隙内必须完成相应路的指针处理以便12路指针按照流水线方式处理，这样在一个时隙内的组合逻辑量就会很大，延时也会很大，在高速时钟(77.78MHz)情况下，时序可能不易满足，这时可能要将逻辑分开到多个时隙中处理，当然不是连续的多个时隙，而是多个间隔12个时隙的时隙，因为它们属于同一路AU3即需要分解成多级流水线处理，这时需要增加一定的时序控制寄存器；其次，在一些不方便使用双端RAM的情况下，如集中RAM不方便布线或者厂家的RAM模型不合适时，可以考虑采用循环移位寄存器组替换RAM，其方法同图10所示。
应当理解的是，本发明的上述描述是针对具体实施例的，并非权利要求的全部和对权利要求的限制，本发明的专利保护范围应以所附权利要求为准。