半导体器件转让专利
申请号 : CN200510106949.0
文献号 : CN1794468B
文献日 : 2010-11-03
发明人 : 福田浩一
申请人 : 冲电气工业株式会社
摘要 :
提供抑制由于在叠层了小于等于0.1μm的薄硅层的SOS基板上形成的MOSFET的背面沟道而导致的漏电流的装置。半导体器件具有：形成在在蓝宝石基板上叠层了小于等于0.1μm的膜厚的硅层，形成在硅层的上方的栅电极，形成在硅层上的源极层和漏极层，在源电极和漏极层之间的硅层上延伸形成至栅电极的下部为止、扩散深度虽到达蓝宝石基板和硅层的界面但并不充分、与源极层为相同的导电类型且与源极层相比较杂质浓度低的源极侧扩散层，以及在源电极和漏极层之间的硅层上延伸形成至栅电极的下部为止、扩散深度虽到达界面但并不充分、与漏极层为相同的导电类型且与漏极层相比较杂质浓度低的漏极侧扩散层。
权利要求 :
1.一种半导体器件，其特征在于，具有：
硅层，形成在蓝宝石基板上，膜厚小于等于0.1μm；
栅电极，形成在上述硅层的上方；
源极层和漏极层，形成在上述硅层上；
源极侧扩散层，在上述栅电极和上述源极层之间的上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有到达上述蓝宝石基板和上述硅层的界面，导电类型与上述源极层相同且杂质浓度比上述源极层低；以及，漏极侧扩散层，在上述栅电极和上述漏极层之间的上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有到达上述界面，导电类型与上述漏极层相同且杂质浓度比上述漏极层低，其中，在上述源极侧扩散层和上述界面之间以及上述漏极侧扩散层和上述界面之间，形成有导电类型与上述源极侧扩散层和上述漏极侧扩散层之间的上述硅层相同、且杂质浓度比上述源极侧扩散层和上述漏极侧扩散层之间的上述硅层高的高浓度扩散层。
2.一种半导体器件，其特征在于，具有：
硅层，形成在蓝宝石基板上，膜厚小于等于0.1μm；
栅电极，形成在上述硅层的上方；
源极层和漏极层，形成在上述硅层上；
源极侧扩散层，在上述栅电极和上述源极层之间的上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有到达上述蓝宝石基板和上述硅层的界面，导电类型与上述源极层相同且杂质浓度比上述源极层低；以及，漏极侧扩散层，在上述栅电极和上述漏极层之间的上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有到达上述界面，导电类型与上述漏极层相同且杂质浓度比上述漏极层低，其中，在上述源极侧扩散层和上述界面之间，形成有导电类型与上述源极侧扩散层和上述漏极侧扩散层之间的上述硅层相同、且杂质浓度比上述源极侧扩散层和上述漏极侧扩散层之间的上述硅层高的高浓度扩散层。
3.一种半导体器件，其特征在于，具有：
硅层，形成在蓝宝石基板上，膜厚小于等于0.1μm；
栅电极，形成在上述硅层的上方；
源极层，形成在上述硅层上；
源极侧扩散层，在上述栅电极和上述源极层之间的硅层上延伸形成至上述栅电极的下部为止，扩散深度没有到达上述蓝宝石基板和上述硅层的界面，导电类型与上述源极层相同且杂质浓度比上述源极层低；以及漏极侧扩散层，在上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有到达上述界面，导电类型与上述源极层相同且杂质浓度比上述源极层低，起漏极层的作用，其中，上述漏极侧扩散层的长度大于上述源极侧扩散层的长度。
4.根据权利要求1～3中任一项所述的半导体器件，其中，所述源极侧扩散层以及所述漏极侧扩散层的扩散深度为上述硅层的膜厚的3分之2。
说明书 :
技术领域
本发明是关于在叠层了比较薄的硅层的SOS(硅-蓝宝石)基板上形成了MOSFET(金属氧化物半导体场效应晶体管)的半导体器件。
背景技术
过去的半导体器件，在蓝宝石基板上叠层0.3μm左右的较厚的硅层形成SOS基板，在该硅层上形成的MOSFET的主体区域上形成LDD(轻掺杂漏)层时，以作为N型杂质的磷的剂量为3×1013离子/cm2、能量为30KeV进行离子注入，形成0.1μm的LDD层(例如，参照专利文献1)。
另一方面，近年来伴随着以半导体器件的高集成化、高速化为目标的精微化，SOS基板的蓝宝石基板上叠层的硅层薄膜化、硅层的厚度小于等于0.1μm的SOS基板成为主流。
[专利文献1]特开2003-69033号公报(主要是第3页段落0024-第4页段落0025，第1图)
但是，在上述的过去的技术中，由于形成在硅层上的MOSFET的LDD层的厚度为0.1μm，存在近年在SOS基板的薄硅层上形成MOSFET的LDD层时，如图8所示LDD层到达硅层和蓝宝石基板的界面处，栅电压为0V，即OFF状态的漏电流增大的问题。
这种现象，在为了实现半导体器件的精细化而将MOSFET的栅极长缩短小于等于0.1μm的短沟道MOSFET中是特别严重的问题，使用这种漏电流增大了的半导体元件，就会导致待机时的电流增大而使电池寿命下降的结果。
图8是表示形成有到达界面的LDD层的nMOS元件的说明图。
在图8中，101是在半导体器件形成的属于MOSFET的一种的N沟道MOS元件(称为nMOS元件)。
该nMOS元件101，形成在在蓝宝石基板2上叠层了小于等于0.1μm的薄硅层3的SOS基板4上，该硅层3上，形成有：作为到达硅层3和蓝宝石基板2的界面5(图8中以粗线表示其他的图中相同)的N型扩散层而形成的源极层6和漏极层7，源极层6和漏极层7之间、作为形成P型扩散层的nMOS元件101的沟道的区域的主体区域8，介隔由氧化硅膜(SiO2)等构成的栅极氧化膜9、与主体区域8对置的栅电极10，形成在栅电极10的侧面的由氧化硅膜等构成的侧壁11，以及在与主体区域8的栅电极10的源极层6侧及漏极层7侧的端部对置的位置上、到达界面5的状态下与源极层6以及漏极层7相邻接形成的、与源极层6以及漏极层7相比N型杂质浓度低的N型扩散层的源极侧LDD层113以及漏极侧LDD层114。
发明人，采用器件模拟程序查明了这种具有到达界面5的状态的源极侧LDD层113和漏极侧LDD层114的nMOS元件中产生的漏电流的原因。
图9是表示短沟道的nMOS元件的电特性的模拟结果，图10是表示漏电流发生时的电子浓度分布的模拟结果，图11是表示短沟道的nMOS元件的理想的电特性的模拟结果。
另外，本模拟是在蓝宝石基板2上叠层了0.07μm的硅层3的SOS基板4上、形成栅电极10的栅极长为0.25μm的短沟道的nMOS元件101的情况的计算结果。
可知如图9所示，漏电压Vds＝2.5V时的栅电压Vgs＝0V(OFF状态)的漏电极10的每单位宽度(1μm)的漏电流为10-8A/μm，与如图11所示的理想状态的OFF时的漏电流10-10A/μm相比较发生了较大的漏电流。
可知发生这种大的漏电流时的电子浓度分布(电子浓度E＝1014/cm3到1020/cm3之间按每10倍进行划分表示)，如图10所示，电子浓度E＝1017/cm3以下的电子浓度弯曲，在主体区域8的硅层3和蓝宝石基板2的界面5的如图10中虚线所围部分形成反转层，从而形成沟道(称为背面沟道)。
如此，发明人了解到在栅电极10上施加栅电压时，与形成在主体区域8的栅电极10侧形成的沟道(称为表面沟道)不同，栅电压OFF时施加漏电压时形成背面沟道，发生由此而导致的漏电流。
另一方面，近年来伴随着以半导体器件的高集成化、高速化为目标的精微化，SOS基板的蓝宝石基板上叠层的硅层薄膜化、硅层的厚度小于等于0.1μm的SOS基板成为主流。
[专利文献1]特开2003-69033号公报(主要是第3页段落0024-第4页段落0025，第1图)
但是，在上述的过去的技术中，由于形成在硅层上的MOSFET的LDD层的厚度为0.1μm，存在近年在SOS基板的薄硅层上形成MOSFET的LDD层时，如图8所示LDD层到达硅层和蓝宝石基板的界面处，栅电压为0V，即OFF状态的漏电流增大的问题。
这种现象，在为了实现半导体器件的精细化而将MOSFET的栅极长缩短小于等于0.1μm的短沟道MOSFET中是特别严重的问题，使用这种漏电流增大了的半导体元件，就会导致待机时的电流增大而使电池寿命下降的结果。
图8是表示形成有到达界面的LDD层的nMOS元件的说明图。
在图8中，101是在半导体器件形成的属于MOSFET的一种的N沟道MOS元件(称为nMOS元件)。
该nMOS元件101，形成在在蓝宝石基板2上叠层了小于等于0.1μm的薄硅层3的SOS基板4上，该硅层3上，形成有：作为到达硅层3和蓝宝石基板2的界面5(图8中以粗线表示其他的图中相同)的N型扩散层而形成的源极层6和漏极层7，源极层6和漏极层7之间、作为形成P型扩散层的nMOS元件101的沟道的区域的主体区域8，介隔由氧化硅膜(SiO2)等构成的栅极氧化膜9、与主体区域8对置的栅电极10，形成在栅电极10的侧面的由氧化硅膜等构成的侧壁11，以及在与主体区域8的栅电极10的源极层6侧及漏极层7侧的端部对置的位置上、到达界面5的状态下与源极层6以及漏极层7相邻接形成的、与源极层6以及漏极层7相比N型杂质浓度低的N型扩散层的源极侧LDD层113以及漏极侧LDD层114。
发明人，采用器件模拟程序查明了这种具有到达界面5的状态的源极侧LDD层113和漏极侧LDD层114的nMOS元件中产生的漏电流的原因。
图9是表示短沟道的nMOS元件的电特性的模拟结果，图10是表示漏电流发生时的电子浓度分布的模拟结果，图11是表示短沟道的nMOS元件的理想的电特性的模拟结果。
另外，本模拟是在蓝宝石基板2上叠层了0.07μm的硅层3的SOS基板4上、形成栅电极10的栅极长为0.25μm的短沟道的nMOS元件101的情况的计算结果。
可知如图9所示，漏电压Vds＝2.5V时的栅电压Vgs＝0V(OFF状态)的漏电极10的每单位宽度(1μm)的漏电流为10-8A/μm，与如图11所示的理想状态的OFF时的漏电流10-10A/μm相比较发生了较大的漏电流。
可知发生这种大的漏电流时的电子浓度分布(电子浓度E＝1014/cm3到1020/cm3之间按每10倍进行划分表示)，如图10所示，电子浓度E＝1017/cm3以下的电子浓度弯曲，在主体区域8的硅层3和蓝宝石基板2的界面5的如图10中虚线所围部分形成反转层，从而形成沟道(称为背面沟道)。
如此，发明人了解到在栅电极10上施加栅电压时，与形成在主体区域8的栅电极10侧形成的沟道(称为表面沟道)不同，栅电压OFF时施加漏电压时形成背面沟道，发生由此而导致的漏电流。
发明内容
本发明是为了解决上述课题而进行的，其目的是为了提供抑制由于在叠层了小于等于0.1μm的薄硅层的SOS基板上形成的MOSFET的背面沟道而导致的漏电流的装置。
本发明为了解决上述课题，半导体器件，其特征在于，具有：
硅层，形成在蓝宝石基板上，膜厚小于等于0.1μm；
栅电极，形成在上述硅层的上方；
源极层和漏极层，形成在上述硅层上；
源极侧扩散层，在上述栅电极和上述源极层之间的上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有充分到达上述蓝宝石基板和上述硅层的界面，导电类型与上述源极层相同且杂质浓度比上述源极层低；以及，
漏极侧扩散层，在上述栅电极和上述漏极层之间的上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有充分到达上述界面，导电类型与上述漏极层相同且杂质浓度比上述漏极层低。
由此，本发明能够增长形成背面沟道的主体区域的界面侧的部位的有效沟道长，获得能够抑制背面沟道的形成、防止漏电流的增大的效果。
本发明为了解决上述课题，半导体器件，其特征在于，具有：
硅层，形成在蓝宝石基板上，膜厚小于等于0.1μm；
栅电极，形成在上述硅层的上方；
源极层和漏极层，形成在上述硅层上；
源极侧扩散层，在上述栅电极和上述源极层之间的上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有充分到达上述蓝宝石基板和上述硅层的界面，导电类型与上述源极层相同且杂质浓度比上述源极层低；以及，
漏极侧扩散层，在上述栅电极和上述漏极层之间的上述硅层上延伸形成至上述栅电极的下部为止，扩散深度没有充分到达上述界面，导电类型与上述漏极层相同且杂质浓度比上述漏极层低。
由此，本发明能够增长形成背面沟道的主体区域的界面侧的部位的有效沟道长，获得能够抑制背面沟道的形成、防止漏电流的增大的效果。
附图说明
图1是表示实施方式1的半导体器件的nMOS元件的说明图。
图2是表示实施方式1的nMOS元件的电特性的模拟结果。
图3是表示实施方式1的nMOS元件的电子浓度分布的模拟结果。
图4是表示实施方式2的半导体器件的nMOS元件的说明图。
图5是表示实施方式3的半导体器件的nMOS元件的说明图。
图6是表示实施方式4的半导体器件的nMOS元件的说明图。
图7是表示实施方式5的半导体器件的nMOS元件的说明图。
图8是表示形成有到达界面的LDD层的nMOS元件的说明图。
图9是表示短沟道的nMOS元件的电特性的模拟结果。
图10是表示发生漏电流时的电子浓度分布的模拟结果。
图11是表示短沟道的nMOS元件的理想的电特性的模拟结果。
图2是表示实施方式1的nMOS元件的电特性的模拟结果。
图3是表示实施方式1的nMOS元件的电子浓度分布的模拟结果。
图4是表示实施方式2的半导体器件的nMOS元件的说明图。
图5是表示实施方式3的半导体器件的nMOS元件的说明图。
图6是表示实施方式4的半导体器件的nMOS元件的说明图。
图7是表示实施方式5的半导体器件的nMOS元件的说明图。
图8是表示形成有到达界面的LDD层的nMOS元件的说明图。
图9是表示短沟道的nMOS元件的电特性的模拟结果。
图10是表示发生漏电流时的电子浓度分布的模拟结果。
图11是表示短沟道的nMOS元件的理想的电特性的模拟结果。
具体实施方式
下面，参照附图说明根据本发明的半导体器件的实施方式。
实施方式1
图1是表示实施方式1的半导体器件的nMOS元件的说明图。
在图1中，1是形成在半导体器件中的作为MOSFET的一种的nMOS元件。
该nMOS元件1，形成在在蓝宝石基板2上叠层了小于等于0.1μm的膜厚、例如为0.07μm膜厚的薄硅层3的SOS基板4上；该硅层3上，形成有：作为到达硅层3和蓝宝石基板2的界面5的N型扩散层而形成的源极层6和漏极层7；把源极层6和漏极层7之间的硅层3作为P型扩散层的nMOS元件1的沟道所形成的区域的主体区域8；介隔由氧化硅膜等构成的栅极氧化膜9、与主体区域8对置、形成在硅层3的上方的栅电极10；形成在栅电极10的侧面的由氧化硅膜等构成的侧壁11；以及配置在与主体区域8的栅电极10的源极层6侧的端部对置的位置上、在栅电极10和源极层6之间的硅层3上延伸形成至栅电极10的下部为止、扩散深度没有到达蓝宝石基板2和硅层3的界面5即未到达界面5的状态下，与源极层6为相同的导电类型、即与源极层6相同类型的杂质的N型杂质且与源极层6相比较N型杂质浓度低的N型扩散层的作为源极侧扩散层的源极侧LDD层13；以及配置在与主体区域8的栅电极10的漏极层7侧的端部对置的位置上、在栅电极10和漏极层7之间的硅层3上延伸形成至栅电极10的下部为止、扩散深度未到达蓝宝石基板2和硅层3的界面5的状态下，与漏极层7为相同类型的N型杂质且与漏极层7相比较N型杂质浓度低的N型扩散层的作为漏极侧扩散层的漏极侧LDD层14。通过在栅电极10上施加电压，控制在形成在主体区域8上的源极层6和漏极层7之间的表面沟道中流动的电流。
另外，上述内容中说明的是形成在硅层3上的源极层6和漏极层7到达界面5，源极层6和漏极层7也可以在不到达界面5的状态下形成。
这是由于源极侧LDD层13和漏极侧LDD层14的扩散深度，在大于等于硅层3的膜厚的1/2、小于3/4比较合适，优选为2/3或者其左右。即，如果小于硅层3的膜厚的1/2，则源—漏间的电阻上升，晶体管的驱动力下降；而相反如果扩散深度超过硅层3的膜厚的3/4，会过于接近硅层3的膜厚，则易形成背面沟道，容易发生漏电流。
具体地，硅层3的膜厚为0.07μm，所以源极侧LDD层13以及漏极侧LDD层14的扩散深度优选为0.047μm左右。
为了形成这种源极侧LDD层13和漏极侧LDD层14，利用在上述的专利文献1中所例示的方法则LDD层会过厚，所以以例如N型杂质的剂量1018离子/cm2、能量为5KeV的低能量来注入高浓度的离子而形成。
另外，源极侧LDD层13和漏极侧LDD层14可以在相同条件下同时形成，也可以稍微变换条件来分别形成。在分别形成时，源极侧LDD层13和漏极侧LDD层14的扩散深度、杂质浓度会不同。
这样薄薄地形成源极侧LDD层13和漏极侧LDD层14、不到达界面5的nMOS元件1的模拟结果，如图2、图3所示。
图2是表示实施方式1的nMOS元件的电特性的模拟结果，图3是表示实施方式1的nMOS元件的电子浓度分布的模拟结果。
可以明白图2中所示的本实施方式的nMOS元件1的电特性，与图11所示的理想情况几乎相同，栅电压OFF时的漏电流控制为10-10A/μm以下；如果观察图3所示的栅电压OFF时的漏电压2.5V的电子浓度分布，可知已隔离了。
如此，如果源极侧LDD层13以及漏极侧LDD层14形成较薄、离开界面5，则在维持表面沟道的有效沟道长的状态下，能够使形成有背面沟道的主体区域8的界面5侧的部位的有效沟道长变长，能够抑制背面沟道的形成、防止漏电流的增大。
如上所说明的，在本实施方式中，通过在与nMOS元件的主体区域的栅电极的源极层侧以及漏极层侧的端部对置的位置上形成不到达界面的源极侧LDD层以及漏极侧LDD层，能够使形成有背面沟道的主体区域的界面侧的部位的有效沟道长变长，能够抑制背面沟道的形成、防止漏电流的增大。
实施方式2
图4是表示实施方式2的半导体器件的nMOS元件的说明图。
另外，与上述实施方式1相同的部分，附加相同的符号并省略其说明。
在与形成在本实施方式的nMOS元件1的主体区域8上的栅电极10的两个端部对置的位置上形成的源极侧LDD层13和漏极侧LDD层14与界面5之间，分别以与主体区域8相同类型的杂质、形成有比主体区域8的杂质浓度高的高浓度扩散层21。
由于本实施方式的MOSFET是nMOS元件1，所以高浓度扩散层21是使P型杂质的浓度高于主体区域8的浓度而形成的。
如此，如果在源极侧LDD层13和漏极侧LDD层14与界面5之间形成有P型杂质浓度比主体区域8的浓度高的高浓度扩散层21，能够对形成有表面沟道的栅极10侧的主体区域8的P型杂质浓度不产生影响，而增高形成背面沟道的主体区域8的界面5侧的部位的杂质浓度，抑制来自漏极层7的耗尽层的扩大，抑制背面沟道的形成。
如上所说明的，在本实施方式中，通过在与nMOS元件的主体区域的栅电极的源极层侧以及漏极层侧的端部对置的位置上形成不到达界面的源极侧LDD层以及漏极侧LDD层，在源极侧LDD层以及漏极侧LDD层与界面之间形成比主体区域P型杂质浓度高的高浓度扩散层，能够使仅形成有背面沟道的主体区域的界面侧的部位的杂质浓度变浓，防止耗尽层的扩大，能够进一步抑制背面沟道的形成、防止漏电流的增大。
实施方式3
图5是表示实施方式3的半导体器件的nMOS元件的说明图。
另外，与上述实施方式2相同的部分，附加相同的符号并省略其说明。
在与形成在本实施方式的nMOS元件1的主体区域8上的栅电极10的栅极层6侧的端部对置的位置上形成的源极侧LDD层13与界面5之间，形成有与上述实施方式2相同的高浓度扩散层21。即，高浓度扩散层21只形成在源极侧LDD层13和界面5之间。
如此，如果在源极侧LDD层13与界面15之间形成有P型杂质浓度比主体区域8的浓度高的高浓度扩散层21，则能够对形成有表面沟道的栅极10侧的主体区域8的P型杂质浓度不产生影响，而增高形成背面沟道的主体区域8的界面5侧的源极层6侧的部位的杂质浓度，增高该部分的阈值电压，能够抑制背面沟道的形成之外，由于与上述实施方式2相比较，没有伴随由漏极层7侧的高浓度扩散层21的PN结的寄生电容的增大，所以能够避免动作速度的下降。
如上所说明的，在本实施方式中，通过在与nMOS元件的主体区域的栅电极的源极层侧以及漏极层侧的端部对置的位置上形成不到达界面的源极侧LDD层以及漏极侧LDD层，在源极侧LDD层与界面之间形成比主体区域P型杂质浓度高的高浓度扩散层，能够使仅形成有背面沟道的主体区域的界面侧的部位的杂质浓度变浓，升高该部分的阈值电压，能够进一步抑制背面沟道的形成、同时能最小限度地阻止动作速度的下降。
实施方式4
图6是表示实施方式4的半导体器件的nMOS元件的说明图。
另外，与上述实施方式1相同的部分，附加相同的符号并省略其说明。
在与形成在本实施方式的nMOS元件1的主体区域8上的栅电极10的漏极层7侧的端部对置的位置上，形成不到达界面5的漏极侧LDD层14。即，本实施方式中，是仅形成与实施方式1相同的漏极侧LDD层14，不形成实施方式1的源极侧LDD层13的状态。
一般地，nMOS元件1的主体区域8上仅形成与实施方式1相同的源极侧LDD层13时，形成在栅电极10侧的表面沟道不连接，所以会产生不良；但只形成漏极侧LDD层14时不产生异常情况，所以如果不形成源极侧LDD层13，则能够使形成有背面沟道的主体区域8的界面5侧的部位的有效沟道长变长，能够抑制背面沟道的形成。
如上所说明的，在本实施方式中，通过在与nMOS元件1的主体区域上仅形成与实施方式1相同的漏极侧LDD层，能够使形成有背面沟道的主体区域8的界面5侧的部位的有效沟道长变长，能够获得抑制背面沟道的形成的效果。
实施方式5
图7是表示实施方式5的半导体器件的nMOS元件的说明图。
另外，与上述实施方式1相同的部分，附加相同的符号并省略其说明。
在本实施方式的nMOS元件1的主体区域8上，不形成实施方式1的漏极层7，在与栅电极10的源极层6侧的端部相反侧的端部对置的位置上，在硅层3上延伸形成至栅电极10的下部为止、扩散深度未到达蓝宝石基板2和硅层3的界面5的状态下，与源极层6为相同类型的N型杂质且与源极层6相比较N型杂质浓度低的作为N型扩散层的漏极侧LDD层14形成得比源极层侧LDD层13长，该漏极侧LDD层14作为本实施方式的漏极发挥作用。
如此，如果不形成与实施方式1相同的漏极层7、形成长的漏极侧LDD层14，则漏极侧的寄生电阻在电流的饱和区域，载流子达到饱和速度，所以长的漏极侧LDD层14作为漏极发挥功能，不会产生大的工作电流下降。另外，由于不形成漏极层7，能够进一步抑制来自漏极侧的耗尽层的扩大，进一步抑制背面沟道的形成。
如上所说明的，在本实施方式中，通过在与nMOS元件的主体区域不形成漏极层而仅形成长的漏极侧LDD层，由于不形成漏极层，能够进一步抑制来自漏极侧的耗尽层的扩大，进一步抑制背面沟道的形成，同时能够最大限度地阻止工作电流的下降。
在上述各实施方式中，MOSFET是作为nMOS元件进行说明的，但如果将本发明适用于P沟道MOS元件中，也能够获得与上述各实施方式相同的效果。
实施方式1
图1是表示实施方式1的半导体器件的nMOS元件的说明图。
在图1中，1是形成在半导体器件中的作为MOSFET的一种的nMOS元件。
该nMOS元件1，形成在在蓝宝石基板2上叠层了小于等于0.1μm的膜厚、例如为0.07μm膜厚的薄硅层3的SOS基板4上；该硅层3上，形成有：作为到达硅层3和蓝宝石基板2的界面5的N型扩散层而形成的源极层6和漏极层7；把源极层6和漏极层7之间的硅层3作为P型扩散层的nMOS元件1的沟道所形成的区域的主体区域8；介隔由氧化硅膜等构成的栅极氧化膜9、与主体区域8对置、形成在硅层3的上方的栅电极10；形成在栅电极10的侧面的由氧化硅膜等构成的侧壁11；以及配置在与主体区域8的栅电极10的源极层6侧的端部对置的位置上、在栅电极10和源极层6之间的硅层3上延伸形成至栅电极10的下部为止、扩散深度没有到达蓝宝石基板2和硅层3的界面5即未到达界面5的状态下，与源极层6为相同的导电类型、即与源极层6相同类型的杂质的N型杂质且与源极层6相比较N型杂质浓度低的N型扩散层的作为源极侧扩散层的源极侧LDD层13；以及配置在与主体区域8的栅电极10的漏极层7侧的端部对置的位置上、在栅电极10和漏极层7之间的硅层3上延伸形成至栅电极10的下部为止、扩散深度未到达蓝宝石基板2和硅层3的界面5的状态下，与漏极层7为相同类型的N型杂质且与漏极层7相比较N型杂质浓度低的N型扩散层的作为漏极侧扩散层的漏极侧LDD层14。通过在栅电极10上施加电压，控制在形成在主体区域8上的源极层6和漏极层7之间的表面沟道中流动的电流。
另外，上述内容中说明的是形成在硅层3上的源极层6和漏极层7到达界面5，源极层6和漏极层7也可以在不到达界面5的状态下形成。
这是由于源极侧LDD层13和漏极侧LDD层14的扩散深度，在大于等于硅层3的膜厚的1/2、小于3/4比较合适，优选为2/3或者其左右。即，如果小于硅层3的膜厚的1/2，则源—漏间的电阻上升，晶体管的驱动力下降；而相反如果扩散深度超过硅层3的膜厚的3/4，会过于接近硅层3的膜厚，则易形成背面沟道，容易发生漏电流。
具体地，硅层3的膜厚为0.07μm，所以源极侧LDD层13以及漏极侧LDD层14的扩散深度优选为0.047μm左右。
为了形成这种源极侧LDD层13和漏极侧LDD层14，利用在上述的专利文献1中所例示的方法则LDD层会过厚，所以以例如N型杂质的剂量1018离子/cm2、能量为5KeV的低能量来注入高浓度的离子而形成。
另外，源极侧LDD层13和漏极侧LDD层14可以在相同条件下同时形成，也可以稍微变换条件来分别形成。在分别形成时，源极侧LDD层13和漏极侧LDD层14的扩散深度、杂质浓度会不同。
这样薄薄地形成源极侧LDD层13和漏极侧LDD层14、不到达界面5的nMOS元件1的模拟结果，如图2、图3所示。
图2是表示实施方式1的nMOS元件的电特性的模拟结果，图3是表示实施方式1的nMOS元件的电子浓度分布的模拟结果。
可以明白图2中所示的本实施方式的nMOS元件1的电特性，与图11所示的理想情况几乎相同，栅电压OFF时的漏电流控制为10-10A/μm以下；如果观察图3所示的栅电压OFF时的漏电压2.5V的电子浓度分布，可知已隔离了。
如此，如果源极侧LDD层13以及漏极侧LDD层14形成较薄、离开界面5，则在维持表面沟道的有效沟道长的状态下，能够使形成有背面沟道的主体区域8的界面5侧的部位的有效沟道长变长，能够抑制背面沟道的形成、防止漏电流的增大。
如上所说明的，在本实施方式中，通过在与nMOS元件的主体区域的栅电极的源极层侧以及漏极层侧的端部对置的位置上形成不到达界面的源极侧LDD层以及漏极侧LDD层，能够使形成有背面沟道的主体区域的界面侧的部位的有效沟道长变长，能够抑制背面沟道的形成、防止漏电流的增大。
实施方式2
图4是表示实施方式2的半导体器件的nMOS元件的说明图。
另外，与上述实施方式1相同的部分，附加相同的符号并省略其说明。
在与形成在本实施方式的nMOS元件1的主体区域8上的栅电极10的两个端部对置的位置上形成的源极侧LDD层13和漏极侧LDD层14与界面5之间，分别以与主体区域8相同类型的杂质、形成有比主体区域8的杂质浓度高的高浓度扩散层21。
由于本实施方式的MOSFET是nMOS元件1，所以高浓度扩散层21是使P型杂质的浓度高于主体区域8的浓度而形成的。
如此，如果在源极侧LDD层13和漏极侧LDD层14与界面5之间形成有P型杂质浓度比主体区域8的浓度高的高浓度扩散层21，能够对形成有表面沟道的栅极10侧的主体区域8的P型杂质浓度不产生影响，而增高形成背面沟道的主体区域8的界面5侧的部位的杂质浓度，抑制来自漏极层7的耗尽层的扩大，抑制背面沟道的形成。
如上所说明的，在本实施方式中，通过在与nMOS元件的主体区域的栅电极的源极层侧以及漏极层侧的端部对置的位置上形成不到达界面的源极侧LDD层以及漏极侧LDD层，在源极侧LDD层以及漏极侧LDD层与界面之间形成比主体区域P型杂质浓度高的高浓度扩散层，能够使仅形成有背面沟道的主体区域的界面侧的部位的杂质浓度变浓，防止耗尽层的扩大，能够进一步抑制背面沟道的形成、防止漏电流的增大。
实施方式3
图5是表示实施方式3的半导体器件的nMOS元件的说明图。
另外，与上述实施方式2相同的部分，附加相同的符号并省略其说明。
在与形成在本实施方式的nMOS元件1的主体区域8上的栅电极10的栅极层6侧的端部对置的位置上形成的源极侧LDD层13与界面5之间，形成有与上述实施方式2相同的高浓度扩散层21。即，高浓度扩散层21只形成在源极侧LDD层13和界面5之间。
如此，如果在源极侧LDD层13与界面15之间形成有P型杂质浓度比主体区域8的浓度高的高浓度扩散层21，则能够对形成有表面沟道的栅极10侧的主体区域8的P型杂质浓度不产生影响，而增高形成背面沟道的主体区域8的界面5侧的源极层6侧的部位的杂质浓度，增高该部分的阈值电压，能够抑制背面沟道的形成之外，由于与上述实施方式2相比较，没有伴随由漏极层7侧的高浓度扩散层21的PN结的寄生电容的增大，所以能够避免动作速度的下降。
如上所说明的，在本实施方式中，通过在与nMOS元件的主体区域的栅电极的源极层侧以及漏极层侧的端部对置的位置上形成不到达界面的源极侧LDD层以及漏极侧LDD层，在源极侧LDD层与界面之间形成比主体区域P型杂质浓度高的高浓度扩散层，能够使仅形成有背面沟道的主体区域的界面侧的部位的杂质浓度变浓，升高该部分的阈值电压，能够进一步抑制背面沟道的形成、同时能最小限度地阻止动作速度的下降。
实施方式4
图6是表示实施方式4的半导体器件的nMOS元件的说明图。
另外，与上述实施方式1相同的部分，附加相同的符号并省略其说明。
在与形成在本实施方式的nMOS元件1的主体区域8上的栅电极10的漏极层7侧的端部对置的位置上，形成不到达界面5的漏极侧LDD层14。即，本实施方式中，是仅形成与实施方式1相同的漏极侧LDD层14，不形成实施方式1的源极侧LDD层13的状态。
一般地，nMOS元件1的主体区域8上仅形成与实施方式1相同的源极侧LDD层13时，形成在栅电极10侧的表面沟道不连接，所以会产生不良；但只形成漏极侧LDD层14时不产生异常情况，所以如果不形成源极侧LDD层13，则能够使形成有背面沟道的主体区域8的界面5侧的部位的有效沟道长变长，能够抑制背面沟道的形成。
如上所说明的，在本实施方式中，通过在与nMOS元件1的主体区域上仅形成与实施方式1相同的漏极侧LDD层，能够使形成有背面沟道的主体区域8的界面5侧的部位的有效沟道长变长，能够获得抑制背面沟道的形成的效果。
实施方式5
图7是表示实施方式5的半导体器件的nMOS元件的说明图。
另外，与上述实施方式1相同的部分，附加相同的符号并省略其说明。
在本实施方式的nMOS元件1的主体区域8上，不形成实施方式1的漏极层7，在与栅电极10的源极层6侧的端部相反侧的端部对置的位置上，在硅层3上延伸形成至栅电极10的下部为止、扩散深度未到达蓝宝石基板2和硅层3的界面5的状态下，与源极层6为相同类型的N型杂质且与源极层6相比较N型杂质浓度低的作为N型扩散层的漏极侧LDD层14形成得比源极层侧LDD层13长，该漏极侧LDD层14作为本实施方式的漏极发挥作用。
如此，如果不形成与实施方式1相同的漏极层7、形成长的漏极侧LDD层14，则漏极侧的寄生电阻在电流的饱和区域，载流子达到饱和速度，所以长的漏极侧LDD层14作为漏极发挥功能，不会产生大的工作电流下降。另外，由于不形成漏极层7，能够进一步抑制来自漏极侧的耗尽层的扩大，进一步抑制背面沟道的形成。
如上所说明的，在本实施方式中，通过在与nMOS元件的主体区域不形成漏极层而仅形成长的漏极侧LDD层，由于不形成漏极层，能够进一步抑制来自漏极侧的耗尽层的扩大，进一步抑制背面沟道的形成，同时能够最大限度地阻止工作电流的下降。
在上述各实施方式中，MOSFET是作为nMOS元件进行说明的，但如果将本发明适用于P沟道MOS元件中，也能够获得与上述各实施方式相同的效果。