一种检测相位误差并产生控制信号的电路

摘要

一种检测相位误差并产生控制信号的电路，应用于锁相环。该电路包含一数字相位检测器与一数字滤波器。数字相位检测器接收两个输入信号，并根据相位误差产生一组相位差异控制信号。而数字滤波器包含一对应表、一加法器、以及一寄存器。对应表接收相位差异控制信号，并输出一对应值。加法器接收对应值与一寄存值，并产生控制数据。寄存器接收并存储控制数据，并输出所存储的数据作为寄存值。对应表可为一存储器，并以相位差异控制信号作为地址信号。采用本发明，可以使应用于该电路的锁相环的芯片面积比传统电路的小。

权利要求

1.一种检测相位误差并产生控制信号的电路，其特征在于，包含：一数字相位检测器，接收一输入信号与一参考信号，并根据两信号的相位差产生一组相位差异控制信号；以及一数字滤波器，接收所述相位差异控制信号并产生控制数据，其中，所述数字滤波器包含有：

一对应表，接收所述相位差异控制信号，并输出一对应值，其中该对应值代表相位的超前或落后的关系；

一加法器，接收所述对应值与一寄存值，并产生所述控制数据；以及一寄存器，接收并存储所述控制数据，并输出所存储的数据作为所述寄存值。

2.根据权利要求1所述的检测相位误差并产生控制信号的电路，其特征在于，所述数字滤波器对该相位差产生的控制信号进行低通滤波运算。

3.根据权利要求1所述的检测相位误差并产生控制信号的电路，其特征在于，所述对应表为一存储器，并以所述相位差异控制信号作为地址信号。

4.根据权利要求1所述的检测相位误差并产生控制信号的电路，其特征在于，所述对应表为一组合逻辑，并根据所述相位差异控制信号产生所述对应值。

5.根据权利要求1所述的检测相位误差并产生控制信号的电路，其特征在于，该电路应用于锁相环。

6.一种锁相环，其特征在于，包含：

一压控振荡器，产生一振荡信号；

一数字相位检测器，接收一参考信号与所述振荡信号，并根据两信号的相位差产生一组相位差异控制信号；

一数字滤波器，接收所述相位差异控制信号并产生控制数据；以及一数字模拟转换器，接收所述控制数据并转换成一控制电压；

其中所述压控振荡器根据所述控制电压来产生所述振荡信号，其中，所述数字滤波器包含：

一对应表，接收所述相位差异控制信号，并输出一对应值，其中该对应值代表相位的超前或落后的关系；

一加法器，接收所述对应值与一寄存值，并产生所述控制数据；以及一寄存器，接收并存储所述控制数据，并输出所存储的数据作为所述寄存值。

7.一种延迟锁相环，其特征在于，包含：

一压控延迟线，产生一输出信号；

一数字相位检测器，接收一参考信号与所述输出信号，并根据两信号的相位差产生一组相位差异控制信号；

一数字滤波器，接收所述相位差异控制信号并产生控制数据；以及一数字模拟转换器，接收所述控制数据并转换成一控制电压；

其中所述压控延迟线根据所述控制电压与所述参考信号来产生所述输出信号，其中，所述数字滤波器包含：一对应表，接收所述相位差异控制信号，并输出一对应值，其中该对应值代表相位的超前或落后的关系；

一加法器，接收所述对应值与一寄存值，并产生所述控制数据；以及一寄存器，接收并存储所述控制数据，并输出所存储的数据作为所述寄存值。

说明书

一种检测相位误差并产生控制信号的电路

技术领域

[0001] 本发明涉及一种检测相位误差并产生控制信号的电路，特别是涉及一种以数字方式处理的检测相位误差并产生控制信号的电路，该电路应用于锁相环或者延迟锁定环路。

背景技术

[0002] 一般传统的锁相环包含模拟式锁相环与数字式锁相环二种，其中图1显示的锁相环的相位检测器是模拟相位检测器，而图2显示的锁相环的相位检测器是数字相位检测器。

[0003] 图1的锁相环10包含一相位检测器(Phase Detector)13、一电荷泵(Charge Pump)14、一环路滤波器(Loop Filter)15、以及一压控振荡器(Voltage Control Oscillator，VCO)16。相位检测器13用来检测输入信号(Fref)与锁相时钟脉冲(Fvco)的相位差异值，并根据相位差异值输出控制脉冲Up、Dn来控制电荷泵14。例如，当锁相时钟脉冲Fvco的相位超前(leading)输入信号Fref的相位时，相位检测器13输出的控制脉冲Up的宽度会小于控制脉冲Dn的宽度，由此使电荷泵14产生负值(negative)的控制电流Icp。此时，环路滤波器15根据该负值控制电流Icp将控制电压Vctl减小，让压控振荡器16所输出的锁相时钟脉冲Fvco的时钟脉冲降低。反之，当锁相时钟脉冲Fvco的相位落后(lagging)输入信号Fref的相位时，相位检测器13输出的控制脉冲Up的宽度会大于控制脉冲Dn的宽度，由此使电荷泵14来产生正值(positive)的控制电流Icp。环路滤波器15则根据该正值控制电流Icp将控制电压Vctl增加，让压控振荡器16所输出的锁相时钟脉冲Fvco的时钟脉冲提升。

[0004] 图2的锁相环20包含一数字相位检测器(Digital Phase Detector)23、一电荷泵24、一环路滤波器15、以及一压控振荡器16。其中锁相环20的数字相位检测器23由中国台湾专利文献第510083号与美国专利第6,259,278号公开。数字相位检测器23利用数字的方式产生一组相位差异控制信号Up1～UpN、Dn1～DnN传送至电荷泵。并由电荷泵14产生一控制电流Icp，再传送给环路滤波器15产生控制电压Vctl。锁相环20与锁相环
10的动作原理相同，其差异性是数字相位检测器23所产生的信号是数字信号。依此方式锁相环20可提供较好的检测效果，以减少检测死区(dead zone)，并能降低时钟脉冲的抖动(jitter)与增加数据随机抖动(data random jitter)的容忍度。

[0005] 但是锁相环20的环路滤波器15的输出信号仍然是模拟信号，且该环路滤波器15属于低通滤波器，需要较大的面积来实施该环路滤波器15。

发明内容

[0006] 本发明的目的在于提供一数字式的检测相位误差并产生控制信号的电路，由此减少应用该电路的锁相环的芯片面积。

[0007] 为达成上述目的，本发明检测相位误差并产生控制信号的电路包含一数字式相位检测器与一数字滤波器。该数字式相位检测器接收一输入信号与一参考信号，并产生一组相位差异控制信号，而数字滤波器根据相位差异控制信号产生一控制数据。该数字滤波器包含一对应表、一加法器、以及一寄存器。该对应表接收相位差异控制数据，并输出一对应值。而加法器接收对应值与一寄存值，并产生控制数据。寄存器接收并存储控制数据，并输出所存储的数据作为寄存值。

[0008] 本发明提供一种锁相环，包含一压控振荡器，产生一振荡信号；一数字相位检测器，接收一参考信号与所述振荡信号，并根据两信号的相位差产生一组相位差异控制信号；一数字滤波器，接收所述相位差异控制信号并产生控制数据；以及一数字模拟转换器，接收所述控制数据并转换成一控制电压；其中所述压控振荡器根据所述控制电压来产生所述振荡信号。

[0009] 本发明还提供一种延迟锁相环，包含一压控延迟线，产生一输出信号；一数字相位检测器，接收一参考信号与所述输出信号，并根据两信号的相位差产生一组相位差异控制信号；一数字滤波器，接收所述相位差异控制信号并产生控制数据；以及一数字模拟转换器，接收所述控制数据并转换成一控制电压；其中所述压控延迟线根据所述控制电压与所述参考信号来产生所述输出信号。

[0010] 采用本发明，可以使应用于该电路的锁相环的芯片面积比传统电路的小。

附图说明

[0011] 图1为一传统锁相环的方框图。

[0012] 图2为另一传统锁相环的方框图。

[0013] 图3为一根据本发明的锁相环的方框图。

[0014] 图4为一根据本发明的一种数字滤波器的示意图。

[0015] 图5为相位差异控制信号与对应表的对应值的对应关系的实施例。

[0016] 图6为一根据本发明的一种数字滤波器所接收的相位差异控制信号与其寄存器相对关系的坐标图。

[0017] 图7为一根据本发明的延迟锁定环路的方框图。

[0018] 图8为图7的压控延迟线的实施例的方框图。

[0019] 图9为另一根据本发明的延迟锁定环路的方框图。

[0020] 在附图中：

[0021] 10 模拟式锁相环

[0022] 13 相位时钟脉冲检测器

[0023] 14 电荷泵

[0024] 15 环路滤波器

[0025] 16 压控振荡器

[0026] 20 锁相环

[0027] 23 数字相位检测器

[0028] 30 数位式锁相环

[0029] 31 相位测量电路

[0030] 311 数字相位检测器

[0031] 312 数字滤波器

[0032] 3121 对应表

[0033] 3122 加法器

[0034] 3123 寄存器

[0035] 32 数字模拟转换器

[0036] 70 锁相环

[0037] 73 压控延迟线

[0038] 731 反向器

具体实施方式

[0039] 以下参考附图详细说明本发明检测相位误差并产生控制信号的电路，以及使用该电路的锁相环及延迟锁定环路。

[0040] 图3显示应用本发明检测相位误差并产生控制信号的电路的锁相环的方框图。如该图所示，锁相环30包含一检测相位误差并产生控制信号的电路(以下简称相位测量电路)31、一数字模拟转换器(Digital to Analog Converter，DAC)32、以及一压控振荡器16。相位测量电路31接收一参考信号Fref与一振荡时钟脉冲Fvco，并根据其相位差产生一控制数据。之后，该锁相环30利用数字模拟转换器32将控制数据转换成控制电压Vctl来控制压控振荡器16。由于相位测量电路31以数字方式产生控制数据，所以本发明的锁相环
30具有较佳的控制精确度，因而具有较佳的噪声免疫力(noise immunity)。

[0041] 图3中所示的锁相环也可用于锁定一时钟脉冲信号的应用中，此时参考信号Fref为一时钟脉冲信号，该锁相环还可用于数据恢复电路(datarecovery circuit)的应用中，则此时参考信号Fref为所输入的数据。

[0042] 相位测量电路31包含一数字相位检测器311以及一数字滤波器312。数字相位检测器311接收参考信号Fref与振荡时钟脉冲Fvco，并根据其相位差产生一组相位差异控制信号(Up1～Upn、Dn1～DnN)。数字相位检测器311的电路与架构可参考中国台湾专利文献第510083号与美国专利第6,259,278号，在此不重复说明。

[0043] 图4为图3的数字滤波器312的方框图。如图4所示，数字滤波器312根据数字相位检测器311传送的相位差异控制信号(Up1～Upn、Dn1～DnN)产生一控制数据。该数字滤波器312包含一对应表3121、一加法器3122、以及一寄存器3123。

[0044] 对应表3121接收相位差异控制信号(Up1～Upn、Dn1～DnN)，并输出一对应值。加法器3122接收对应值与一寄存值，并产生控制数据。寄存器3123接收并存储控制数据，并输出其所存储的数据作为寄存值。其中对应表3121可由一存储器来实施，并以相位差异控制信号(Up1～Upn、Dn1～DnN)作为地址信号。或者该对应表可由逻辑门组成，使对应表的输出符合图5的规格。当然，此规格只是一种实施例，且需要配合数字滤波器311的相位差异控制信号(Up1～Upn、Dn1～DnN)来决定。

[0045] 如图5所示，在状态S1时，相位差异控制信号Up1、Up2、...、Up5、Dn1、Dn2、...、Dn5为[1000000000]，对应表3121的输出为1，表示目前有轻微相位落后。当相位严重落后时，则为状态S5，相位差异控制信号Up1、Up2、...、Up5、Dn1、Dn2、...、Dn5为[0000100000]，对应表3121的输出为16。而当相位轻微超前时，相位差异控制信号Up1、Up2、...、Up5、Dn1、Dn2、...、Dn5为[0000010000]，对应表3121的输出为-1。当相位严重超前时，相位差异控制信号Up1、Up2、...、Up5、Dn1、Dn2、...、Dn5为[0000000001]，对应表3121的输出为-16。因此，对应表3121可根据相位差异控制信号Up1、Up2、...、Up5、Dn1、Dn2、...、Dn5输出一适当的对应值。

[0046] 另外，本发明数字滤波器是利用加法器与寄存器来累积因相位误差所产生的对应值，由此过滤高频成分。图6显示相位差异控制信号(Up1～Upn、Dn1～DnN)与寄存器累加量(对应值)的相对关系，可依下列方式表示：

[0047] 当有轻微相位落后误差时，相位差异控制信号的Up1为高电平，对应值为1，因此，寄存器经由加法器增加1；当相位落后误差增加时，相位差异控制信号的Up2为高电平，对应值为2，因此寄存器经由加法器增加2；当相位落后误差再增加时，相位差异控制信号的Up3为高电平，寄存器经由加法器增加4；当相位落后误差再增加时，相位差异控制信号的Up4为高电平，寄存器经由加法器增加8；以及当相位落后误差相当严重时，相位差异控制信号的Up5为高电平，寄存器经由加法器增加16。因此，寄存器与加法器的作用就类似一个积分器，可以过滤相位误差的高频成分，也就是进行低通滤波动作。相位超前的误差情形也类似。

[0048] 当然，如同本领域技术人员所广泛知道的，在对应表3121中所存储的对应值的大小将会决定上述低通滤波的程度，也就是数字滤波器312的3dB时钟脉冲的位置，因此可以依据实际应用加以设定。

[0049] 接下来举例说明数字滤波器312的动作方式。当数字相位检测器311传送一组相位差异控制信号(Up2、Up3依序为高电平)给数字滤波器312时，对应表3121接收该组相位差异控制信号后，输出一对应值(在此实施例为2与4)。首先对应表3121将相位差异控制信号Up2为H时的对应值2传送至加法器3122。加法器3122将对应值2与寄存器的寄存值0(该寄存值预设为0)相加，并将所得的结果存储至寄存器作为新的寄存值2。同时加法器3122将该新的寄存值2输出至数字模拟转换器32，作为一控制数据。接着对应表3121再将Up3为H时的对应值4传送至加法器3122。加法器3122将该对应值4与寄存值2相加，并将所得的结果存储至寄存器作为新的寄存值6。同时加法器3122将该新的寄存值6，输出至数字模拟转换器32，作为下一个控制数据。接着数字滤波器312继续接收另一组相位差异控制信号。

[0050] 由于本申请的数字滤波器312是利用对应表3121、加法器3122、以及寄存器3123作数字控制，以达到滤波的功效。与传统环路滤波器15相比，该数字滤波器312具有较佳的噪声免疫力(noise immunity)，有较容易规划(easy to program)的特性。而且与传统环路滤波器15相比，该数字滤波器312在低频使用时，仅需使用少数逻辑门，而不需要电容装置，可减少传统环路滤波器15在低频使用时因电容量的增加所增大的设备体积。

[0051] 图7显示应用本发明检测相位误差并产生控制信号的电路的延迟锁定环路(Delay Locked Loop，DLL)的方框图。图7中所示的延迟锁定环路用来锁定一时钟脉冲信号的应用。如该图所示，延迟锁定环路70包含一相位测量电路31、一数字模拟转换器32、以及一压控延迟线(voltage controlled delayline)73。该延迟锁相环70与图3的锁相环30的差异是延迟锁相环70是以压控延迟线73来取代压控振荡器16。压控延迟线73接收数字模拟转换器32的控制电压Vctl以及参考信号Fref，并产生输出时钟脉冲Fout。相位测量电路31接收参考信号Fref与输出时钟脉冲Fout，并产生控制数据。数字模拟转换器32则接收控制数据，并产生控制电压Vctl。由于相位测量电路31与数字模拟转换器32的动作与架构与所述相同，不再重复说明。

[0052] 图8为图7的压控延迟线的实施例的方框图。如该图所示，一般的压控延迟线73由多个电压控制反向器731串接而成。第一个反向器731接收参考信号Fref，而最后一个反向器731输出输出时钟脉冲Fout。每个反向器731均由控制电压Vctl控制。

[0053] 图9显示另一应用本发明检测相位误差并产生控制信号的电路的延迟锁定环路的方框图。图9中所示的延迟锁定环路使用于数据恢复电路的应用。图9的延迟锁定环路与图7所示的十分相近，仅仅将输入相位检测器311的信号替换成输入数据恢复电路的数据，而压控延迟线73所需的参考时钟脉冲则另行输入。

[0054] 以上虽以实施例说明本发明，但并不因此限制本发明的范围，只要不脱离本发明的宗旨，该领域技术人员可进行各种变动或修改。