图像拾取设备和图像拾取方法

摘要

一种图像拾取设备包括产生所拾取的图像的图像信号的图像拾取装置；将由该图像拾取装置产生的该图像信号转换为数字图像信号的转换单元；对由该转换单元获得的该图像信号进行存储的存储器；以及对将该图像信号写入该存储器以及从该存储器读出该图像信号进行控制的存储器控制单元。该存储器控制单元对该存储器的段进行分配，以便以不同的帧速率同时执行将该图像信号写入该存储器以及为了显示所拾取的图像而从该存储器中读取该图像信号和/或为了记录所拾取的图像而从该存储器中读出该图像信号的操作。

权利要求

1.一种图像拾取设备，包括：

图像拾取装置，其构造为产生所拾取图像的图像信号；

转换单元，其构造为将该图像拾取装置产生的图像信号转换为数字图像信号；

存储器，其构造为对通过该转换单元获得的数字图像信号进行存储；

存储器控制单元，其构造为对将该数字图像信号写入该存储器和将该数字图像信号从该存储器中读出进行控制；以及数字信号处理单元，其构造为对从该存储器读出的该数字图像信号进行处理，其中，该存储器控制单元对该存储器的段进行分配，以便以不同的帧速率同时执行将数字图像信号写入该存储器以及为了显示所拾取的图像而从该存储器中读取该数字图像信号或者为了记录所拾取的图像而从该存储器中读出该数字图像信号的操作，并且其中，该存储器控制单元以比拾取图像的显示帧速率更高的帧速率来为了显示所拾取图像从所述存储器中对数字图像信号进行读取，以及该数字信号处理单元利用以该更高的帧速率读取的该数字图像信号产生该显示帧速率的显示信号，或者该存储器控制单元以比拾取图像的记录帧速率更高的帧速率来为了记录所拾取图像从所述存储器中对数字图像信号进行读取，以及该数字信号处理单元利用以该更高的帧速率读取的该数字图像信号产生该记录帧速率的视频信号。

2.基于权利要求1的图像拾取设备，其中用于将该数字图像信号写入该存储器的帧速率等于或高于用于从该存储器中读出该数字图像信号的帧速率。

3.一种图像拾取方法，包括步骤：

产生所拾取图像的图像信号；

将在该产生步骤中产生的该图像信号转换为数字图像信号；

对将在该转换步骤中获得的数字图像信号写入该存储器以及将该数字图像信号从该存储器中读出进行控制；以及对从该存储器读出的该数字图像信号进行处理，

其中，该控制步骤对该存储器的段进行分配，以便以不同的帧速率同时执行将图像信号写入该存储器以及为了显示所拾取的图像而从该存储器中读取该数字图像信号或者为了记录所拾取的图像而从该存储器中读取该数字图像信号的操作，并且其中，该控制步骤以比拾取图像的显示帧速率更高的帧速率来为了显示所拾取图像从所述存储器中对数字图像信号进行读取，以及该处理步骤利用以该更高的帧速率读取的该数字图像信号产生该显示帧速率的显示信号，或者该控制步骤以比拾取图像的记录帧速率更高的帧速率来为了记录所拾取图像从所述存储器中对数字图像信号进行读取，以及该处理步骤利用以该更高的帧速率读取的该数字图像信号产生该记录帧速率的视频信号。

4.基于权利要求3的图像拾取方法，其中用于将该数字图像信号写入该存储器的帧速率等于或高于用于从该存储器中读出该数字图像信号的帧速率。

5.一种图像拾取设备，包括：

图像拾取单元，其构造为同时输出多个所拾取图像的图像信号；

多个转换单元，其构造为通过对将从该图像拾取单元输出的该图像信号写入存储器以及读取写入到该存储器中的该图像信号进行控制，而对该图像信号的帧速率进行转换，其包括：转换器，用于将图像拾取单元中产生的图像信号转换为数字图像信号；存储器控制单元，用于同时执行将数字图像信号写入存储器以及读取写入到该存储器中的用于记录和显示的数字图像信号，且用于将数字图像信号写入存储器的帧速率等于或高于用于读取写入到该存储器中的用于记录和显示的数字图像信号的帧速率；以及数字信号处理单元，其构造为对从该存储器读出的该数字图像信号进行处理，其中，从该图像拾取单元输出的该图像信号被分配到该多个转换单元，使得当在该多个转换单元中读取该图像信号时，该图像信号按照连续像素的顺序排列，并且其中，该存储器控制单元以比拾取图像的显示帧速率更高的帧速率来为了显示所拾取图像从所述存储器中对数字图像信号进行读取，以及该数字信号处理单元利用以该更高的帧速率读取的该数字图像信号产生该显示帧速率的显示信号，或者该存储器控制单元以比拾取图像的记录帧速率更高的帧速率来为了记录所拾取图像从所述存储器中对数字图像信号进行读取，以及该数字信号处理单元利用以该更高的帧速率读取的该数字图像信号产生该记录帧速率的视频信号。

6.基于权利要求5的图像拾取设备，其中该图像拾取单元在多个连续像素构成的单元内并行输出所拾取图像的图像信号，并将该输出的图像信号分配到该多个转换单元。

7.一种图像拾取方法，包括步骤：

同时输出多个所拾取图像的图像信号；

通过对将在该输出步骤中输出的该图像信号写入存储器以及对写入到该存储器中的该图像信号进行读取进行控制，而在多个转换单元中对该图像信号的帧速率进行转换，其中，在所述多个转换单元中对所述多个图像信号的帧速率进行转换时，将图像信号转换为数字图像信号，然后同时执行将数字图像信号写入存储器以及读取写入到该存储器中的用于记录和显示的数字图像信号，且用于将数字图像信号写入存储器的帧速率等于或高于用于读取写入到该存储器中的用于记录和显示的数字图像信号的帧速率；以及对从该存储器读出的该数字图像信号进行处理，其中，在该输出步骤中输出的该图像信号被分配到该多个转换单元，使得当在该多个转换单元中读取该图像信号时，该图像信号按照连续像素的顺序排列，并且其中，该控制步骤以比拾取图像的显示帧速率更高的帧速率来为了显示所拾取图像从所述存储器中对数字图像信号进行读取，以及该处理步骤利用以该更高的帧速率读取的该数字图像信号产生该显示帧速率的显示信号，或者该控制步骤以比拾取图像的记录帧速率更高的帧速率来为了记录所拾取图像从所述存储器中对数字图像信号进行读取，以及该处理步骤利用以该更高的帧速率读取的该数字图像信号产生该记录帧速率的视频信号。

8.基于权利要求7的图像拾取方法，其中该输出步骤在多个连续像素构成的单元中并行输出所拾取图像的图像信号，并将该输出的图像信号分配到该多个转换单元。

说明书

图像拾取设备和图像拾取方法

[0001] 相关申请的交叉引用

[0002] 本发明包含与2004年11月25日向日本专利局提交的日本专利申请JP2004-340766和JP2004-340767相关的主题，其全部内容在此作为参考引入。

技术领域

[0003] 本发明涉及一种图像拾取设备和一种图像拾取方法。更特别地，本发明涉及通过分配存储器的段，以便以不同的帧速率同时执行将图像信号写入该存储器中以及为了显示所拾取的图像而从该存储器中读取该图像信号或者为了记录所拾取的图像而从该存储器中读出该图像信号的操作，而能够以高速率实时显示或记录拾取的图像。

背景技术

[0004] 在图像拾取设备中，通过以专利文献1(日本未审专利申请公开号2000-125210)中描述的方式来改变拾取主体图像的帧速率(以下该帧速率被称为“拾取帧速率”)，主体的运动能够而以与实际速率不同的速率来显示。例如，如果将通过以拾取帧速率拾取图像获得的图像信号以低于该拾取帧速率的帧速率进行播放，那么就能够获得慢回放图像，在该慢回放图像中，主体的运动低于其实际的速度。

[0005] 在通过将拾取帧速率设置为高于用于记录所拾取的图像的记录装置的记录帧速率来拾取图像的情况下，如果以该拾取帧速率执行不同的相机信号处理，那么需要为该图像拾取设备提供具有高处理性能的信号处理电路。但这样的图像拾取设备昂贵，并且其功耗大。为了避免这一问题，将拾取帧速率的拾取图像通过高速接口(例如，千兆位以太网)提供给计算机设备，该计算机设备进行信号处理并产生一个视频信号，然后该信号被记录到记录介质中。

[0006] 然而，当将所拾取的图像提供到该计算机设备然后在其中进行信号处理和视频信号产生的操作时，需要时间播放所拾取的图像。因此，不对所拾取的图像进行实时检查。

发明内容

[0007] 本发明旨在提供一种即使以高速率拾取图像时也使用户能够实时记录或检查图像的图像拾取设备和图像拾取方法。

[0008] 基于本发明的一个实施例，图像拾取设备包括：产生所拾取图像的图像信号的图像拾取装置；将该图像拾取装置产生的图像信号转换为数字图像信号的转换单元；对由该转换单元获取的该数字图像信号进行存储的存储器；对将该数字图像信号写入该存储器以及从该存储器读出该数字图像信号进行控制的存储器控制单元；以及对从该存储器读出的该数字图像信号进行处理的数字信号处理单元。为了以不同的帧速率同时进行向该存储器写入数字图像信号以及为了显示所拾取的图像而从该存储器中读取该数字图像信号或者为了记录所拾取的图像而从该存储器中读出该数字图像信号的操作，该存储器控制单元对该存储器的段进行分配。并且，该存储器控制单元以比拾取图像的显示帧速率更高的帧速率来为了显示所拾取图像从所述存储器中对数字图像信号进行读取，以及该数字信号处理单元利用以该更高的帧速率读取的该数字图像信号产生该显示帧速率的显示信号，或者该存储器控制单元以比拾取图像的记录帧速率更高的帧速率来为了记录所拾取图像从所述存储器中对数字图像信号进行读取，以及该数字信号处理单元利用以该更高的帧速率读取的该数字图像信号产生该记录帧速率的视频信号。

[0009] 基于本发明的另一个实施例，图像拾取方法包括步骤：产生所拾取的图像的图像信号；将在该产生步骤中产生的该图像信号转换为数字图像信号；对将在该转换步骤中获得的该数字图像信号写入该存储器以及将该数字图像信号从该存储器中读出进行控制；以及对从该存储器读出的该数字图像信号进行处理。为了以不同的帧速率同时进行向该存储器写入数字图像信号以及为了显示所拾取的图像而从该存储器中读取该数字图像信号或者为了记录所拾取的图像而从该存储器中读出该数字图像信号的操作，该控制步骤对该存储器的段进行分配。并且，该控制步骤以比拾取图像的显示帧速率更高的帧速率来为了显示所拾取图像从所述存储器中对数字图像信号进行读取，以及该处理步骤利用以该更高的帧速率读取的该数字图像信号产生该显示帧速率的显示信号，或者该控制步骤以比拾取图像的记录帧速率更高的帧速率来为了记录所拾取图像从所述存储器中对数字图像信号进行读取，以及该处理步骤利用以该更高的帧速率读取的该数字图像信号产生该记录帧速率的视频信号。

[0010] 基于本发明的另一个实施例，图像拾取设备包括：图像拾取单元，其构造为同时输出多个所拾取图像的图像信号；多个转换单元，其构造为通过对将从该图像拾取单元输出的该图像信号写入存储器以及读取写入到该存储器中的该图像信号进行控制，而对该图像信号的帧速率进行转换，其包括：转换器，用于将图像拾取单元中产生的图像信号转换为数字图像信号；存储器控制单元，用于同时执行将数字图像信号写入存储器以及读取写入到该存储器中的用于记录和显示的数字图像信号，且用于将数字图像信号写入存储器的帧速率等于或高于用于读取写入到该存储器中的用于记录和显示的数字图像信号的帧速率；以及数字信号处理单元，其构造为对从该存储器读出的该数字图像信号进行处理，其中从该图像拾取单元输出的该图像信号被分配到该多个转换单元，使得当在该多个转换单元中读取该图像信号时，该图像信号按照连续像素的顺序排列，并且其中，该存储器控制单元以比拾取图像的显示帧速率更高的帧速率来为了显示所拾取图像从所述存储器中对数字图像信号进行读取，以及该数字信号处理单元利用以该更高的帧速率读取的该数字图像信号产生该显示帧速率的显示信号，或者该存储器控制单元以比拾取图像的记录帧速率更高的帧速率来为了记录所拾取图像从所述存储器中对数字图像信号进行读取，以及该数字信号处理单元利用以该更高的帧速率读取的该数字图像信号产生该记录帧速率的视频信号。

[0011] 基于本发明的另一个实施例，图像拾取方法包括步骤：同时输出多个所拾取图像的图像信号；通过对将在该输出步骤中输出的该图像信号写入存储器以及对写入到该存储器中的该图像信号进行读取进行控制，而在多个转换单元中对该图像信号的帧速率进行转换，其中，在所述多个转换单元中对所述多个图像信号的帧速率进行转换时，将图像信号转换为数字图像信号，然后同时执行将数字图像信号写入存储器以及读取写入到该存储器中的用于记录和显示的数字图像信号，且用于将数字图像信号写入存储器的帧速率等于或高于用于读取写入到该存储器中的用于记录和显示的数字图像信号的帧速率；以及对从该存储器读出的该数字图像信号进行处理，其中在该输出步骤中输出的该图像信号被分配到该多个转换单元，使得当在该多个转换单元中读取该图像信号时，该图像信号按照连续像素的顺序排列，并且其中，该控制步骤以比拾取图像的显示帧速率更高的帧速率来为了显示所拾取图像从所述存储器中对数字图像信号进行读取，以及该处理步骤利用以该更高的帧速率读取的该数字图像信号产生该显示帧速率的显示信号，或者该控制步骤以比拾取图像的记录帧速率更高的帧速率来为了记录所拾取图像从所述存储器中对数字图像信号进行读取，以及该处理步骤利用以该更高的帧速率读取的该数字图像信号产生该记录帧速率的视频信号。

[0012] 在本发明中，对该存储器的段进行分配，以便以不同的帧速率同时执行将通过拾取主体的图像获得的数字图像信号写入该存储器以及为了在电子取景器中显示所拾取的图像或者为了将所拾取的图像记录到记录装置中而从该存储器中读出该图像信号的操作。用于将该图像信号写入该存储器的帧速率等于或高于用于从该存储器中读出该图像信号的帧速率。以比在电子取景器中显示所拾取的图像的显示帧速率和将该拾取的图像记录到记录介质中的记录帧速率更高的帧速率从该存储器中读出该图像信号。通过利用以该更高的帧速率读出的该图像信号，产生该显示帧速率的显示信号和该记录帧速率的视频信号。

[0013] 基于本发明的一个实施例，对该存储器的段进行分配，以便以不同的帧速率同时执行将通过拾取主体的图像获得的数字图像信号写入该存储器以及为了在电子取景器上显示所拾取的图像或者将所拾取的图像记录到记录装置中而从该存储器读出该图像信号。因此，在以高速率拾取该图像的同时，能够以不同的帧速率实时地记录或检查所拾取的图像。

[0014] 基于本发明的一个实施例，通过控制将图像信号写入存储器和将写入该存储器的该图像信号读出，提供多个转换图像信号的帧速率的转换单元(步骤)。将所拾取的图像的图像信号分配到该多个转换单元(步骤)中，以便当在该多个转换单元(步骤)中读取该图像信号时，使该图像信号按照连续像素的顺序排列。因此，通过在每个转换单元(步骤)中读取该图像信号，能够获得连续像素的图像信号。在这种情况下，与将预定像素数的图像信号按照像素的顺序分配的该多个转换单元(步骤)的情况相比，能够降低从该存储器读取该图像信号的速率。因此，能够容易地以所需要的帧速率读取存储在该存储器中的所拾取的图像。另外，不需要在转换单元(步骤)之间切换，图像信号在该转换单元(步骤)中被读取。多个连续像素的像素信号作为图像信号被并行输出，并且对该图像信号进行分配。采用这样的配置，即使拾取帧速率随着多个连续像素的像素信号的并行输出而增加，因为当在每个转换单元(步骤)中读取该图像信号时，能够获得多个连续像素的图像信号，所以该帧速率也能够被容易地改变。

[0015] 用于将该图像信号写入该存储器的帧速率等于或高于用于从该存储器读出该图像信号的帧速率。因此，即使在将该图像信号写入该存储器的同时将写入该存储器的图像信号读出，也能够正确地读出所拾取的图像。

[0016] 以比显示所拾取的图像的显示帧速率和记录所拾取的图像的记录帧速率更高的帧速率读取写入该存储器的图像信号。通过利用以更高的帧速率读出的该图像信号，产生显示帧速率的显示信号和记录帧速率的视频信号。因此，能够获得所需要的帧速率的显示信号和视频信号，这些信号通过利用多个帧的图像信号来滤波。

附图说明

[0017] 图1是示出基于本发明的第一实施例的图像拾取设备的构造的一个实例的框图；

[0018] 图2是示出基于第一实施例的图像拾取单元的构造的一个实例的框图；

[0019] 图3是示出基于第一实施例的图像拾取单元的构造的另一个实例的框图；

[0020] 图4是示出基于第一实施例的存储器控制单元的构造的一个实例的框图；

[0021] 图5描绘了基于第一实施例的图像拾取设备的操作；

[0022] 图6是示出基于第一实施例的存储器控制单元的构造的另一个实例的框图；

[0023] 图7描绘了基于第一实施例的执行滤波的操作；

[0024] 图8是示出基于第一实施例的图像拾取设备的构造的另一个实例的框图；

[0025] 图9是示出基于本发明的第二实施例的图像拾取设备的构造的框图；

[0026] 图10是示出基于第二实施例的图像拾取单元的构造的框图；

[0027] 图11是示出基于第二实施例的存储器控制单元的构造的框图；

[0028] 图12描绘了基于第二实施例的读取图像信号的操作；以及

[0029] 图13描绘了基于第二实施例的读取图像信号的另一操作。

具体实施方式

[0030] <第一实施例>

[0031] 以下，参照附图描述本发明的第一实施例。图1是示出图像拾取设备10的构造的框图。

[0032] 图像拾取单元11通过使用CMOS或CCD固态图像拾取装置产生拾取帧速率的图像信号。该拾取帧速率等于或高于用于将所拾取的图像记录到记录介质的记录帧速率和用于在取景器中显示图像的显示帧速率。

[0033] 图2是示出了图像拾取单元11的构造的实例的框图，该图像拾取单元11使用了柱放大器系统的CMOS固态图像拾取装置等。在该图像拾取单元11中，例如，在一个时钟中并行输出四个像素的像素信号。因此，其拾取帧速率是在一个时钟内输出一个像素的像素信号的图像拾取单元的帧速率的四倍。

[0034] 垂直扫描控制电路111选择从其上将要读取像素信号的行。水平扫描控制电路112驱动像素柱选择电路113，以便选择水平方向的像素位置，像素信号将在该水平方向的像素位置读出。像素柱选择电路113包括开关113sw，在每个开关113sw内，一个端子连接到与行方向正交的像素柱，而另一个端子连接到输出放大器114中的一个。

[0035] 并行提供输出放大器114，其数量与在一个时钟内输出的像素信号的数量相对应。将该像素柱选择电路113的开关113sw分配到各个输出放大器114并连接到该处。例如，当在一个时钟内应该并行输出四个像素的像素信号时，并行提供四个放大器114-1至114-4。
在这种情况下，连接到第“4L-3”(L是自然数)个像素柱的开关113sw-(4L-3)连接到输出放大器114-1。同样地，连接到第“4L-2”至第“4L”个像素柱的开关113sw-(4L-2)至
113sw-(4L)分别连接到输出放大器114-2至114-4。

[0036] 在这里，垂直扫描控制电路111读取在第一行上的像素的像素信号，而同时，该水平扫描控制电路112使像素柱选择电路113的开关113sw-1至113sw-4开通。这时，像素P(1，1)至P(4，1)的像素信号Sp-(1，1)至Sp-(4，1)从输出放大器114-1至114-4并行输出。在下一个时钟，水平扫描控制电路112同时使像素柱选择电路113的开关113sw-5至113sw-8开通。这时，像素P(5，1)至P(8，1)的像素信号Sp-(5，1)至Sp-(8，1)从输出放大器114-1至114-4并行输出。以这样的方式，在四个像素构成的单元内重复地并行输出像素信号，使得与在一个时钟内输出一个像素的像素信号的图像拾取单元相比，每个输出图像信号SA的帧速率增加为四倍。

[0037] 可替换地，如图3所示，图像拾取单元11a可以通过使用柱A/D转换系统的CMOS固态图像拾取装置来配置，以便能够输出数字图像信号DA。在这种情况下，用于进行模数转换的A/D转换器113ad提供到像素柱选择电路113的开关113sw的信号输入侧或信号输出侧。A/D转换器113ad将从各个像素读出的模拟像素信号转换为数字像素信号，并将该数字像素信号提供到输出放大器114。由A/D转换器113ad提供的像素信号是沿与该行方向正交的方向连续排列的像素的像素信号。另一方面，从图2示出的输出放大器114并行输出的每个图像信号SA是沿水平方向排列的每四个像素的像素信号的顺序。因此，如果在穿过滤波器去除混叠分量之后使并行输出的图像信号SA进行A/D转换，那么滤波的结果能够根据并行输出的数量影响分离的像素的位置。然而，如果在每个A/D转换器113ad内提供预滤波(未示出)，那么能够提供沿与该行方向正交的方向连续排列的像素的像素信号，使得该预滤波能够适当地移除混叠分量而不影响彼此分离的像素的位置。

[0038] 返回参考图1，预处理器13-1调节从图像拾取单元11的输出放大器114-1输出的图像信号SA-1的增益和黑色电平，并将该图像信号SA-1提供到A/D转换器14-1。A/D转换器14-1将预处理器13-1提供的图像信号转换为数字图像信号DB-1并将其提供到存储器控制单元15。预处理器13-2至13-4和A/D转换器14-2至14-4以与预处理器13-1和A/D转换器14-1相同的方式进行处理，以便将数字图像信号DB-2至DB-4提供到存储器控制单元15。另外，A/D转换器14-1至14-4可以将混叠分量去除。

[0039] 当使用如图3所示从图像拾取单元11a输出的去除了混叠分量的图像信号DA-1至DA-4时，预处理器13-1至13-4调节图像信号DA-1至DA-4的增益和黑色电平，并将经过调节的图像信号作为图像信号DB-1至DB-4提供到存储器控制单元15。

[0040] 每个预处理器13-1至13-4能够单独控制增益和黑色电平的调节量。通过使调节量单独地控制，即使从图像拾取单元11(11a)并行输出的图像信号的信号电平发生变化，也能够适当地调节每个图像信号。

[0041] 存储器控制单元15允许存储器16存储所提供的数字图像信号DB。并且，存储器控制单元15读取存储在存储器16内的图像信号并将这些信号提供到多路复用器18。

[0042] 图4是示出存储器控制单元15的构造的框图。存储器控制单元15包括时间信号产生单元151，控制信息寄存器152，以及写/读处理单元153。时间信号产生单元151产生作为基准的时间信号TM，以将所提供的图像信号DB写入存储器16(以下将写入存储器16的图像信号称作图像信号DC)或读取并输出写入到存储器16内的图像信号DC(以下将从存储器16读出的图像信号称作图像信号DD)。根据同步信号产生单元31(在下面描述)提供的时钟信号TSck和同步信号TS-m和TS-c产生时间信号TM。控制信息寄存器152连接到操作控制单元35(在下面描述)并保持操作控制单元35提供的控制信息和有关存储器16的构造的信息以及写/读处理单元153的操作状态。

[0043] 写/读处理单元153根据时间信号产生单元151产生的时间信号TM和保持在控制信息寄存器152内的控制信息，产生写控制信号WC或读控制信号RC，并将该信号提供到存储器16，以便在所要求的存储器16的区域写入图像信号或从所要求的存储器16的区域读取图像信号。在图4所示的实例中，四个图像信号DD-1至DD-4象图像信号DB一样并行输出。

[0044] 写/读处理单元153包括缓冲器(未示出)以临时存储将要写入存储器16的图像信号或从存储器16读出的图像信号。采用这样的构造，即使提供拾取帧速率的图像信号DB时的时间与图像信号DB写入存储器16的时间并不匹配，图像信号DB临时存储在缓冲器中，使得图像信号DB能够正确地写入到存储器16内。并且，当图像信号要被读取并从存储器16输出时，读取的图像信号临时存储在缓冲器中。因此，即使图像信号并不以所要求的帧速率的时间读取，也能够将该图像信号作为所要求的帧速率的图像信号DD从存储器控制单元15输出。例如，图像信号能够以显示帧速率或记录帧速率输出。

[0045] 用这种方法，将拾取的图像的图像信号存储到存储器16内使提供到存储器控制单元15的图像信号DB的帧速率能够独立于从存储器控制单元15输出的图像信号DD的帧速率。

[0046] 存储器16利用能够以高速度写/读信号的存储器来配置，以便在拾取帧速率的图像信号被写入存储器16的同时，高拾取帧速率的图像信号能够存入其中或者图像信号能够以所要求的帧速率从中读取并输出。例如，存储器16包括既能够在时钟信号的上升沿又能够在时钟信号的下降沿写/读信号的DDRSDRAM(双数据速率同步动态随机存取存储器)。

[0047] 多路复用器18对从存储器16读出的图像信号DD-1至DD-4进行时分复用，以便在帧单元内产生图像信号。在这里，当为了显示所拾取的图像，存储控制单元15从存储器16读取图像信号以产生显示帧速率的图像信号时，多路复用器18将帧单元内的该产生的图像信号作为图像信号DE提供到VF处理单元21。另一方面，当为了记录所拾取的图像，存储器控制单元15从存储器16读取图像信号以产生记录帧速率的图像信号时，多路复用器
18将在帧单元内的该产生的图像信号作为图像信号DF提供到主行处理单元23(main-line processingunit)。

[0048] VF处理单元21包括对应于与其连接的电子取景器41的性能的像素数转换电路，用于简单聚焦的边缘强化电路(edge emphasizing circuit)，用于在预定视频电平的信号上叠加标记的斑纹混合电路(zebra mixing circuit)，以及用于指示区域信息，诸如一个有效的帧，的盒指针显示电路(box cursor displaycircuit)。利用这些功能，VF处理单元21进行各种处理以在记录模式或等待模式(记录等待状态)中对用户进行辅助。另外，VF处理单元21通过使用上述的电路对图像信号DE进行各种信号处理，以产生提供到D/A转换器22的显示信号DG。D/A转换器22将显示信号DG转换为模拟显示信号Vvf，并将该模拟显示信号提供到电子取景器41。电子取景器41根据所提供的显示信号Vvf显示正在拾取的图像或存储在存储器16中的拾取图像。

[0049] 主行处理单元23包括用于控制曝光的探测电路，用于创建图像的边缘强化电路，用于调节颜色的线性矩阵电路，用于校正监视器灰度的灰度校正电路，以及作为用于通过记录装置42记录所拾取的图像的界面的YC矩阵处理电路。主行处理单元23使用上述的电路对图像信号DF进行各种信号处理，以获得视频信号Vout并将该视频信号Vout提供到记录装置42。该记录装置42将所提供的视频信号Vout记录到诸如磁带或磁盘的记录介质中上。

[0050] 同步信号产生单元31产生时钟信号TSck，并将该时钟信号提供到每个单元。并且，同步信号产生单元31产生作为基准的同步信号TS-m，以产生和处理显示帧速率或记录帧速率的图像信号，并将该同步信号TS-m提供到存储器控制单元15和提供在存储器控制单元15的后续级内的处理单元等。另外，同步信号产生单元31产生作为基准的同步信号TS-c，以产生和处理拾取帧速率的图像信号并将该同步信号TS-c提供到存储器控制单元15、驱动信号产生单元32、以及在存储器控制单元15的前级内的预处理器13和A/D转换器
14。

[0051] 驱动信号产生单元32根据同步信号产生单元31提供的时钟信号TSck和同步信号TS-c产生驱动信号RD，并将该驱动信号RD提供到图像拾取单元11(11a)，以驱动图像拾取单元11(11a)产生拾取帧速率的图像信号SA(DA)。

[0052] 操作控制单元35包括CPU(中央处理单元)并根据通过连接到操作控制单元35的用户界面单元36由用户的操作产生的操作信号PS，产生一个控制信号CS。通过将该控制信号CS提供到每个单元，操作控制单元35根据用户的操作对图像拾取设备进行操作。例如，在操作模式为记录等待状态的等待模式中，操作控制单元35允许电子取景器41实时显示图像拾取单元11(11a)正在拾取的图像，并允许用户调节聚焦或曝光，以及设置视角。当操作模式设置为记录模式时，操作控制单元35将图像拾取单元11(11a)正在拾取的图像提供到记录装置42。

[0053] 在图像拾取设备10中，将要写入存储器16的图像信号的帧速率等于或高于从存储器16读取图像信号的帧速率，以便即使在所拾取的图像的图像信号被写入存储器16的同时对写入存储器16的图像信号进行读取，所拾取的图像也能够被正确地读取。

[0054] 现在，描述图像拾取设备的操作。假设图像拾取单元11(11a)的固态图像拾取装置具有所谓的HD尺寸，其水平方向具有2200个像素，而垂直方向具有1125个像素。在这样的条件下，如果固态图像拾取装置以74.25MHz的时钟频率被驱动，并且一个像素的像素信号在一个时钟内被读取，那么拾取帧速率为30帧/秒。

[0055] 如果在一个时钟内并行读取四个像素的像素信号，那么如上所述，每行的像素能够在(2200/4)＝550个时钟内被读取。也就是说，拾取帧速率为(30×4)＝120帧/秒，该拾取帧速率为将要写入存储器16的每个图像信号DB的帧速率。

[0056] 假设提供到存储器控制单元15的每个图像信号DB的字长为16比特，存储器控制单元15和存储器16之间的总线宽度为64比特，并且存储器16由单端口存储器构成。在这样的条件下，如果图像信号的写和读同时进行，那么存储器16以148.5MHz被访问(不考虑用于访问存储器的系统开销(overhead))。因此，将74.25MHz×(4×16)比特的带宽用于写/读图像信号。

[0057] 另一方面，假设电子取景器41具有HD尺寸的图像显示功能，其水平方向具有2200个像素，而垂直方向具有1125个像素，并且以30帧/秒显示图像，则可以将74.25MHz×16比特的带宽分配给显示帧速率为30帧/秒的图像信号DE的输出。因此，
74.25MHz×(64-16)比特的带宽分配给图像信号DF的输出。也就是说，多路复用器18通过使用74.25MHz×16的频带对从存储器16读取的图像信号进行选择以便显示所拾取的图像，并将30帧/秒的图像信号DE提供到VF处理单元21。同样，多路复用器18通过使用
74.25MHz×48的频带对从存储器16读取的图像信号进行选择以便记录所拾取的图像，并将记录帧速率的图像信号DF提供到主行处理单元23。

[0058] 图5描绘了同时对存储器16写入和读出所拾取的图像的图像拾取设备的操作。在这种情况下，在储器控制单元15顺序地将具有120帧/秒的拾取帧速率的拾取图像KDB(图5中的A)的图像信号DB作为所拾取的图像KDC(图5中的B)的图像信号DC写入存储器16。
同时，存储器控制单元15读取存储在存储器16中的所拾取的图像KDC的图像信号，并将该读取的信号提供到多路复用器18，以产生显示帧速率和记录帧速率的图像信号。多路复用器18选择被读取的图像信号以产生具有30帧/秒的显示帧速率的所拾取的图像KDE(图5中的C)的图像信号DE。同样，多路复用器18选择被读取的图像信号以显示帧速率的图像信号，从而产生所拾取的图像KDF(图5中的D)的图像信号DF，在该所拾取的图像KDF中，记录帧速率最大为90帧/秒。

[0059] 当图像信号DC从存储器16中读取以便在电子取景器41中实时显示正在拾取的图像时，存储器控制单元15读取图像信号DC，同时根据显示帧速率在帧单元内进行疏伐(thinning)。例如，拾取帧速率为120帧/秒，而显示帧速率为30帧/秒。因此，如果通过重复读取一个帧的拾取图像，然后疏伐三帧的拾取图像(以下称作“三帧疏伐”)的处理来顺序读取图像信号DC，那么能够在记录模式或等待模式中以30帧/秒的显示帧速率实时显示正在拾取的图像。

[0060] 可以根据作为控制信号CS之一由操作控制单元35提供的控制信息或者根据作为控制信号CS之一由操作控制单元35提供的栅极信号，在存储器控制单元15内对图像信号进行疏伐。

[0061] 如果所拾取的所有图像均由记录装置42进行记录而不在记录模式中进行疏伐，那么当所拾取的图像的写和将要被记录的拾取图像的读取同时进行时并且当读取速率为90帧/秒时，在记录之前存储在存储器16中的图像信号DC-ur(图5中的E)增加到30帧/秒的速率。因此，当记录之前的图像信号DC-ur达到预定数量，也就是ML帧，时，存储器控制单元15停止写图像信号DB。通过以这种方式控制写图像信号DB的操作，能够避免下面的缺点。也就是说，当通过在最老的图像KDB的存储区域内依次存储新的拾取图像KDB来循环使用存储器区域时，能够避免所要记录的拾取图像被新拾取的图像重写，由此而能够避免在记录装置42记录不连续的图像。另外，由于存储器区域能够循环使用，能够提高存储器16的使用效率。当存储器区域循环使用时，直到图像信号DB的写停止的时间周期能够通过设置高的帧速率而延长，由此而减小了记录帧速率和拾取帧速率之间的差。

[0062] 可替换地，在记录模式中可以独立地进行对所要记录的拾取图像的读取。在这种情况下，当在开始写拾取图像KDB的图像信号DB之后预定帧数的拾取图像已经存储到存储器16中时，停止写该图像信号DB。因此，在选择记录模式之后，预定帧数的拾取图像KDB存储到存储器16中。可替换地，当选择记录模式时可以开始写拾取图像KDB的图像信号DB，并且所拾取的图像可以通过循环利用存储器16的存储区域来存储。然后，当在用户界面单元36中记录模式结束操作完成时，停止写该图像信号DB，并且在从记录模式结束相反的时间方向上将预定帧数的拾取图像存储到存储器16中。然后，存储到该存储器16中的拾取图像依次被读取，并且所读取的图像KDF通过使用记录装置42被记录到记录介质内。在这种情况下，从所要求的时间到所要求的时间拾取的图像能够通过该记录装置42进行记录。附带地，如果在拾取图像KDB被写入存储器16的同时，或者在拾取图像KDF通过记录装置
42被记录的同时，产生显示帧速率的图像信号DE，那么已经写入存储器16的拾取图像或者已经通过记录装置42记录的拾取图像能够在电子取景器41中显示。

[0063] 在这里，如果其拾取帧速率为120帧/秒的拾取图像没有在存储器控制单元15中被疏伐地读取并通过记录装置42来记录，那么当记录的图像例如以30帧/秒来回放时，能够获得1/4倍速率的慢回放图像。

[0064] 显示帧速率和记录帧速率并不限于30帧/秒。例如，显示帧速率和记录帧速率均能够被设置为60帧/秒。可替换地，能够将显示帧速率设置为90帧/秒，而能够将记录帧速率设置为30帧/秒。另外，如果在疏伐的同时从存储器16读出图像信号并且然后如果将图像信号DF提供到主行处理单元23，那么能够获得与疏伐的帧数相对应的慢回放图像。

[0065] 当显示帧速率为30帧/秒，并且记录装置42的记录帧速率为30帧/秒时，使用74.25MHz×32比特的频带，并由此获得74.25MHz×32比特的频带的容限。通过使用该频段的容限，图像信号以比显示帧速率或记录帧速率高的帧速率读取。如果为已经以高帧速率读取的图像信号提供数字信号处理单元以进行数字信号处理，例如滤波，那么能够产生已经滤波的显示帧速率的图像信号DE或记录帧速率的图像信号DF。图6示出了存储器控制单元15的构造的另一个实例，其中在存储器控制单元15内提供数字信号处理单元154。

[0066] 图7示出了在数字信号处理单元154内进行滤波的操作。存储器控制单元15将120帧/秒的拾取帧速率的拾取图像KDB(图7中的A)的图像信号DB顺次存储到存储器
16内作为拾取图像KDC(图7中的B)的图像信号DC。同时，存储器控制单元15读取存储在存储器16中的拾取图像KDC以便产生显示帧速率的图像信号，并将该读取的图像信号提供到多路复用器18。多路复用器18产生具有30帧/秒的显示帧速率的拾取图像KDE(图
7中的C)的图像信号DE，并将该图像信号DE提供到VF处理单元21。同样，存储器控制单元15顺次读取存储在存储器16中的拾取图像KDC的图像信号DC，以便产生90帧/秒的图像信号，并将该读取的图像信号DC提供到数字信号处理单元154作为拾取图像KDF′(图
7中的D)的图像信号DF′。

[0067] 数字信号处理单元154通过利用三帧的图像信号进行信号处理。例如，在数字信号处理单元154内提供横向滤波器功能。在这种条件下，如果通过利用具有将滤波系数z1、z2和z3设置为“1，2，1”的拾取图像KDF′的三帧进行滤波，那么在时间滤波器处理之后能够产生拾取图像KDF(图7中的E)的图像信号DF。

[0068] 当图像信号DF通过进行滤波产生时，根据该滤波使图像信号DE乘以一个系数，使得图像信号DE的信号电平与图像信号DF的信号电平相匹配。例如，当图像信号DF通过使三帧拾取图像通过滤波简单地相加来产生时，图像信号DF的信号电平是图像信号DE的三倍。因此，通过将该图像信号DE乘以系数“3”，能够将拾取图像KDE的信号电平等效于拾取图像KDF的信号电平。图像信号DE的信号电平可以通过数字信号处理单元154或VF处理单元21来调节。通过根据滤波来对图像信号DE的信号电平进行调节，能够避免在电子取景器41中显示的拾取图像KDF和拾取图像KDE之间的显著差异。

[0069] 在上述实施例中，独立地提供VF处理单元21和主行处理单元23。可替换地，如图8所示，可以提供公共的处理单元24。在这种情况下，经过处理单元24处理的图像信号DH可以通过D/A转换器22提供到电子取景器41，或者提供到记录装置42。在图8中，与图1所示相对应的部件用相同的参考数字表示。另外，在图8中，图像信号DD通过单个信号线从存储器控制单元15输出。

[0070] 在这种情况下，显示帧速率和记录帧速率能够独立于拾取帧速率，尽管显示帧速率和记录帧速率被限定为相同。另外，通过从存储器16读取图像信号，同时使存储器控制单元15和存储器16之间的频带最大化，记录帧速率(＝显示帧速率)的图像信号能够通过进行如上所述的滤波产生。

[0071] 如果将从存储器16读取的拾取图像按照信号的顺序提供到处理单元24，那么不能同时进行拾取图像KDE的实时显示和按照帧的顺序进行拾取图像KDF的记录。例如，假设拾取帧速率为120帧/秒并且显示帧速率和记录帧速率分别为30帧/秒。在这种情况下，如果拾取的图像KDE被实时地显示，那么在进行三帧疏伐的同时需要读取所拾取的图像。然而，如果在进行三帧疏伐的同时读取所拾取的图像，就使得按照帧的顺序在记录装置42内记录下所有的拾取图像变得不可能。因此，在用于实时显示所拾取的图像的显示帧速率的图像信号被记录到记录装置42中的同时拾取图像。在拾取了图像之后，被疏伐了而没有被记录的拾取图像的图像信号被提供到记录装置42，在该处将图像按照正确的帧顺序排序并进行记录。

[0072] 当提供处理单元24时，能够通过单独进行如下操作而简化在图像拾取操作期间的处理：将所拾取的图像KDB存储到存储器16中，同时在电子取景器41中实时显示所拾取的图像KDE的操作；通过记录装置42对存储在存储器16中的拾取图像KDC进行记录，同时将所拾取的图像KDE显示在电子取景器41中的操作；以及将所拾取的图像KDC存储到存储器16中，同时通过记录装置42对存储在存储器16中的拾取图像KDC进行记录的操作。

[0073] 在这一实施例中描述的帧速率、图像的尺寸等仅仅是用于使描述简化的实例。当然，可以接受其他的帧速率或尺寸。

[0074] <第二实施例>

[0075] 以下，将参照附图描述本发明的第二实施例。图9是示出了图像拾取设备10的构造的框图。

[0076] 图像拾取单元11通过使用CMOS或CCD固态图像拾取装置产生拾取帧速率的图像信号。该拾取帧速率等于或高于用于将所拾取的图像记录到记录介质中的记录帧速率或将图像显示在取景器中的显示帧速率。

[0077] 图10是示出了使用柱放大器系统等的CMOS固态图像拾取装置的图像拾取单元11的构造的框图。在本图像拾取单元11中，例如在一个时钟内并行输出十六个像素的像素信号。因此，其拾取帧速率是在一个时钟内输出一个像素的像素信号的图像拾取单元的十六倍。

[0078] 垂直扫描控制电路111选择一行，像素信号从该行被读出。水平扫描控制电路112驱动像素柱选择电路113以在水平方向选择像素位置，像素信号从该水平方向读取。像素柱选择电路113包括开关113sw，在每个开关113sw中，一个端子连接到与行方向正交的像素柱，而另一个端子连接到输出放大器114中的一个。

[0079] 并行提供输出放大器114，其数量与在一个时钟内输出的像素信号的数量相对应。像素柱选择电路113的开关113sw被分配到各个输出放大器114并与其连接。例如，当在一个时钟内并行输出十六个像素的像素信号时，并行提供十六个输出放大器114-1至114-16。在这种情况下，连接到第“4L+1”个像素柱(L是0或正整数)的开关
113sw-(4L+1)连接到输出放大器114-1。同样，连接到第“4L+2”至第“4L+16”个像素柱的开关113sw-(4L+2)至113sw-(4L+16)分别连接到输出放大器114-2至114-16。

[0080] 在这里，垂直扫描控制电路111读取第一行上的像素的像素信号，而水平扫描控制电路112同时使像素柱选择电路113的开关113sw-1至113sw-16开通。这时，像素P(1，1)至P(16，1)的像素信号Sp-(1，1)至Sp-(16，1)从输出放大器114-1至114-16并行输出。在下一个时钟，水平扫描控制电路112同时使像素柱选择电路113的开关113sw-17至
113sw-32开通。这时，像素P(17，1)至P(32，1)的像素信号Sp-(17，1)至Sp-(32，1)从输出放大器114-1至114-16并行输出。以这种方式，像素信号在十六个像素的单元内并行重复地输出，使得与在一个时钟内输出一个像素的像素信号的图像拾取单元相比，每个输出图像信号SA的帧速率能够提高为十六倍。

[0081] 图像拾取单元11将图像信号SA提供到四个转换模块12a至12d，该图像信号SA通过并行读取十六个像素的像素信号产生。通过控制将所提供的图像信号写入存储器和读取写入该存储器的图像信号，每个转换模块12a至12d对每个图像信号的帧速率进行转换。

[0082] 将图像信号SA分配到转换模块12a至12d，以便当在该转换模块12a至12d中读取图像信号时能够获得连续的图像。特别是，将来自输出放大器114-1的图像信号SA-1、来自输出放大器114-5的图像信号SA-5、来自输出放大器114-9的图像信号SA-9和来自输出放大器114-13的图像信号SA-13提供到转换模块12a。同样，将来自输出放大器114-2的图像信号SA-2、来自输出放大器114-6的图像信号SA-6、来自输出放大器114-10的图像信号SA-10和来自输出放大器114-14的图像信号SA-14提供到转换模块12b。将来自输出放大器114-3的图像信号SA-3、来自输出放大器114-7的图像信号SA-7、来自输出放大器114-11的图像信号SA-11和来自输出放大器114-15的图像信号SA-15提供到转换模块12c。将来自输出放大器114-4的图像信号SA-4、来自输出放大器114-8的图像信号SA-8、来自输出放大器114-12的图像信号SA-12和来自输出放大器114-16的图像信号SA-16提供到转换模块12d。通过以这样的方式对图像信号SA进行分配，当在该转换模块12a至
12d中进行读取图像信号的操作时，能够读取连续像素的信号。例如，在第一次读取，能够读取连续的像素P(1，1)至P(4，1)的信号，而在下一次读取，能够读取连续的像素P(5，1)至P(8，1)的信号。

[0083] 转换模块12a的预处理器13-1调节图像信号SA-1的增益和黑色电平，并将调节后的该图像信号SA-1提供到A/D转换器14-1。该A/D转换器14-1将通过预处理器13-1处理的图像信号SA-1转换为数字信号。同样，A/D转换器14-1去除在A/D转换中产生的混叠分量，并将获得的数字图像信号DB-1提供到存储器控制单元15。预处理器13-2至13-4和A/D转换器14-2至14-4进行与预处理器13-1和A/D转换器14-1相同的处理，以便对图像信号SA-5、SA-9和SA-13进行处理以产生提供到存储器控制单元15的数字图像信号DB-5、DB-9和DB-13。

[0084] 存储器控制单元15将图像信号写入/读出存储器16，将所提供的数字图像信号DB-1、DB-5、DB-9和DB-13转换为不同帧速率的图像信号DD-a，并将该图像信号DD-a提供到多路复用器18。

[0085] 图11是示出存储器控制单元15的构造的框图。存储器控制单元15包括时间信号产生单元151、控制信息寄存器152，以及写/读处理单元153。时间信号产生单元151产生用作基准的时间信号TM以将所提供的图像信号DB-1、DB-5、DB-9和DB-13写入存储器16，并将写入存储器16的图像信号读出，并将该图像信号作为图像信号DD-a输出。根据同步信号产生单元31(在下面描述)提供的时钟信号TS-ck1和TS-ck2和同步信号TS-m和TS-c产生时间信号TM。控制信息寄存器152连接到操作控制单元35(在下面描述)，并保持该操作控制单元35提供的控制信号和有关存储器16的构造的信息以及写/读处理单元
153的操作状态。

[0086] 写/读处理单元153根据时间信号产生单元151产生的时间信号TM和保持在控制信息寄存器152内的控制信息JH产生写控制信号WC或读控制信号RC，并将产生的信号提供到存储器16。因此，写/读处理单元153将图像信号写入所要求的存储器16的区域或从所要求的存储器16的区域读出图像信号，以便输出图像信号DD-a。同样，写/读处理单元153包括缓冲器(未示出)以临时存储将要写入存储器16的图像信号或从存储器16读出的图像信号。采用这样的构造，即使提供拾取帧速率的图像信号DB时的时间与将该图像信号DB写入存储器16的时间并不匹配，也能够将该图像信号DB临时存储在缓冲器中，并由此能够将该图像信号DB正确地写入存储器16。同样，当从存储器16读出图像信号以输出时，将该图像信号临时存储在缓冲器中。从而，即使图像信号并不在所要求的帧速率的时间读取，也能够将该图像信号作为所要求帧速率的图像信号DD从存储器控制单元15输出。例如，该图像信号能够以显示帧速率或记录帧速率输出。

[0087] 以这种方式，将拾取图像的图像信号存储在存储器16中使提供到存储器控制单元15的每个图像信号DB的帧速率独立于从图像控制单元15输出的图像信号DD-a的帧速率。

[0088] 存储器16利用能够以高速进行写/读的存储器来构造，以便能够在其中存储高拾取帧速率的图像信号，或者能够在将拾取帧速率的图像信号写入存储器16的同时以所要求的帧速率从中读取并输出图像信号。例如，存储器16包括既能够在时钟信号的上升沿又能够在时钟信号的下降沿写/读信号的DDRSDRAM(双数据输率同步动态随机存取存储器)。

[0089] 每个转换模块12b至12d具有与转换模块12a相同的构造。转换模块12b对图像信号SA-2、SA-6、SA-10和SA-14进行处理以产生不同帧速率的图像信号DD-b，并将该图像信号DD-b提供到多路复用器18。转换模块12c对图像信号SA-3、SA-7、SA-11和SA-15进行处理以产生不同帧速率的图像信号DD-c，并将该图像信号DD-c提供到多路复用器18。转换模块12d对图像信号SA-4、SA-8、SA-12和SA-16进行处理以产生不同帧速率的图像信号DD-d，并将该图像信号DD-d提供到多路复用器18。

[0090] 如果增益和黑色电平的调节量能够在转换模块12a至12d的各个预处理器13-1至13-4中独立地控制，那么即使该图像信号SA的信号电平发生改变，也能够正确地调节从图像拾取单元11并行输出的图像信号SA以产生图像信号DD。

[0091] 如上所述，通过将所拾取的图像的图像信号存储到存储器中，转换模块12a至12d使图像信号SA-1至SA-16的帧速率独立于图像信号DD-a至DD-d的帧速率。

[0092] 多路复用器18通过时分复用对转换模块12a至12d提供的图像信号DD-a至DD-d进行处理，以在帧单元内产生图像信号DDM，并将该图像信号DDM提供到处理单元21。

[0093] 处理单元21包括对应于与其连接的电子取景器41的性能的像素数转换电路，用于简单聚焦的边缘强化电路，用于在预定视频电平的信号上叠加标记的斑纹混合电路，以及用于指示区域信息，诸如一个有效的帧，的盒指针显示电路。采用这样的构造，处理单元21执行各种处理以在拾取图像时对用户进行辅助。处理单元21还包括用于控制曝光的探测电路，用于创建图像的边缘强化电路，用于调节颜色的线性矩阵电路，用于校正监视器灰度的灰度校正电路，以及作为用于通过记录装置42记录所拾取的图像的界面的YC矩阵处理电路，并为了获得喜欢的拾取图像而进行处理。

[0094] 处理单元21将图像信号DE提供到D/A转换器22，该图像信号DE通过进行各种处理而获得，以在图像拾取期间对用户进行辅助。D/A转换器22将图像信号DE转换为模拟显示信号Vvf并将该模拟显示信号Vvf提供到电子取景器41。电子取景器41根据所提供的显示信号Vvf显示正在拾取的图像或存储在存储器16中的拾取图像。

[0095] 另外，处理单元21将视频信号Vout提供到记录装置42，该视频信号Vout通过执行一个处理而获得，以获取所喜欢的拾取图像。记录装置42将所提供的视频信号Vout记录到诸如磁带或磁盘的记录介质中。

[0096] 同步信号产生单元31包括信号产生单元311和312以及PLL电路313。信号产生单元311产生时钟信号TS-ck1和用作基准的同步信号TS-m，以产生或处理显示帧速率或记录帧速率的图像信号。信号产生单元312产生时钟信号TS-ck2和用作基准的同步信号TS-c以产生或处理拾取帧速率的图像信号。PLL电路313起使时钟信号TS-ck1或同步信号TS-c和时钟信号TS-ck2或同步信号TS-m同步的作用。同步信号产生单元31将信号产生单元311产生的时钟信号TS-ck1和同步信号TS-m提供到存储器控制单元15和在存储器控制单元15的后续级中提供的模块。同时，同步信号产生单元31将信号产生单元312产生的时钟信号TS-ck2和同步信号TS-c提供到存储器控制单元15，驱动信号处理单元32，以及在存储器控制单元15的前级内的预处理器13和A/D转换器14。

[0097] 驱动信号产生单元32根据同步信号产生单元31提供的时钟信号TS-ck2和同步信号TS-c产生驱动信号RD，并将该驱动信号RD提供到图像拾取单元11，并驱动该图像拾取单元11，以便产生拾取帧速率的图像信号。

[0098] 操作控制单元35包括CPU。该操作控制单元35根据操作信号PS产生控制信号CS，然后将该控制信号CS提供到每个单元，该操作信号PS根据来自连接到操作控制单元35的用户界面单元36的用户操作来提供。从而，图像拾取设备根据用户的操作而操作。

[0099] 现在，描述图像拾取设备的操作。假设在图像拾取单元11中所拾取的图像的尺寸在水平方向为2200个像素，而在垂直方向为1125行，时钟频率为74.25MHz，并且在一个时钟内读取一个像素的像素信号，拾取帧速率为30帧/秒。

[0100] 在这样的条件下，如果在一个时钟内读取十六个像素的像素信号，那么能够在(2200/16)＝137.5个时钟内读取每一行的像素。因此，通过以138个水平时钟和74.25MHz的时钟频率驱动该设备，拾取帧速率能够提高到480帧/秒，这是30帧/秒的十六倍。

[0101] 如上所述，通过将图像信号分配到四个转换模块12a至12d来提供图像信号。因此，在每个转换模块中，以与写拾取图像的速度相等的速度将图像信号DB实时写入存储器16，该拾取图像的拾取帧速率为120帧/秒。

[0102] 另一方面，在读取写入存储器的图像信号的情况下，假设电子取景器41中的显示帧速率和记录装置42中的记录帧速率为30帧/秒，四个转换模块12a至12d和多路复用器18进行从存储器16读出图像信号以及时分复用的操作，使得图像信号DDM的帧速率变为30帧/秒。

[0103] 如上所述，通过在图像拾取单元11中并行读取十六个像素的像素信号产生的图像信号SA被分配到四个转换模块12a至12d，以便当在转换模块12a至12d中读取该图像信号时能够获得连续像素的信号。因此，如果从四个转换模块12a至12d的每个中的存储器16读出一个像素的图像信号，那么如图12所示，能够读取四个连续像素P(1，1)至P(4，1)的信号。在图12中，将像素P(1，1)至P(4，1)的数字像素信号示作DP(1，1)至DP(4，
1)。同样，在图12中，“A”表示图像信号DD-a，“B”表示图像信号DD-b，“C”表示图像信号DD-c，“D”表示图像信号DD-d。多路复用器18按照像素的顺序依次选择像素信号DP(1，1)至DP(4，1)，以便产生在图12中用“E”表示的图像信号DDM。

[0104] 在这里，如果图像信号DDM的帧速率为30帧/秒，那么以74.25MHz对图像信号DD-a至DD-d进行连续选择。换句话说，按照像素的顺序从四个转换模块12a至12d的各个存储器16中以(74.25/4)MHz对图像信号进行读取。

[0105] 图13描绘了当按照像素的顺序对图像信号SA进行分配时所进行的图像信号读取操作，该图像信号SA是通过在图像拾取单元11中并行读取十六个像素的像素信号产生的。在这里，如果按照像素的顺序对该图像信号SA进行分配，那么将四个连续像素的像素图像提供到转换模块12a至12d的每一个。因此，当要读取写入存储器的图像信号时，从每个转换模块读出四个连续像素的像素信号，每次对这些转换模块进行切换，四个像素信号就被读取(which areswitched every time four pixel signals are read)。在这种情况下，多路复用器18需要选择每个像素的信号。

[0106] 例如，如图13中的“A”所示，以74.25MHz在转换模块12a中进行图像信号读取的操作，以便将四个连续像素P(1，1)至P(4，1)的像素信号DP(1，1)至DP(4，1)作为图像信号DD-a读取。然后，将要读取图像信号的转换模块切换到转换模块12b，在该转换模块12b中，将四个连续像素P(5，1)至P(8，1)的像素信号DP(5，1)至DP(8，1)作为图像信号DD-b进行读取，如图13中的“B”所示。然后，如图13中的“C”所示，在转换模块12c中将四个连续像素P(9，1)至P(12，1)的像素信号DP(9，1)至DP(12，1)作为图像信号DD-c来读取。同样，如图13中的“D”所示，在转换模块12d中将四个连续像素P(13，1)至P(16，1)的像素信号DP(13，1)至DP(16，1)作为图像信号DD-d来读取。然后，在转换模块12a中将四个连续像素P(17，1)至P(20，1)的像素信号DP(17，1)至DP(20，1)作为图像信号DD-a来读取。另一方面，多路复用器18以74.25MHz按照像素的顺序依次选择像素信号，以便产生图像信号DDM，如图13中的“E”所示。

[0107] 如果将图像信号SA按照像素的顺序进行分配，那么必须以74.25MHz从转换模块中读取图像信号，并且必须对读取图像信号的转换模块进行切换。另外，由于从每个转换模块读出四个连续像素的像素信号，因此多路复用器18必须以高精度对每个图像信号进行选择。

[0108] 然而，如上所述，如果将图像信号SA分配到该多个转换模块使得当在各个转换模块中读取图像时能够获得连续像素的信号，那么能够从该多个转换模块并行输出多个连续像素的像素信号。这样，能够将从每个转换模块中的存储器读取图像信号的速率设置得较低，并且不需要切换读取图像信号的转换模块。另外，由于读取图像信号的速率较低并且多个连续像素的像素信号并行输出，因此多路复用器18能够正确地产生图像信号DDM而不需要以高精度选择图像信号，不像从每个转换模块顺次读取多个连续像素的像素信号的情况那样。因此，即使并行输出多个连续像素的信号并且拾取帧速率很高，也能够容易地改变帧速率。

[0109] 当多路复用器18将图像信号DDM提供到处理单元21，以产生显示信号Vvf和视频信号Vout时，不能同时进行所拾取图像的实时显示和按照帧的顺序记录所拾取的图像。例如，假设拾取帧速率为120帧/秒，而显示帧速率和记录帧速率为30帧/秒。在这种情况下，在进行三帧疏伐的同时必须读取所拾取的图像，以便实时显示所拾取的图像。然而，如果在进行三帧疏伐的同时读取所拾取的图像，那么不能在没有对图像进行疏伐的情况下按照帧的顺序将所拾取的图像记录到记录装置42中。由于这一原因，在将用于实时显示所拾取的图像的显示帧速率的图像信号记录到记录装置42中的同时拾取图像。在拾取了图像之后，将被疏伐了的并且没有记录的拾取图像的图像信号提供到记录装置42，在该处将图像按照正确的帧顺序进行排序并记录。

[0110] 另外，通过单独地执行将所拾取的图像存储到存储器16中并同时在电子取景器41中实时显示所拾取的图像的操作以及通过记录装置42将所拾取的图像存储到存储器16中的操作，能够简化在图像拾取操作期间的处理。

[0111] 例如，当在用户界面单元36中，开始写所拾取的图像的操作完成时，开始将图像信号DB写入存储器16。然后，在预定帧数的图像信号DB已经存入存储器16中之后停止该写操作。因此，从写的起始开始，预定帧数的拾取图像被存入存储器16。可替换地，当在图像信号DB的写开始之后用户界面单元36中停止写所拾取的图像的操作完成时，图像信号DB的写停止。因此，能够将在写停止操作之前拾取的图像存储到存储器16中。

[0112] 然后，读取存储在存储器16中的拾取图像，并将所读取的图像通过记录装置42记录到记录介质中。如果当正在记录所拾取的图像时通过处理单元21产生图像信号DE，那么能够将由记录装置42记录的拾取图像显示在电子取景器41中。

[0113] 在上述实施例中描述的图像的帧速率和尺寸仅仅是易于理解的实例，因此也可以使用其他的帧速率或尺寸。

[0114] 本领域技术人员应当理解，在不脱离所附的权利要求或其等效物的范围内根据设计要求和其他因素，可以产生各种修改、结合、子结合和替换。